CN112567464A - 用于低功率的相关双采样放大器 - Google Patents

用于低功率的相关双采样放大器 Download PDF

Info

Publication number
CN112567464A
CN112567464A CN201980053103.5A CN201980053103A CN112567464A CN 112567464 A CN112567464 A CN 112567464A CN 201980053103 A CN201980053103 A CN 201980053103A CN 112567464 A CN112567464 A CN 112567464A
Authority
CN
China
Prior art keywords
amplifier
input
cds
signal
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980053103.5A
Other languages
English (en)
Other versions
CN112567464B (zh
Inventor
M·C·W·科林
M·米克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN112567464A publication Critical patent/CN112567464A/zh
Application granted granted Critical
Publication of CN112567464B publication Critical patent/CN112567464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H03M3/342—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching by double sampling, e.g. correlated double sampling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

信号采集或调节放大器可以配置和控制为使用差分输入信号的相关双倍采样(CDS)和电容性或其他反馈网络中的存储电容器，低功率运算跨导放大器(OTA)能够在CDS采样之间断电，并且可以以提供良好性能特征的方式运行，同时仍提供低功率或高效功率。放大器和其他信号处理电路可以在需要较少信号测量吞吐量的情况下按比例缩小功率，在需要更多信号测量吞吐量的情况下按比例放大功率。这种灵活性可以帮助使本方法对于广泛的信号采集和测量应用有用。通过缓冲放大器进行预充电可以提供改进的信号采集电路有效输入阻抗。

Description

用于低功率的相关双采样放大器
要求优先权
本申请要求享有2018年8月16日提交的美国专利申请序列号No.16/103,963的优先权权益，其全部内容通过引用合并于此。
技术领域
该文件总体上但非限制性地涉及信号处理电路和方法，并且更具体地但非限制性地涉及适用于低功率仪器应用的相关双采样放大器。
背景技术
需要传感器和其他模拟输入信号的高质量低功率信号处理，尤其是在电池供电或可植入应用中。许多信号采集和模数信号转换电路不提供准确性和低噪声信号处理性能，同时还提供低功耗。
发明内容
模拟信号处理通道的说明性非限制性示例可以包括：用于对模拟输入信号进行采样的输入放大器电路；模数转换器(ADC)电路，用于将放大器缓冲的模拟输入信号转换为数字值；参考电压电路，用于为ADC提供参考电压以执行模数(A2D)转换；数字后处理电路，用于进一步执行信号处理(例如抽取或其他滤波等)；和控制电路，用于ADC的定时操作和信号处理通道中使用的开关电路。
对于电池供电或其他低功率应用，重要的是平均集成功率(例如，每次信号测量消耗的能量)。一些低功率应用仅需要很少的信号采集和相应的信号处理即可进行测量。在信号采集和相应的测量之间关闭信号处理组件的电源可以帮助节省功率。这种断电可以包括将一个或多个电路置于低功耗状态，或者可以包括关闭一个或多个电路，例如将这些电路置于无功耗状态。
并非所有的信号处理电路组件都同样适合于掉电进入待机或非活动状态。一些组件可能仍具有相对较高的非活动静态功耗。本发明的发明人已经认识到，除其他外，例如，可能希望将无功功率减小或降低到等于或低于用于给信号处理电路供电的电池的自放电率的水平。
一些组件可能附加地或替代地具有高的活动状态功耗或长的开启或关闭时间要求，这可能导致较差的功耗特性。在低功率信号采集和处理系统中，有功功率消耗和无功功率消耗都是重要的品质因数。为用户提供灵活性来配置可以跨越不同吞吐量需求的系统，同时扩展功耗以适应这种不同吞吐量需求也可能会有所帮助。总而言之，如果可以向用户提供较大的“功率与吞吐量”缩放范围，则同一电路可以更好地满足更广泛的应用需求，从而带来更有用的产品。
本发明的发明人还已经认识到，除其他外，为了使信号采集，处理和转换电路断电，逐次逼近例程(SAR)ADC可以配置为每个A2D转换使用相对固定的能量，并且可以仔细配置为可以将电源关断到具有低无效状态泄漏电流的无效状态，并且电压参考电路也可以经过精心配置，以支持电源循环或电源降低到低功率状态，尽管降低这种参考电压电路的噪声带宽。
但是，大多数用于缓冲，放大或调节输入信号以进行进一步信号处理，信号转换或同时用于两者的信号调理放大器可能会面临严重的局限性，包括不完整的掉电性能，为消耗功率的电阻性负载甚至是斩波器而设计。放大器通常受缓慢的上电建立时间的限制，并且提供的斩波并不总是与信号测量很好地同步，以优化功耗。
对于信号采集或信号调理放大器，本发明人已经认识到了对以下方面的需求：低的无功功耗；从掉电状态快速开启；低失调电压；低参考输入(RTI)噪声(包括低1/f噪声)；良好的信号增益(例如，减少耦合到放大器输出的ADC的RTI噪声)；良好的共模抑制性能，特别是用于从传感器或其他来源获取差分输入信号时。
本文件描述可以包括信号采集或调节放大器的主题，该信号采集或调节放大器可以被配置和控制为使用差分输入信号的相关加倍采样(CDS)以及电容性或其他反馈网络中的存储电容器，低功率运算跨导放大器(OTA)能够在CDS采样之间断电，并且可以在提供良好性能特征的同时仍提供低功耗或高效功耗的方式进行操作。放大器和其他信号处理电路可以在需要较少信号测量吞吐量的情况下按比例缩小功率，在需要更多信号测量吞吐量的情况下按比例放大功率。这种灵活性可以帮助使本方法对于广泛的信号采集和测量应用有用。
以下是非限制性示例或方面的编号列表。
方面1可以包括或使用主题(例如执行动作的装置、系统、设备、方法、装置或设备可读介质，包括指令，这些指令在由设备执行时会导致设备执行动作，或商品)，例如可以包括或使用信号采集电路，用于对具有分量Vx和Vy的差分输入信号执行相关双采样(CDS)以进行低功率信号处理。信号采集电路可以包括放大器，该放大器包括或耦合到反馈网络。反馈网络可以包括或耦合到存储电容器。放大器可以被配置为在第一和第二放大器输入和放大器输出之间提供增益。初始化开关可以被布置为在所述输入信号的CDS之前初始化所述存储电容器。控制电路可以被配置为控制多路复用器的操作，以在不重新初始化所述存储电容器或在重新初始化所述存储电容器之前对CDS的各个第一和第二采样将Vx和Vy顺序地耦合到所述第一放大器输入。
方面2可以包括或使用或可以与方面1的主题组合，以可选地包括或使用第一预充电开关，可以被配置为被所述控制电路控制，以通过第一缓冲放大器将Vx耦合到所述第一放大器输入，以对所述第一放大器输入进行预充电。第一建立开关可以被所述控制电路控制以随后将Vx耦合到所述第一放大器输入而没有所述第一缓冲放大器，以在预充电之后进一步建立所述第一放大器输入。第二预充电开关可以被配置为被所述控制电路控制，以通过第二缓冲放大器将Vy耦合到所述第一放大器输入，以对所述第一放大器输入进行预充电。第二建立开关可以被配置为被所述控制电路控制，以随后将Vy耦合到所述第一放大器输入而没有第二缓冲放大器，以在预充电后进一步建立所述第一放大器输入。
方面3可以包括、使用或可以与方面1或2的任意一种或任意组合的主题进行组合以可选地包括或使用初始化开关，被布置为在CDS之前初始化所述存储电容器，包括在重新初始化所述存储电容器之前对Vx和Vy中的每一个进行预充电、建立和采样。
方面4可以包括、使用或可以与方面1至3的任意一种或任意组合的主题进行组合以可选地包括或使用：初始化开关位于所述放大器输出和所述第二放大器输入之间。
方面5可以包括、使用或可以与方面1至4的任意一种或任意组合的主题进行组合以可选地包括或使用：放大器包括运算跨导放大器(OTA)。
方面6可以包括、使用或可以与方面1至5的任意一种或任意组合的主题进行组合以可选地包括或使用：模数转换器(ADC)，例如耦合到放大器的输出。控制电路可以被配置为控制ADC以执行Vx和Vy的放大器输出样本的模数转换。
方面7可以包括、使用或可以与方面1至6的任意一种或任意组合的主题进行组合以可选地包括或使用：ADC包括逐次逼近例程(SAR)ADC。控制电路可以被配置为允许间歇CDS模数转换之间的ADC掉电，例如可以循环或间歇执行。
方面8可以包括、使用或可以与方面1至7的任意一种或任意组合的主题进行组合以可选地包括或使用：OTA被配置为在间歇CDS采样之间断电。
方面9可以包括、使用或可以与方面1至8的任意一种或任意组合的主题进行组合以可选地包括或使用：放大器包括运算跨导放大器(OTA)，例如所述反馈网络包括：所述放大器输出和所述第二放大器输入之间的反馈电容器；和存储电容器，位于所述第二放大器输入和地或其他参考节点之间。
方面10可以包括、使用或可以与方面1至9的任意一种或任意组合的主题进行组合以可选地包括或使用：所述第一和第二缓冲放大器可以被配置为例如在间歇CDS采样之间通过所述控制电路断电。
方面11可以包括、使用或可以与方面1至10的任意一种或任意组合的主题进行组合以可选地包括或使用：控制电路被配置为在连续的CDS采样之间将多路复用Vx和Vy的时间序列交替到所述第一输入放大器输入。
方面12可以包括、使用或可以与方面1至11的任意一种或任意组合的主题进行组合以可选地包括或使用：一种用于低功率信号处理的具有分量Vx和Vy的差分输入信号的相关双采样(CDS)的输入信号的获取方法。该方法可以包括在输入信号的CDS采样之前，初始化可以包括在放大器周围的反馈网络中或耦合到该反馈网络的存储电容器。可以将Vx耦合到所述放大器的第一放大器输入以用于CDS的第一采样。在不重新初始化所述存储电容器或在重新初始化所述存储电容器之前，可以将Vy耦合到所述放大器的第一放大器输入以进行CDS的第二采样。不重新初始化所述存储电容器或在重新初始化所述存储电容器之前，响应于Vx和Vy中的每一个，可以对所述放大器的放大器输出信号中的差异进行采样，例如以提供差分输入信号的CDS采样。
方面13可以包括、使用或可以与方面1至12的任意一种或任意组合的主题进行组合以可选地包括或使用：通过施加Vx的缓冲放大器对所述第一放大器输入进行预充电。在经由所述放大器的输出信号对Vx进行采样之前，通过将Vx施加到所述第一放大器输入，可以进一步在没有所述缓冲放大器的情况下建立所述第一放大器输入。可以通过施加Vy的缓冲放大器对所述第一放大器输入进行预充电。通过在经由所述放大器的输出信号对Vy进行采样之前将Vy施加到第一放大器输入，可以进一步在没有所述缓冲放大器的情况下建立所述第一放大器输入。
方面14可以包括、使用或可以与方面1至13的任意一种或任意组合的主题进行组合以可选地包括或使用：在进一步建立以提供CDS的第一输出采样之后，响应于施加的Vx，对所述放大器的输出信号进行采样。在进一步建立以提供CDS的第二输出样本之后，响应于施加的Vy，可以对所述放大器的输出信号进行采样。然后，在重新初始化第一输出采样与第二输出采样之间的存储电容器之前或不重新初始化，可以提供基于所述第一输出采样与所述第二输出采样之间的差提供CDS采样。可以通过响应于Vy和Vx对采样放大器输出的数字化值进行数字减法来获得该差。
方面15可以包括、使用或可以与方面1至14的任意一种或任意组合的主题进行组合以可选地包括或使用：在连续的CDS采样之间重新初始化所述存储电容器。
方面16可以包括、使用或可以与方面1至15的任意一种或任意组合的主题进行组合以可选地包括或使用：在至少一些CDS采样之间使所述放大器断电。
方面17可以包括、使用或可以与方面1至16的任意一种或任意组合的主题进行组合以可选地包括或使用：所述放大器的输出信号的采样例如还可包括：对所述放大器输出的模拟-数字转换，以及在至少一些CDS采样的模数转换之间对模数转换器断电。
方面18可以包括、使用或可以与方面1至17的任意一种或任意组合的主题进行组合以可选地包括或使用：放大器包括例如可以被配置为能够在至少一些CDS采样之间断电的运算跨导放大器(OTA)。
方面19可以包括、使用或可以与方面1至18的任意一种或任意组合的主题进行组合以可选地包括或使用：一种用于低功率信号处理的具有分量Vx和Vy的差分输入信号的间歇性获取设备。该设备可以包括：构件，用于在第一和第二输入与输出之间提供跨导增益(例如OTA)；构件，用于在输入信号的相关双采样(CDS)之前初始化包括或耦合到反馈网络的存储电容器(例如，包括开关、控制电路等)；构件，用于不重新初始化所述存储电容器或在重新初始化所述存储电容器之前，将Vx耦合到所述第一输入以进行CDS的第一采样，然后将Vy耦合到所述第一输入(例如多路复用器、开关、控制电路等)。
方面20可以包括、使用或可以与方面1至19的任意一种或任意组合的主题进行组合以可选地包括或使用：构件，用于基于Vx预充电所述第一输入(例如可以包括缓冲放大器和多路复用器或开关以及控制电路)；构件，用于基于Vx进一步建立所述第一输入(例如可以包括多路复用器或开关和控制电路)；构件，用于基于Vy预充电所述第一输入(例如可以包括缓冲放大器和多路复用器或开关以及控制电路)；和构件，用于基于Vy进一步建立所述第一输入。
这些非限制性示例中的每一个可以独立存在，或者可以与一个或多个其他示例以各种排列组合或组合。
该概述旨在提供本专利申请的主题的概述。并不旨在提供本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的更多信息。
附图说明
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以代表相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。
图1A是示出信号采集电路的示例的示意图。
图1B是示出图1A所示的信号获取电路的操作的示例的时序图。
具体实施方式
本文档描述了可以包括信号采集或调节放大器的主题，该信号采集或调节放大器可以被配置和控制为使用差分输入信号的相关双倍采样(CDS)，以及电容性或其他反馈网络中的存储电容器，能够在CDS采样之间断电的低功率运算跨导放大器(OTA)，并且可以在提供良好性能特征的同时仍提供低功耗或高效功耗的方式进行操作。放大器和其他信号处理电路可以在需要较少信号测量吞吐量的情况下按比例缩小功率，在需要更多信号测量吞吐量的情况下按比例放大功率。这种灵活性可以帮助使本方法对于广泛的信号采集和测量应用有用。
图1A示出了信号采集电路100的示例，例如用于对具有分量Vx和Vy的差分输入信号执行相关双采样(CDS)，例如用于低功率信号处理。图1B示出了说明图1A所示的信号采集电路100的各个组件的操作的时序图。在图1A中，信号采集电路100可以包括放大器102电路，诸如用于分别在差分信号输入节点104A-B处具有分量Vx和Vy的模拟差分输入信号的信号采集或调节。在图1A的示例中，放大器102可以包括运算跨导放大器(OTA)，其可以放大在第一(例如，非反相)放大器输入106A和第二(例如，反相)放大器输入106B之间转换成可以使用OTA的跨导增益(Gm)在放大器输出108处提供的电流的电压。放大器输出端108上提供的电流可用于对电容性负载进行充电或放电，以在放大器输出端108上提供最终的电压信号，该电压信号可以通过逐次逼近例程(SAR)或其他模数转换器(ADC)110转换为ADC输出112处的采样数字输出值。差分输入信号的各个分量Vx和Vy可以在ADC输出112处连续转换为CDS对采样数字输出值。通过在形成CDS对采样实例的ADC输出112上获取这两个采样数字输出值之间的差，可以使用CDS采样实例提供差分数字输出信号(对应于差分模拟输入信号的Vx和Vy分量之间的差)。ADC 110可以断电，例如在连续的CDS采样实例之间断电。ADC 100可以包括或耦合到电压参考电路，以提供在A2D转换期间的比较中使用的电压，其中电压参考电路可以被配置为还被断电，例如在连续的CDS采样实例之间，例如Coln等人于2018年5月2日提交的题为POWER-CYCLING VOLTAGE REFERENCE的美国专利申请No.15/969,175，通过引用整体并入本文，包括其适用于断电的参考电压的描述。
如果相对于关于图1A，1B示出和描述的CDS采样的快速连续的一对采样，所获取的信号足够慢，则在CDS采样的两个采样期间将存在几乎相同的差分信号分量Vx和Vy，因此，信号采集仍可以视为“差分”，并且即使可以使用此类替代术语，本文也不会引入诸如“准差分”或“伪差分”之类的术语来使这一点变得复杂。
由OTA放大器102驱动的电容性负载可以包括存储电容器Ci，诸如可以由OTA放大器102经由围绕OTA放大器102的反馈网络来驱动和充电或放电。在图1A所示的示例中，反馈网络是电容性反馈网络，例如可以包括位于放大器输出108和第二放大器输入106B之间的反馈电容器Cf。存储电容器Ci可以耦合到反馈网络，例如通过耦合在第二放大器输入106B与接地或参考节点113之间。反馈网络可以用于在OTA放大器102周围建立闭环增益。在图1A所示的示例中，闭环电压增益可以显示为(Ci/Cf+1)，如公式1所示。
(Vy–Vx)＝(VADC2–VADC1)/(Ci/Cf+1) 等式1
与OTA放大器102结合使用电容性反馈网络会有所帮助，因为OTA放大器102驱动电容性负载，在将电容性负载充电到OTA放大器输出108处的稳定电压值后，与电阻性负载不同，在OTA放大器输出108处将电容性负载充电至稳定电压值后，不会产生静态电流，电阻性负载即使在放大器输出108达到稳定电压值后仍会继续汲取静态电流。使用OTA放大器102结合电容反馈网络的此配置的另一个优点是，可以对OTA放大器102进行“输出补偿”，以使其稳定性是通过放大器输出端108上的负载电容提供的“优势极”(“看到”电容反馈网络的电容以及SAR或其他ADC电路110的电容)来实现的。可以将其与提供电压增益而不是跨导增益的运算放大器(“运算放大器”)进行比较，后者通常需要“内部”补偿电容器(例如，即使它可能包括耦合到运算放大器内部节点的外部电容器(例如，两级运算放大器的第一级和第二级之间)，也可以将其概念化为运算放大器的“内部”)。运算放大器的内部补偿电容器需要较长的导通和关断时间才能稳定，因此与类似地使输出补偿后的运算跨导放大器断电(并使其上电)相比，使运算放大器断电(并例如对CDS采样之间反复发生)更加困难。
对于图1A所示的电容反馈网络，可以包括初始化开关114，以初始化第二放大器输入106B处存储电容器Ci的电压，否则当使用高输入阻抗OTA放大器102时将处于“浮动”状态，例如OTA放大器102的第一和第二输入106A-B中的每一个在OTA放大器的内部连接到场效应晶体管(FET)的电容性栅极端子。初始化开关114可以位于放大器输出108和第二放大器输入106B之间，以便在初始化开关114闭合时将OTA放大器108自动归零，使得当忽略第一和第二放大器输入106A-B之间的偏移电压时，使得放大器输出108和第一和第二放大器输入106A-B有效地理想地偏置到相同电压。实际上，小的非理想偏移电压将出现在第一和第二放大器输入106A-B之间，但是，其影响可以通过本文所述的CDS采样技术来减小或限制。
CDS采样实例可以按以下方式执行。首先，初始化开关E可以闭合以使放大器102自动归零并且初始化存储电容器Ci上的电压。然后，初始化开关E可以被打开，并且在下一次关闭初始化开关E之前或不再次将存储电容器Ci初始化之前，差分信号分量Vx和Vy可以分别例如通过相应的开关B和D连续地耦合到放大器102的第一(例如，同相)输入106A，如图1B的时序图所示，其中“高”信号表示闭合开关。响应于依次向放大器102的第一输入106A施加的每个差分信号分量Vx和Vy，ADC可以对存在于放大器输出108上的电压进行采样的模数(A2D)转换，从而如图1B所示在时间ADC1和ADC2处产生CDS采样的一对采样数字值。CDS采样的一对采样数字值中的各个数字值之间的差异表示存在于差分输入信号节点104A-B之间的差分信号。偏移电压和1/f噪声以及其他噪声(例如ADC 110的RTI噪声)可以通过CDS采样技术和设置来降低或消除。然后，如果需要，可以将OTA放大器102断电，甚至完全关闭，直到需要下一个CDS采样实例。类似地，可以在该非活动时间段内将ADC110断电，直到需要下一个CDS采样实例为止。那时，可以重新上电OTA放大器102、ADC 110或两者，并且可以重新初始化存储电容器Ci，例如在上述情况下，用于在不重新初始化CDS采样实例中的一对采样的各个采样之间的存储电容器Ci的情况下进行另一次CDS采样。
因为可以将OTA放大器102的第一输入106A处的输入电容充电或放电视为进入OTA放大器102的第一输入106A的有效输入电流，所以提供该输入的传感器或其他信号源的某种程度的负载输入节点104A-B处的信号可能存在。某些传感器可能会受到这种有效负载电流的影响，这可能会影响传感器的测量精度。然而，这可以通过包括缓冲放大器116A-B而得到改善，每个缓冲放大器具有耦合到差分信号输入104A-B之一的相应的缓冲放大器输入，并且每个缓冲放大器具有经由开关A和C中的相应一个耦合到放大器102的第一输入106A的相应的缓冲放大器输出。缓冲放大器116A-B可分别用于对第一输入106A进行预充电(由从为缓冲放大器供电的电源汲取的电荷供电，而不是由传感器或其他信号源汲取的电荷供电，而电荷的准确性可能会受到这种有效负载电流的影响)。
例如，如图1A的时序图所示，通过闭合开关A，可以首先将差分信号分量Vx连接到放大器102的第一输入104，以通过缓冲放大器116A对放大器102的第一输入104进行预充电。然后，可以断开开关A，并且可以闭合开关B，以将实际信号分量Vx连接到放大器102的第一输入端104，以进一步建立稳定，绕过缓冲放大器116A，从而产生抗噪声性能或缓冲放大器116A的偏移非理想性的能力。
然后，例如，如图1A的时序图所示，通过闭合开关C，可以首先将差分信号分量Vy连接到放大器102的第一输入104，以通过缓冲放大器116B对放大器102的第一输入104进行预充电。然后，可以断开开关C，并且可以闭合开关D，以将实际信号分量Vy连接到放大器102的第一输入端104，以进一步稳定，绕过缓冲放大器116B，从而产生抗噪声性能或缓冲放大器116B的偏移非理想性的能力。缓冲放大器116A-B可以彼此匹配以改善性能。控制电路118可以被包括在信号采集电路100中或耦合到信号采集电路100，以便提供用于操作所示的开关，ADC 110或两者的控制信号，以控制如图1B的时序图所示的操作。控制电路118可以包括专用数字硬件电路，可编程微控制器电路，或者可以使用各种其他通用或专用电路实现中的一个或多个。控制电路118可以控制多路复用器电路，例如可以包括图1A所示的开关A、B、C或D中的一些或全部。
控制电路118可以被配置和操作以改变差分信号分量Vx和Vy的获取的顺序，诸如在连续的CDS采样之间交替地进行。例如，可以将第一个CDS实例采样对获取为Vx然后Vy，将第二个CDS实例采样对获取为Vy然后Vx，将第三个CDS实例采样对获取为Vx然后Vy，依此类推，类似地交替地为ADC的操作提供信号反转，以保持在ADC输出112处输出的差分数字信号的一致性。
OTA放大器102周围的反馈网络不必是电容性反馈网络。可以提供电阻性反馈或电阻性和电抗性反馈的组合，但是，如图所示的电容性反馈有利地在放大器输出108达到所需值之后不需要持续的静态电流。
诸如本文所示和所述的电路、装置、系统和方法可以帮助提供几个优点。例如，将存储电容器Ci初始化为由差分输入信号的一个分量(例如，Vx)给出的偏置电压可以帮助允许差分信号的放大(Vx和Vy之间的差)而不会使放大器102过载。在一个示例中，本文描述的CDS技术的使用可以帮助抑制信号采集电路100中的偏移和低频噪声，特别是1/f噪声。CDS采样还可以帮助抑制一个可以由差分信号分量Vx近似的共模信号。在示例中，ADC 110可以将两个采样值(分别基于Vx和Vy)转换到数字域中，从而可以使用两个值的简单数字减法来获得差分或相关性。在一个示例中，预充电缓冲器116A-B可以提供将放大器输入电容在Vx和Vy之间移动所需的电荷，以使得传感器或其他输入信号源在其输出端看不到该输入电流负载，而传感器可能对此敏感。所有放大器和ADC都可以有效地循环上电，例如关闭CDS采样实例之间的一个或所有此类组件的电源，这可以根据特定应用的需要频繁或不频繁地进行。
上面的描述包括对附图的参考，这些附图形成了详细描述的一部分。附图通过说明的方式示出了可以实践本发明的特定实施例。这些实施例在本文中也被称为“示例”。除了所示出或描述的元件之外，这样的示例可以包括元件。然而，本发明人还设想了仅提供示出或描述的那些元件的示例。此外，本发明人还设想了使用所示或所描述的那些元素(或其一个或多个方面)的任何组合或排列的示例，关于此处显示或描述的特定示例(或其一个或多个方面)，或其他示例(或其一个或多个方面)。
如果本文档与通过引用方式并入的任何文档之间的用法不一致，则以本文档中的用法为准。
在本文件中，术语“一个”或“一种”用于专利文件中，包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他情况或用法。在本文档中，除非另有说明，否则术语“或”用于表示非排他性，例如“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文档中，术语“包括”和“其中”用作相应术语“包含”和“其中”的等效词。同样，在以下权利要求中，术语“包括”和“包含”是开放式的，也就是说，系统、设备、物品、组合物、配方或过程中除了在权利要求中此术语后列出的元素以外还包括其他元素，仍被认为属于该权利要求的范围。此外，在以下权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并且不旨在对其对象施加数字要求。
除非上下文另外指出，否则诸如“平行”、“垂直”、“圆形”或“正方形”之类的几何术语并不旨在要求绝对的数学精度。相反，这样的几何术语允许由于制造或等效功能而引起的变化。例如，如果一个元件被描述为“圆形”或“通常是圆形的”，则该描述仍包括并非精确地为圆形的组件(例如，稍微长圆形或为多边多边形的组件)。
本文描述的方法示例可以至少部分是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中所述的方法。这样的方法的实现可以包括代码，例如微代码、汇编语言代码、高级语言代码等。这样的代码可以包括用于执行各种方法的计算机可读指令。该代码可以构成计算机程序产品的一部分。此外，在示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频磁盘)、盒式磁带、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。
上面的描述旨在是说明性的而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在回顾以上描述之后，例如可以由本领域的普通技术人员使用其他实施例。提供摘要以符合37C.F.R.§1.72(b)，以允许读者快速确定技术公开的性质。提交本文档时应理解为不会将其用于解释或限制权利要求的范围或含义。另外，在以上详细描述中，可以将各种特征分组在一起以简化本公开。这不应该被解释为意在意味未声明的公开特征对于任何声明都是必不可少的。相反，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例并入详细描述中，每个权利要求作为独立的实施例而独立存在，并且可以预期的是，这样的实施例可以以各种组合或置换彼此组合。本发明的范围应参考所附权利要求书以及这些权利要求书所赋予的等效物的全部范围来确定。

Claims (20)

1.信号采集电路，用于对具有分量Vx和Vy的差分输入信号执行相关双采样(CDS)以进行低功率信号处理，该电路包括：
放大器，包括或耦合到反馈网络，该反馈网络包括或耦合到存储电容器，该放大器被配置为在第一和第二放大器输入和放大器输出之间提供增益；
初始化开关，布置为在所述输入信号的CDS之前初始化所述存储电容器；和
控制电路，被配置为控制多路复用器的操作，以在不重新初始化所述存储电容器或在重新初始化所述存储电容器之前对CDS的各个第一和第二采样将Vx和Vy顺序地耦合到所述第一放大器输入。
2.权利要求1所述的电路，包括：
第一预充电开关，被配置为被所述控制电路控制，以通过第一缓冲放大器将Vx耦合到所述第一放大器输入，以对所述第一放大器输入进行预充电；
第一建立开关，被所述控制电路控制以随后将Vx耦合到所述第一放大器输入而没有所述第一缓冲放大器，以在预充电之后进一步建立所述第一放大器输入；
第二预充电开关，被配置为被所述控制电路控制，以通过第二缓冲放大器将Vy耦合到所述第一放大器输入，以对所述第一放大器输入进行预充电；和
第二建立开关，被配置为被所述控制电路控制，以随后将Vy耦合到所述第一放大器输入而没有第二缓冲放大器，以在预充电后进一步建立所述第一放大器输入。
3.权利要求1或2所述的电路，其中所述初始化开关被布置为在CDS之前初始化所述存储电容器，包括在重新初始化所述存储电容器之前对Vx和Vy中的每一个进行预充电、建立和采样。
4.权利要求1至3中任一项所述的电路，其中所述初始化开关位于所述放大器输出和所述第二放大器输入之间。
5.权利要求1至4中任一项所述的电路，其中该放大器包括运算跨导放大器(OTA)。
6.权利要求1至5中任一项所述的电路，还包括耦合到所述放大器输出的模数转换器(ADC)，并且其中所述控制电路被配置为控制ADC以执行Vx和Vy的放大器输出样本的模数转换。
7.权利要求6所述的电路，其中所述ADC包括逐次逼近例程(SAR)ADC，并且其中所述控制电路被配置为允许间歇CDS模数转换之间的ADC掉电。
8.权利要求5所述的电路，其中所述OTA被配置为在间歇CDS采样之间断电。
9.权利要求1至8中任一项所述的电路，其中该放大器包括运算跨导放大器(OTA)，并且其中所述反馈网络包括：
所述放大器输出和所述第二放大器输入之间的反馈电容器；和
存储电容器，位于所述第二放大器输入和地或其他参考节点之间。
10.权利要求2所述的电路，其中所述第一和第二缓冲放大器被配置为在间歇CDS采样之间通过所述控制电路断电。
11.权利要求1至10中任一项所述的电路，其中所述控制电路被配置为在连续的CDS采样之间将多路复用Vx和Vy的时间序列交替到所述第一输入放大器输入。
12.一种用于低功率信号处理的具有分量Vx和Vy的差分输入信号的相关双采样(CDS)的输入信号的获取方法，该方法包括：
在输入信号的CDS采样之前，初始化包括在放大器周围的反馈网络中或耦合到该反馈网络的存储电容器；
将Vx耦合到所述放大器的第一放大器输入以用于CDS的第一采样；
在不重新初始化所述存储电容器或在重新初始化所述存储电容器之前，将Vy耦合到所述放大器的第一放大器输入以进行CDS的第二采样；和
不重新初始化所述存储电容器或在重新初始化所述存储电容器之前，响应于Vx和Vy中的每一个，对所述放大器的放大器输出信号中的差异进行采样，以提供差分输入信号的CDS采样。
13.权利要求12所述的方法，包括：
通过施加Vx的缓冲放大器对所述第一放大器输入进行预充电；
在经由所述放大器的输出信号对Vx进行采样之前，通过将Vx施加到所述第一放大器输入，进一步在没有所述缓冲放大器的情况下建立所述第一放大器输入；
通过施加Vy的缓冲放大器对所述第一放大器输入进行预充电；和
通过在经由所述放大器的输出信号对Vy进行采样之前将Vy施加到第一放大器输入，进一步在没有所述缓冲放大器的情况下建立所述第一放大器输入。
14.权利要求12或13所述的方法，包括：
在进一步建立以提供CDS的第一输出采样之后，响应于施加的Vx，对所述放大器的输出信号进行采样；
在进一步建立以提供CDS的第二输出样本之后，响应于施加的Vy，对所述放大器的输出信号进行采样；和
在重新初始化第一输出采样与第二输出采样之间的存储电容器之前或不重新初始化，基于所述第一输出采样与所述第二输出采样之间的差提供CDS采样。
15.权利要求14所述的方法，包括在连续的CDS采样之间重新初始化所述存储电容器。
16.权利要求13至15中的任一项所述的方法，包括在至少一些CDS采样之间使所述放大器断电。
17.权利要求14所述的方法，其中所述放大器的输出信号的采样还包括：对所述放大器输出的模拟-数字转换，以及在至少一些CDS采样的模数转换之间对模数转换器断电。
18.权利要求12所述的方法，其中该放大器包括被配置为能够在至少一些CDS采样之间断电的运算跨导放大器(OTA)。
19.一种用于低功率信号处理的具有分量Vx和Vy的差分输入信号的间歇性获取设备，该设备包括：
构件，用于在第一和第二输入与输出之间提供跨导增益；
构件，用于在输入信号的相关双采样(CDS)之前初始化包括或耦合到反馈网络的存储电容器；和
构件，用于不重新初始化所述存储电容器或在重新初始化所述存储电容器之前，将Vx耦合到所述第一输入以进行CDS的第一采样，然后将Vy耦合到所述第一输入。
20.权利要求19所述的设备，包括：
构件，用于基于Vx预充电所述第一输入；
构件，用于基于Vx进一步建立所述第一输入；
构件，用于基于Vy预充电所述第一输入；和
构件，用于基于Vy进一步建立所述第一输入。
CN201980053103.5A 2018-08-16 2019-08-02 用于低功率的相关双采样放大器 Active CN112567464B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/103,963 2018-08-16
US16/103,963 US10809792B2 (en) 2018-08-16 2018-08-16 Correlated double sampling amplifier for low power
PCT/US2019/044919 WO2020036754A1 (en) 2018-08-16 2019-08-02 Correlated double sampling amplifier for low power

Publications (2)

Publication Number Publication Date
CN112567464A true CN112567464A (zh) 2021-03-26
CN112567464B CN112567464B (zh) 2024-07-12

Family

ID=67614741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980053103.5A Active CN112567464B (zh) 2018-08-16 2019-08-02 用于低功率的相关双采样放大器

Country Status (4)

Country Link
US (1) US10809792B2 (zh)
EP (1) EP3837688A1 (zh)
CN (1) CN112567464B (zh)
WO (1) WO2020036754A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113452371B (zh) * 2020-03-25 2023-07-04 智原微电子(苏州)有限公司 连续逼近暂存式模拟数字转换器与相关的控制方法
US12015417B2 (en) * 2020-12-23 2024-06-18 Intel Corporation Input buffer circuit, analog-to-digital converter system, receiver, base station, mobile device and method for operating an input buffer circuit
US11652492B2 (en) 2020-12-30 2023-05-16 Analog Devices International Unlimited Company Signal chain with embedded power management
US11942960B2 (en) 2022-01-31 2024-03-26 Analog Devices, Inc. ADC with precision reference power saving mode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102195652A (zh) * 2010-03-19 2011-09-21 Nxp股份有限公司 采样保持放大器
CN103384313A (zh) * 2012-05-01 2013-11-06 香港科技大学 Cmos有源像素图像传感器及其校准方法
EP2779444A1 (en) * 2013-03-13 2014-09-17 Linear Technology Corporation Leakage Compensation For Switched Capacitor Integrators
CN104378073A (zh) * 2014-11-07 2015-02-25 无锡纳讯微电子有限公司 一种运算放大器
CN107104669A (zh) * 2016-02-19 2017-08-29 美国亚德诺半导体公司 Vdd参考采样

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872470A (en) * 1996-11-29 1999-02-16 Varian Associates, Inc. Pipelined sample and hold circuit with correlated double sampling
US5841310A (en) * 1997-04-08 1998-11-24 Burr-Brown Corporation Current-to-voltage integrator for analog-to-digital converter, and method
US6617567B2 (en) * 2001-06-22 2003-09-09 Texas Instruments Incorporated Analog pre-processor with improved input common mode range
US7002408B2 (en) * 2003-10-15 2006-02-21 Varian Medical Systems Technologies, Inc. Data signal amplifier and processor with multiple signal gains for increased dynamic signal range
US7138848B2 (en) * 2004-04-14 2006-11-21 Analog Devices, Inc. Switched capacitor integrator system
TW200832868A (en) 2007-01-26 2008-08-01 Univ Nat Chiao Tung Pre-charge sample-and-hold circuit
US7667501B2 (en) * 2008-03-19 2010-02-23 Texas Instruments Incorporated Correlated double sampling technique
US8411707B2 (en) 2009-10-07 2013-04-02 Texas Instruments Incorporated Low power, high speed multi-channel data acquisition system and method
JP6083611B2 (ja) 2011-08-30 2017-02-22 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
US8754799B2 (en) * 2012-01-27 2014-06-17 Analog Devices, Inc. Correlated double-sample differencing within an ADC
US9461625B1 (en) * 2013-01-08 2016-10-04 Maxim Integrated Products, Inc. Switched-capacitor network with input-output common mode decoupling
US9496887B1 (en) * 2015-05-12 2016-11-15 Microchip Technology Incorporated Analog to digital converter with internal timer
US9699395B1 (en) * 2016-03-17 2017-07-04 Raytheon Company Imaging circuits and method
US20170374307A1 (en) * 2016-06-24 2017-12-28 Qualcomm Incorporated Low-power and low-mismatch correlated double sampling (cds) circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102195652A (zh) * 2010-03-19 2011-09-21 Nxp股份有限公司 采样保持放大器
CN103384313A (zh) * 2012-05-01 2013-11-06 香港科技大学 Cmos有源像素图像传感器及其校准方法
EP2779444A1 (en) * 2013-03-13 2014-09-17 Linear Technology Corporation Leakage Compensation For Switched Capacitor Integrators
CN104378073A (zh) * 2014-11-07 2015-02-25 无锡纳讯微电子有限公司 一种运算放大器
CN107104669A (zh) * 2016-02-19 2017-08-29 美国亚德诺半导体公司 Vdd参考采样

Also Published As

Publication number Publication date
EP3837688A1 (en) 2021-06-23
WO2020036754A1 (en) 2020-02-20
US10809792B2 (en) 2020-10-20
CN112567464B (zh) 2024-07-12
US20200057484A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
CN112567464B (zh) 用于低功率的相关双采样放大器
JP3902778B2 (ja) アナログディジタル変換回路
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
AU764800B2 (en) Linear sampling switch
US8330537B1 (en) Low noise, high CMRR and PSRR input buffer
US10528070B2 (en) Power-cycling voltage reference
US11265008B2 (en) Successive approximation register (SAR) analog to digital converter (ADC)
CN105262465A (zh) 比较器和放大器
CN106330193B (zh) 占空比调整电路和模数转换系统
US7928887B2 (en) Analog/digital conversion device
Jeong et al. A pressure sensing system with±0.75 mmHg (3Σ) inaccuracy for battery-powered low power IoT applications
US7075475B1 (en) Correlated double sampling modulation system with reduced latency of reference to input
JP2015505032A (ja) 多重センサー配列のための電流検出装置
US9667266B1 (en) VDD-referenced sampling
Zhang et al. Design of CMOS sampling switch for ultra-low power ADCs in biomedical applications
AU2502200A (en) Linear sampling switch
Chow et al. 1V 10-bit successive approximation ADC for low power biomedical applications
CN105245230A (zh) 循环adc的乘法数模转换器电路及电容共享拓扑用于cmos图像传感器的列并行读出电路
Chae et al. A 0.8-/spl mu/W switched-capacitor sigma-delta modulator using a class-C inverter
KR102092635B1 (ko) 동적 레지듀 증폭기 및 이를 포함하는 파이프라인 아날로그-디지털 변환기
Sauervrey et al. Ultra low voltage switched opamp/spl Sigma//spl Delta/modulator for portable applications
KR101196403B1 (ko) 전류 공유 방식의 적분기, 전류 공유 방식의 시그마 델타 아날로그 디지털 변환기 및 전류 공유 방식의 센서 장치
Yang et al. Ultra-low power delta sampling SAR ADC for sensing applications
Christoforou A chopper-based CMOS current sense instrumentation amplifier [for GSM]
Centurelli et al. Switched capacitor sample-and-hold circuit with input signal range beyond supply voltage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant