CN112565115A - Tcp数据的传输方法、装置、计算机设备及存储介质 - Google Patents

Abstract

本申请适用于数据处理技术领域，提供了TCP数据的传输方法、装置、计算机设备及存储介质，基于FPGA，方法包括：将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比；若TCP数据包的序列号大于目标序列号，则将TCP数据包存储至预设的FPGA缓存空间，并确定当前是否接收到新的TCP数据包；若当前未接收到新的TCP数据包，则将FPGA缓存空间中序列号等于目标序列号的TCP数据包传递至下一节点。本方法能够同时进行数据包的接收和对乱序数据包的重组，使得数据包的接收、解析和重组过程并行执行，进一步提高数据传输过程中数据处理的效率。

Description

TCP数据的传输方法、装置、计算机设备及存储介质

技术领域

本申请属于数据处理技术领域，尤其涉及TCP数据的传输方法、装置、计算机设备及存储介质。

背景技术

传输控制协议(Transmission Control Protocol，TCP)是一种面向连接的、可靠的、基于字节流的传输层通信协议。在TCP数据传输过程中，数据交换路径和路由路径的不固定性会使得数据包顺序出现乱序，而TCP协议能够利用其可靠性的特点对数据包进行重组，以保证接收端接收到的数据包顺序正确。所以TCP协议被广泛应用于证券交易、期货交易和黄金交易等对数据传输安全要求较高的交易场景。

在相关技术中，TCP协议对数据包进行重组是基于传统的CPU架构实现的，而TCP协议非常消耗CPU资源。随着大数据发展，交易场景的数据量越来越大，所以基于CPU架构实现的TCP数据重组方式，难以满足海量金融交易的数据传输需求。可见，当前基于TCP协议的数据传输过程存在适用范围小的问题。

发明内容

本申请实施例提供了TCP数据的传输方法、装置、计算机设备及存储介质，可以解决当前基于TCP协议的数据传输过程存在适用范围小的问题。

第一方面，本申请实施例提供了一种TCP数据的传输方法，基于现场可编程门阵列FPGA，传输方法包括：

将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比；

若TCP数据包的序列号大于目标序列号，则将TCP数据包存储至预设的FPGA缓存空间，并确定当前是否接收到新的TCP数据包；

若当前未接收到新的TCP数据包，则将FPGA缓存空间中序列号等于目标序列号的TCP数据包传递至下一节点。

本申请实施例提供的TCP数据的传输方法，由于基于CPU架构对序列号的识别过程需要消耗多个指令周期，每个指令周期又需要耗费若干个时钟周期，使得CPU难以应对复杂的乱序重组过程，无法满足低延时的需求。而本实施例基于现场可编程门阵列(FieldProgrammable Gate Array，FPGA)实现数据传输过程的乱序重组，FPGA能够在一个时钟周期内完成序列号的识别，提高了数据解析和数据重组的效率，从而使TCP数据传输方法能够适用于更多的数据传输场景。具体地，基于FPGA接收TCP数据包，并在数据包的序列号大于应接收数据包对应的目标序列号时，则将TCP数据包存储至预设的FPGA缓存空间，以达到解析TCP数据包的目的，以及确定当前是否接收到新的TCP数据包，若当前未接收到新的TCP数据包，则将FPGA缓存空间中序列号等于目标序列号的TCP数据包传递至下一节点，以达到重组乱序数据包的目的。本方法能够同时进行数据包的接收和对乱序数据包的重组，使得数据包的接收、解析和重组过程并行执行，进一步提高数据传输过程中数据处理的效率。

第二方面，本申请实施例提供了一种TCP数据的传输装置，基于FPGA，装置包括：

对比模块，用于将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比；

缓存模块，用于若TCP数据包的序列号大于目标序列号，则将TCP数据包存储至预设的FPGA缓存空间，并确定当前是否接收到新的TCP数据包；

传递模块，用于若当前未接收到新的TCP数据包，则将FPGA缓存空间中序列号等于目标序列号的TCP数据包传递至下一节点。

第三方面，本申请实施例提供了一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如上述第一方面中任一项所述的TCP数据的传输方法。

第四方面，本申请实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如上述第一方面中任一项所述的TCP数据的传输方法。

第五方面，本申请实施例提供了一种计算机程序产品，当计算机程序产品在终端设备上运行时，使得终端设备执行上述第一方面中任一项所述的TCP数据的传输方法。

可以理解的是，上述第二方面至第五方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提供的TCP数据的传输方法的流程示意图；

图2是本申请另一实施例提供的TCP数据的传输方法的流程示意图；

图3是本申请实施例提供的TCP数据的传输装置的结构示意图；

图4是本申请实施例提供的计算机设备的结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

如背景技术相关记载，TCP协议对数据包进行重组是基于传统的CPU架构实现的，而TCP协议非常消耗CPU资源。随着大数据发展，交易场景的数据量越来越大，所以基于CPU架构实现的TCP数据重组方式，难以满足海量金融交易的数据传输需求。可见，当前基于TCP协议的数据传输过程存在数据重组效率低的问题。

有鉴于此，本申请实施例提供一种TCP数据的传输方法，针对基于CPU架构对序列号的识别过程需要消耗多个指令周期，每个指令周期又需要耗费若干个时钟周期，使得CPU难以应对复杂的乱序重组过程，无法满足低延时需求的问题。本实施例基于FPGA实现数据传输过程的乱序重组，FPGA能够在一个时钟周期内完成序列号的识别，提高了数据解析和数据重组的效率，从而使TCP数据传输方法能够适用于更多的数据传输场景。具体地，基于FPGA接收TCP数据包，并在数据包的序列号大于应接收数据包对应的目标序列号时，则将TCP数据包存储至预设的FPGA缓存空间，以达到解析TCP数据包的目的，以及确定当前是否接收到新的TCP数据包，若当前未接收到新的TCP数据包，则将FPGA缓存空间中序列号等于目标序列号的TCP数据包传递至下一节点，以达到重组乱序数据包的目的。本方法能够同时进行数据包的接收和对乱序数据包的重组，使得数据包的接收、解析和重组过程并行执行，进一步提高数据传输过程中数据处理的效率。

图1示出了本申请提供的TCP数据的传输方法的示意性流程图。本申请实施例提供的TCP数据的传输方法的执行主体为计算机设备，计算设备包括但不限于设有FPGA芯片的智能手机、平板电脑、桌上型计算机、超级计算机、个人数字助理、服务器等计算设备。FPGA是一种可编程的芯片，FPGA开发工程师能够采用硬件描述语言描述出电路结构，再由软件工具将上述电路结构的功能经过一系列固定的软件流程(综合、布局、布线)后，映射到FPGA芯片上，使得FPGA芯片上的电路与FPGA开发工程师所描述的电路一致，从而实现开发工程师所期望的电路功能。如图1所示的TCP数据的传输方法包括步骤S101至S103，详述如下。

S101，将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比。

在本实施例中，基于TCP协议传输数据，将多个连续的TCP数据打包为TCP数据包，并以TCP数据包的方式进行传输。TCP数据包(在本实施例中也简称为数据包)为基于TCP协议传输的数据包，该数据包内包含有多个字节的数据，每个TCP数据包的TCP协议头部字段存在一个序列号，该序列号表示当前数据包内的起始字节数据在整个传输数据中的编号，也表示整个数据包在整个传输数据中的编号。上述目标序列号为计算机设备应当接收到的TCP数据包的序列号，应接收数据包为目标序列号承接计算机设备接收到的最新数据包的序列号的目标数据包。可选地，由于目标序列号会实时更新，所以可以预先设置一个寄存器用于记录最新目标序列号。

示例性地，TCP数据包的协议头中有序列号为seq_num，以及表示该数据包中数据字节数的pkg_len。假设第一个数据包的seq_num＝1、pkg_len＝10，第二个数据包seq_num＝11、pkg_len＝200，则第三个数据包的seq_num＝211。在正常情况下，计算机设备应当依次接收到上述seq_num＝1的数据包、seq_num＝11的数据包和seq_num＝211的数据包，但是由于数据交换路径和路由路径的不固定性，导致出现多个数据传输通道使得计算机接收到的数据包顺序出错，即计算机设备可能依次接收到seq_num＝1的数据包、seq_num＝211的数据包和seq_num＝11的数据包，也可能依次接收到seq_num＝211的数据包、seq_num＝1的数据包和seq_num＝11的数据包，还可能是其他顺序，在此不再穷举。因此，为了保证计算机设备传递至下一节点的数据包顺序正确，对TCP数据包的序列号与应接收数据包对应的目标序列号进行对比。也就是说，若计算机设备接收到的第一个数据包为seq_num＝1，则第二个应接收数据包为seq_num＝11，即seq_num＝11为当前的目标序列号，所以将计算机设备实际接收到的第二个数据包的序列号与目标序列号进行对比，确定两者是否相等，若两者相等，则说明数据包顺序正确，反之，说明数据包顺序出现乱序。

S102，若TCP数据包的序列号大于目标序列号，则将TCP数据包存储至预设的FPGA缓存空间，并确定当前是否接收到新的TCP数据包。

在本实施例中，计算机设备预先设定有多个FPGA缓存空间。FPGA缓存空间为FPGA芯片上的缓存单元，用于缓存乱序的TCP数据包，该缓存空间可以基于FIFO或RAM开设，本实施例不对其具体类型进行限定。可选地，基于FPGA软件工具开设N个缓存空间，并对每个缓存空间标记一个编号，以便于记录缓存空间所存储的TCP数据包，其中可以根据实际需求设置N的取值，例如N＝32，32个缓存最快可以做到一个时钟周期即可完成解析数据包，一个时钟周期是FPGA最小的运算时间单位。

在一种情况下，当TCP数据包大于FPGA缓存空间的总数N时，则可以清除缓存空间中序列号小于最新目标序列号的TCP数据包，以及可以将序列号等于最新目标序列号的TCP数据包传递至下一节点，从而达到释放缓存空间的目的。进一步地，若缓存空间没有需要清除的TCP数据包和传递至下一节点的TCP数据包，则可以丢弃0号缓存空间的TCP数据包。由于TCP协议具有重传机制，即当数据包丢失时，数据源会重发该数据包，所以0号缓存空间中被丢弃的TCP数据包会在后续被计算机设备重新接收到。

需要说明的是，由于TCP协议的重传机制有计时判定，所以可以根据FPGA处理一个TCP数据包的时间t和重传计时T，计算出N的取值，如N＝T/t，从而保证缓存空间足够用于存储乱序的TCP数据包。

计算机设备判定到TCP数据包的序列号大于目标序列号时，将TCP数据包存储至预设的FPGA缓存空间。其中TCP数据包的序列号大于目标序列号，则说明TCP数据出现乱序，所以将该TCP数据进行缓存，直至最新目标序列号与该TCP数据的序列号相等时，传递至下一节点。可以理解的是，一般序列号靠前的数据包会先被接收到，所以可以按照FPGA缓存空间的编号依次缓存TCP数据包，以便于后续检查缓存空间时，也能够按序检查，以优先检查先缓存的TCP数据包以及避免漏检查的情况。

为了保证计算机设备的数据包输入端不会堵塞，所以在每次清除一个缓存空间时，确定是否接收到新的TCP数据包，若否，则进入S103的步骤。

S103，若当前未接收到新的TCP数据包，则将FPGA缓存空间中序列号等于目标序列号的TCP数据包传递至下一节点。

在本实施例中，若当前未接收到新的TCP数据包，则说明计算机设备的数据包输入端没有新的TCP数据包需要处理，所以检查FPGA缓存空间中的TCP数据包，以将序列号等于目标序列号的TCP数据包传递至下一节点，从而达到重组乱序数据包的目的。可以理解的是，下一节点可以为计算机设备上的任一个单元或模块，例如，用于对交易数据进行数据统计的统计模块，则可以将接收到的交易数据的数据包传递至该统计模块，以进行数据统计。

在一实施例中，若当前未接收到新的TCP数据包，则将FPGA缓存空间中序列号等于目标序列号的TCP数据包传递至下一节点，包括：若当前未接收到新的TCP数据包，则检测FPGA缓存空间中非空缓存空间的TCP数据包；若非空缓存空间中TCP数据包的序列号等于目标序列号，则将非空缓存空间中的TCP数据包传递至下一节点。

本实施例中，非空缓存空间为缓存有TCP数据包的缓存空间。计算机设备检查是否接收到新数据包，若否，则从0号缓存空间开始检查，确定非空缓存空间中数据包的序列号是否等于最新目标序列号，若等于，则将该非空缓存空间中的数据包传递至下一节点，若不等于，则检查下一个数据包。可选地，每检查完一个非空缓存空间后，检查是否接收到新数据包，若是，则先检查该新数据包的序列号是否等于最新目标序列号，以避免出现数据包输入端拥堵的情况。具体地，在FPGA中加入逻辑判断条件，将检查新数据包的序列号是否等于最新目标序列号的优先级设为高于检查缓存空间中数据包的序列号。

在一实施例中，若当前未接收到新的TCP数据包，则将FPGA缓存空间中序列号等于目标序列号的TCP数据包传递至下一节点之后，还包括：读取TCP数据包，得到TCP数据包的数据长度；对数据长度与目标序列号进行求和，得到最新的目标序列号。

在本实施例中，数据长度为数据包中TCP数据的字节数。通过预设设置的寄存器记录当前应接收数据包的目标序列号next_seq，在接收到新的数据包时，读取该数据包的序列号cur_seq和数据长度pkg_len，当cur_seq＝next_seq时，则将该数据包传递至下一节点，并根据cur_seq+pkg_len得到新的next_seq，并将该值写入作为新的next_seq。

请参阅图2，图2是本申请另一实施例提供的一种TCP数据的传输方法的实现流程图。相对于图1对应的实施例，图2实施例提供的TCP数据的传输方法在步骤S101之后还包括步骤S201和S202。详述如下：

S201，若所述TCP数据包的序列号等于所述目标序列号，则将所述TCP数据包传递至下一节点。

本实施例中，接收到TCP数据包后，将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比，若TCP数据包的序列号等于所述目标序列号，则说明该TCP数据包为应接收数据包，则将TCP数据包传递至下一节点。

S202，若所述TCP数据的序列号小于所述目标序列号，则将所述TCP数据包丢弃。

在本实施例中，由于TCP协议具有重传机制，所以存在重复传输同一个数据包的情况，为了保证数据包的传输顺序准确，本实施例在接收到TCP数据包后，将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比，若TCP数据的序列号小于目标序列号，则说明计算机设备已经将该TCP数据包传递至下一节点，即该数据包为历史数据，所以此时接收到的数据包已经没用，因此将TCP数据包丢弃。可以理解的是，丢弃是指FPGA内部通过一些特定的逻辑控制(如处理数据包的有效高电平位)来判断需不需要处理这个数据包，如果检测到TCP数据的序列号小于目标序列号，则将处理的标志位拉低，也就意味着不对这个数据包进行处理，直到等到下一个包的到来再进行判断。

相对于图1对应的实施例，图2实施例提供的TCP数据的传输方法在步骤S103之后还包括步骤S203和S204。详述如下：

S203，若非空缓存空间中TCP数据包的序列号大于目标序列号，则返回确定当前是否接收到新的TCP数据包的步骤。

本实施例中，若非空缓存空间中TCP数据包的序列号大于目标序列号，则说明该TCP数据包不是应接收数据包，因此返回至确定当前是否接收到新的TCP数据包的步骤。

S204，若所述非空缓存空间中所述TCP数据包的序列号小于所述目标序列号，则将所述非空缓存空间中的所述TCP数据包丢弃。

本实施例中，由于FPGA在检查缓存空间过程中，接收新的数据包，根据前面的逻辑控制，FPGA会先检查新的数据包的序列号A1，之后再更新目标序列号B1，若新的数据包的序列号A1等于更新之前的目标序列号B1，那么目标序列号B1就会更新，得到新的目标序列号B2，此时目标序列号B2相比之前B1的数值是变大，而再次检查非空缓存空间时，原本该缓存空间中数据包的序列号A2也等于之前的目标序列号B1，但由于没来得及检查，所以此时该缓存空间中数据包的序列号A2小于B2，因此将该缓存空间中数据包丢弃。从而能够在出现计算机设备收到与最新目标序列号相等的数据包的情况下，释放缓存空间。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

对应于上文实施例所述的TCP数据的传输方法，图3示出了本申请实施例提供的TCP数据的传输装置的结构框图，为了便于说明，仅示出了与本申请实施例相关的部分。

参照图3，该装置包括：

对比模块301，用于将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比；

缓存模块302，用于若TCP数据包的序列号大于目标序列号，则将TCP数据包存储至预设的FPGA缓存空间，并确定当前是否接收到新的TCP数据包；

传递模块303，用于若当前未接收到新的TCP数据包，则将FPGA缓存空间中序列号等于目标序列号的TCP数据包传递至下一节点。

本申请实施例提供一种TCP数据的传输装置，针对基于CPU架构对序列号的识别过程需要消耗多个指令周期，每个指令周期又需要耗费若干个时钟周期，使得CPU难以应对复杂的乱序重组过程，无法满足低延时需求的问题。本实施例的装置基于FPGA实现数据传输过程的乱序重组，FPGA能够在一个时钟周期内完成序列号的识别，提高了数据解析和数据重组的效率，从而使TCP数据传输方法能够适用于更多的数据传输场景。具体地，基于FPGA的接收模块301接收TCP数据包，并在数据包的序列号大于应接收数据包对应的目标序列号时，则缓存模块302将TCP数据包存储至预设的FPGA缓存空间，以达到解析TCP数据包的目的，以及确定当前是否接收到新的TCP数据包，若当前未接收到新的TCP数据包，则传递模块303将FPGA缓存空间中序列号等于目标序列号的TCP数据包传递至下一节点，以达到重组乱序数据包的目的。本装置能够同时进行数据包的接收和对乱序数据包的重组，使得数据包的接收、解析和重组过程并行执行，进一步提高数据传输过程中数据重组的效率。

在一实施例中，上述装置还包括：

第二传递模块，用于若所述TCP数据包的序列号等于所述目标序列号，则将所述TCP数据包传递至下一节点。

在一实施例中，上述装置还包括：

第一丢弃模块，用于若所述TCP数据的序列号小于所述目标序列号，则将所述TCP数据包丢弃。

在一实施例中，上述传递模块303具体用于：

若当前未接收到新的TCP数据包，则检测所述FPGA缓存空间中非空缓存空间的TCP数据包；

若所述非空缓存空间中所述TCP数据包的序列号等于所述目标序列号，则将所述非空缓存空间中的所述TCP数据包传递至下一节点。

在一实施例中，上述传递模块303具体还用于：

若所述非空缓存空间中所述TCP数据包的序列号大于所述目标序列号，则返回所述确定当前是否接收到新的TCP数据包的步骤。

在一实施例中，上述传递模块303具体还用于：

若所述非空缓存空间中所述TCP数据包的序列号小于所述目标序列号，则将所述非空缓存空间中的所述TCP数据包丢弃。

在一实施例中，上述装置还包括：

读取模块，用于读取所述TCP数据包，得到所述TCP数据包的数据长度；

求和模块，用于对所述数据长度与所述目标序列号进行求和，得到最新的所述目标序列号。

需要说明的是，上述装置/单元之间的信息交互、执行过程等内容，由于与本申请方法实施例基于同一构思，其具体功能及带来的技术效果，具体可参见方法实施例部分，此处不再赘述。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

图4为本申请一实施例提供的计算机设备的结构示意图。如图4所示，该实施例的计算机设备4包括：至少一个处理器40(图4中仅示出一个)处理器、存储器41以及存储在所述存储器41中并可在所述至少一个处理器40上运行的计算机程序42，所述处理器40执行所述计算机程序42时实现上述任意方法实施例中的步骤。

所述计算机设备4可以是手机、桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。该计算机设备可包括但不仅限于处理器40、存储器41。本领域技术人员可以理解，图4仅仅是计算机设备4的举例，并不构成对计算机设备4的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如还可以包括输入输出设备、网络接入设备等。

所称处理器40可以是中央处理单元(Central Processing Unit，CPU)，该处理器40还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

所述存储器41在一些实施例中可以是所述计算机设备4的内部存储单元，例如计算机设备4的硬盘或内存。所述存储器41在另一些实施例中也可以是所述计算机设备4的外部存储设备，例如所述计算机设备4上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器41还可以既包括所述计算机设备4的内部存储单元也包括外部存储设备。所述存储器41用于存储操作系统、应用程序、引导装载程序(BootLoader)、数据以及其他程序等，例如所述计算机程序的程序代码等。所述存储器41还可以用于暂时地存储已经输出或者将要输出的数据。

本申请实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现可实现上述各个方法实施例中的步骤。

本申请实施例提供了一种计算机程序产品，当计算机程序产品在移动计算机上运行时，使得移动计算机执行时实现可实现上述各个方法实施例中的步骤。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质至少可以包括：能够将计算机程序代码携带到拍照装置/计算机设备的任何实体或装置、记录介质、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、电载波信号、电信信号以及软件分发介质。例如U盘、移动硬盘、磁碟或者光盘等。在某些司法管辖区，根据立法和专利实践，计算机可读介质不可以是电载波信号和电信信号。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的装置/网络设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/网络设备实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种TCP数据的传输方法，其特征在于，基于现场可编程门阵列FPGA，所述传输方法包括：

将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比；

若所述TCP数据包的序列号大于所述目标序列号，则将所述TCP数据包存储至预设的FPGA缓存空间，并确定当前是否接收到新的TCP数据包；

若当前未接收到新的TCP数据包，则将所述FPGA缓存空间中序列号等于所述目标序列号的TCP数据包传递至下一节点。

2.如权利要求1所述的TCP数据的传输方法，其特征在于，所述将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比之后还包括：

若所述TCP数据包的序列号等于所述目标序列号，则将所述TCP数据包传递至下一节点。

3.如权利要求1所述的TCP数据的传输方法，其特征在于，所述将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比之后还包括：

若所述TCP数据的序列号小于所述目标序列号，则将所述TCP数据包丢弃。

4.如权利要求1所述的TCP数据的传输方法，其特征在于，若当前未接收到新的TCP数据包，则将所述FPGA缓存空间中序列号等于所述目标序列号的TCP数据包传递至下一节点，包括：

若当前未接收到新的TCP数据包，则检测所述FPGA缓存空间中非空缓存空间的TCP数据包；

若所述非空缓存空间中所述TCP数据包的序列号等于所述目标序列号，则将所述非空缓存空间中的所述TCP数据包传递至下一节点。

5.如权利要求4所述的TCP数据的传输方法，其特征在于，所述若当前未接收到新的TCP数据包，则检测所述FPGA缓存空间中非空缓存空间的TCP数据包之后，还包括：

若所述非空缓存空间中所述TCP数据包的序列号大于所述目标序列号，则返回所述确定当前是否接收到新的TCP数据包的步骤。

6.如权利要求4所述的TCP数据的传输方法，其特征在于，所述所述若当前未接收到新的TCP数据包，则检测所述FPGA缓存空间中非空缓存空间的TCP数据包之后，还包括：

若所述非空缓存空间中所述TCP数据包的序列号小于所述目标序列号，则将所述非空缓存空间中的所述TCP数据包丢弃。

7.如权利要求1至6任一项所述的TCP数据的传输方法，其特征在于，所述若当前未接收到新的TCP数据包，则将所述FPGA缓存空间中序列号等于所述目标序列号的TCP数据包传递至下一节点之后，还包括：

读取所述TCP数据包，得到所述TCP数据包的数据长度；

对所述数据长度与所述目标序列号进行求和，得到最新的所述目标序列号。

8.一种数据传输装置，其特征在于，基于FPGA，装置包括：

对比模块，用于将接收到的传输控制协议TCP数据包的序列号，与应接收数据包的目标序列号进行对比；

缓存模块，用于若所述TCP数据包的序列号大于所述目标序列号，则将所述TCP数据包存储至预设的FPGA缓存空间，并确定当前是否接收到新的TCP数据包；

传递模块，用于若当前未接收到新的TCP数据包，则将所述FPGA缓存空间中序列号等于所述目标序列号的TCP数据包传递至下一节点。

9.一种计算机设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述的方法。

10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的方法。

Images