CN112559405A - 一种具有令牌桶结构的多通道dma的控制方法和装置 - Google Patents

一种具有令牌桶结构的多通道dma的控制方法和装置 Download PDF

Info

Publication number
CN112559405A
CN112559405A CN202011456882.4A CN202011456882A CN112559405A CN 112559405 A CN112559405 A CN 112559405A CN 202011456882 A CN202011456882 A CN 202011456882A CN 112559405 A CN112559405 A CN 112559405A
Authority
CN
China
Prior art keywords
token
dma
channel
read
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011456882.4A
Other languages
English (en)
Other versions
CN112559405B (zh
Inventor
丁岩
牛英山
王爽
吴全兴
王丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
No47 Institute Of China Electronics Technology Group Corp
Original Assignee
No47 Institute Of China Electronics Technology Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by No47 Institute Of China Electronics Technology Group Corp filed Critical No47 Institute Of China Electronics Technology Group Corp
Priority to CN202011456882.4A priority Critical patent/CN112559405B/zh
Publication of CN112559405A publication Critical patent/CN112559405A/zh
Application granted granted Critical
Publication of CN112559405B publication Critical patent/CN112559405B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/282—Cycle stealing DMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及计算机应用技术领域，特别是涉及一种具有令牌桶结构的多通道DMA控制器的处理方法和装置。所述方法和装置可以使用令牌调度的方式控制DMA仲裁器，使DMA控制器可以通过分配不同通道的数据流量统计的方式来判断仲裁DMA通道的传输权限。该方法、装置包括：总线接口转换模块、请求队列FIFO、具有令牌桶结构的流量统计仲裁器、任意个通道的DMA读写控制器、寄存器配置模块。本发明可以更好的处理和控制DMA通道的数据传输，防止某个单一高优先级通道的突发或者长时间占用系统总线，导致其他通道的数据传输被搁置，以更合理高效的方式控制总线分配和数据传输的资源。

Description

一种具有令牌桶结构的多通道DMA的控制方法和装置
技术领域
本发明涉及计算机应用技术领域，特别是涉及一种具有令牌桶结构的多通道DMA控制器的处理方法和装置。
背景技术
令牌桶技术，是一种常用的流量控制技术。令牌桶的优点之一是其不使用策略，在系统中处理的数据量取决于其投入令牌的数量，可以针对不同的通道标记配置不同的流量策略，而且算法灵活。令牌桶算法有多种不同的算法，例如单速单筒，是指在向令牌桶投放令牌的速率(CIR)只有一个，以及一个桶(C桶)；单速(CIR)双通(E桶、C桶)和双速(CIR、PIR)双桶(C桶、P桶)等不同的配速和计算统计形式。
DMA(Direct Memory Access,直接存储存取),它允许在一个SOC处理器系统当中不占用大量的CPU资源，将不同速度的硬件装置间的数据互相传输。而传统的多通道DMA控制器一般的做法是对不同的通道分配不同的优先级，根据优先级来仲裁选择通道数据传输，因此当某一个高优先级DMA通道突发产生大量传输请求时，会占用较多的总线资源，导致总线或者其他通道的阻塞。
发明内容
本发明提供了具有令牌桶结构的多通道DMA控制器的处理方法和装置，该方法和装置主要使用了令牌桶算法技术，对每个通道配置DMA的传输带宽，并根据令牌的计算来判断该DMA请求是否执行。对于允许执行的DMA请求，DMA控制器将其处理执行，对于计算不满足通过的请求，DMA控制器将该请求消息重新写入请求队列FIFO。
本发明为实现上述目的所采用的技术方案是：
一种具有令牌桶结构的多通道DMA的控制方法，包括以下步骤：
1)初始化DMA通道并通过寄存器配置模块配置DMA读写请求；
2)将DMA读写请求转换为请求消息；
3)将请求消息写入请求队列；
4)具有令牌桶结构的流量统计仲裁器根据请求消息中的通道号读取令牌表；
5)计算令牌表中的令牌是否满足条件，若满足条件，则更新令牌表并处理读写请求，直至完成数据传输；否则重新计算令牌并更新令牌表，返回步骤3)。
所述初始化DMA通道具体为：配置外设的寄存器地址、存储器的寄存器地址、数据传输方向、传输方式，以及DMA传输外设对应通道的传输速率即配置令牌表中的配置CIR、CBS的值。
所述步骤2)具体为：
根据读写请求中请求的通道、外设的寄存器地址、存储器的寄存器地址、传输方向的配置，将读写请求转换为一周期的指令信息。
所述令牌表包括：上一次命中该DMA通道传输的时间Hit_time、承诺信息速率CIR、承诺突发尺寸CBS、桶内令牌的数量Token、表项的状态Status。
令牌的计算过程为：
首先用具有令牌桶机构的流量统计仲裁器中的计数器的值减去令牌表中的Hit_time值，得到时间差△Time；
再计算△Time乘以令牌表中的cir得到当前时间累积的令牌数量值，记作new_tmp_token；
最后使用new_tmp_token加上读写请求中传输数据的数量-buf_num，得到新的令牌数量值，记作new_token。
判断令牌是否满足条件具体为：
比较new_token与令牌表中的+CBS，若new_token大于+CBS，则读写请求允许通过，并将+CBS的值写入令牌表的Token值的位置；若new_token小于+CBS且大于0，则读写请求允许通过，并将new_token的值写入令牌表的Token值的位置；若new_token小于0，则读写请求不允许通过，令牌表的Token值不变。
一种具有令牌桶结构的多通道DMA的控制装置，包括：
总线接口转换模块，用于将DMA总线形式的读写请求转换成模块内部的消息格式；
请求队列FIFO，用于将总线接口转换模块所转换的DMA操作请求按先进先出的队列方式存储；
具有令牌桶机构的流量统计仲裁器，用于使用投放令牌形式的通道流量统计，并根据流量的计算仲裁该读写请求是否通过；
DMA读写控制器，用于配置的总线数据读写接口；
寄存器配置模块，用于配置外设的寄存器地址、存储器的寄存器地址、数据传输方向、传输方式，以及DMA传输外设对应通道的传输速率即配置令牌表中的配置CIR、CBS的值。
所述模块内部的消息格式为一个时钟周期的DMA操作指令，包含DMA通道号、DMA操作地址、DMA操作模式。
所述令牌储存在令牌表中，所述令牌表包括：上一次命中该DMA通道传输的时间Hit_time、承诺信息速率CIR、承诺突发尺寸CBS、桶内令牌的数量Token、表项的状态Status。
令牌桶结构的仲裁器有2个数据出口，如果仲裁通过的读取请求，输出至DMA读写控制器模块，如果是仲裁不通过的读写请求，输出至请求队列FIFO，等待下一次仲裁判断。
本发明具有以下有益效果及优点：
1.本发明通使用令牌桶结构的仲裁器，可以根据计算流量来判断该数据请求是否处理，避免传统根据优先级判断的DMA控制器，由于某一高优先级数据流量突发导致总线被过度占用的情况。
2.本发明的DMA控制器可以根据不同功能需求配置不同参数，灵活性高。
3.本发明的DMA控制器可以兼容现有微控制器系统平台，兼容性好。
附图说明
图1本发明在典型微处理器内核流水线中的架构位置；
图2本发明的内部模块结构图；
图3本发明的工作流程图；
图4本发明令牌桶模块逻辑图；
图5本发明的令牌表的表项数据结构图；
图6本发明令牌计算方法示意图。
具体实施方式
下面结合附图及实施例对本发明做进一步的详细说明。
本发明为该DMA控制器的处理方法提供一种实现装置，其结构如图2所示，包含总线接口转换模块、请求队列FIFO、具有令牌桶结构的流量统计仲裁器、任意个通道的DMA读写控制器、寄存器配置模块。
本发明适用在各种微处理器体系架构中，典型的使用场景如图1所示。在一个包含CPU、BUS Matrix(总线互联)、BUS1(高级总线)、Brige(总线桥)、BUS2(低级总线)、Flash、SRAM、外设1、外设2等。
一种具有令牌桶结构的多通道DMA控制器的处理方法，包括：在对于多通道DMA控制器的通道仲裁处理时使用令牌桶算法结构，每个DMA通道处理的数据量取决于于其投入令牌的数量。
该DMA控制器的处理方法提供一种实现装置，其结构如图2所示，包含总线接口转换模块、请求队列FIFO、具有令牌桶结构的流量统计仲裁器、任意个通道的DMA读写控制器、寄存器配置模块。；
所述总线接口转换模块，将DMA总线形式的请求转换成模块内部的消息格式，消息格式为一个时钟周期的DMA操作指令，包含DMA通道号、DMA操作地址、DMA操作模式等操作信息。
所述请求队列FIFO，可将总线接口转换模块所转换的DMA操作请求按先进先出的队列方式存储，存储空间需大于通道数量。
如图4所示，所述具有令牌桶结构的流量统计仲裁器，使用投放令牌形式的通道流量统计，并根据流量的计算仲裁该传输是否通过。实现方法为由该模块维护一个ram存储区域，称作Token_tbl(令牌表)。该模块结构如图4所示，RAM存储如的Token_tbl内容结构图5所示，包括Hit_time、CIR、CBS、Token、Status等。
其中的Hit_time字段含义为上一次命中该DMA通道传输的时间，该字段信号由该DMA模块外提供一个单独的32位计数器(根据精度的需要可以每毫秒加1，也可以每秒钟加1)。Hit_time字段在DMA初始化时写0，伺候在每次命中该通道表项时，更新至当前时刻的计数器值，标识命中时间。
其中的CIR(Committed Information Rate),承诺信息速率。字段含义为每单位周期时间内需要向令牌桶内投放令牌的数量，该字段在DMA初始化时进行配置。
其中的CBS(CommittedBurstSize),承诺突发尺寸。字段含义为突发流量的上限，也可以理解为令牌桶容量的大小，该字段在DMA初始化时进行配置。
其中的Token字段，其含义为桶内令牌的数量，该字段在DMA初始化时写0，在每次命中该表项时，根据该通道数据是否通过、数据大小、通过时间进行计算，并在数据处理完成后更新写回该内容。
其中的Token字段，表示该表项的状态，其状态可以标识为上次的处理情况，比如该表项上次处理的数据正常通过、上次由于令牌不足而被等待等状态。
该令牌桶结构的仲裁器有2个数据出口，如果是仲裁通过的数据请求，输出至DMA读写控制器模块，如果是仲裁部通过的数据请求，输出至请求队列FIFO，等待下一次仲裁判断。
所述DMA读写控制器，可支持灵活配置的总线数据读写接口，对于跨总线的数据传输，内部使用FIFO，进行数据的缓存和异步时钟的处理。
如图3所示，本发明的系统具体的处理流程图，具体实施流程如下：
S101：初始化DMA通道，该初始化过程类似于一般的DMA控制器配置，相同的部分包括配置外设的寄存器地址及存储器的寄存器地址配置数据传输方向、传输方式等。不同的地方为根据DMA传输的外设的功能不同，配置对应通道的传输速率，其意涵就是配置CIR、CBS的值。例如想配置DMA通道1的传输速率为10MB/S、突发流量为20MB，系统提供的计数时钟为1秒增长1，CBS为0x186A0(100000的16进制)，CIR为0x30D40(200000的16进制)。此过程的操作即是初始化Token_tbl，将该地址内数据写成{32’h0,32’h186A0,32’hd0D40,4’h0}；
S102：配置DMA传输请求，请求可以由外设直接通过REQ信号发起，也可以通过软件配置发起；
S103：将DMA读写请求转换成请求消息，该步骤根据请求的通道、外设的寄存器地址、存储器的寄存器地址、传输方向的配置，将传输请求转换为一周期的指令信息；
S104：将消息写入请求队列，即将该请求指令信息，按照一般FIFO写入方式写入队列请求FIFO；
S105：根据通道号读取令牌表,即根据通道号读取Hit_time、CIR、CBS、Token、Status信息；
S106：计算令牌是否满足处理条件，该计算过程即是令牌的计算过程，计算方法如图6所示。首先根据系统提供的计数器和从令牌表中的Hit_time做减法得到△Time，再计算△Time×cir计算当前时间累积的令牌数量值，计做new_tmp_token。然后根据传输的请求中，传输数据的数量得到-buf_num。用new_tmp_token-buf_num，得到new_token的值。比较new_token如果大于+cbs，则该传输请求允许通过，并将+cbs的值写入Token_tbl表项的Token值的位置；如果new_token如果小于+cbs且大于0，则该传输请求也允许通过，并将new_token的值写入Token_tbl表项的Token值的位置，后跳转至S107步骤；若new_token的值小于0，则该传输请求不允许通过，表项Token的值不变，后跳转至S108步骤；
S107：更新令牌表并处理读写请求，该步骤类似于一般的DMA传输操作，根据指令中请求的通道、外设的寄存器地址、存储器的寄存器地址、传输方向的配置，通过状态机和总线，执行数据搬移动作。
S108：计算令牌并更新令牌表，计算方法在S106步骤中有叙述，该步骤更新表项Status部分字段，Status可用来辅助作为下一次的仲裁条件，也可以不适用，只用来做debug调试查看的信息。
S109：完成数据传输并关闭此通道的硬件请求使能，根据DMA传输的功能，结束DMA传输过程。

Claims (10)

1.一种具有令牌桶结构的多通道DMA的控制方法，其特征在于，包括以下步骤：
1)初始化DMA通道并通过寄存器配置模块配置DMA读写请求；
2)将DMA读写请求转换为请求消息；
3)将请求消息写入请求队列；
4)具有令牌桶结构的流量统计仲裁器根据请求消息中的通道号读取令牌表；
5)计算令牌表中的令牌是否满足条件，若满足条件，则更新令牌表并处理读写请求，直至完成数据传输；否则重新计算令牌并更新令牌表，返回步骤3)。
2.根据权利要求1所述的一种具有令牌桶结构的多通道DMA的控制方法，其特征在于，所述初始化DMA通道具体为：配置外设的寄存器地址、存储器的寄存器地址、数据传输方向、传输方式，以及DMA传输外设对应通道的传输速率即配置令牌表中的配置CIR、CBS的值。
3.根据权利要求1所述的一种具有令牌桶结构的多通道DMA的控制方法，其特征在于，所述步骤2)具体为：
根据读写请求中请求的通道、外设的寄存器地址、存储器的寄存器地址、传输方向的配置，将读写请求转换为一周期的指令信息。
4.根据权利要求1所述的一种具有令牌桶结构的多通道DMA的控制方法，其特征在于，所述令牌表包括：上一次命中该DMA通道传输的时间Hit_time、承诺信息速率CIR、承诺突发尺寸CBS、桶内令牌的数量Token、表项的状态Status。
5.根据权利要求1所述的一种具有令牌桶结构的多通道DMA的控制方法，其特征在于，令牌的计算过程为：
首先用具有令牌桶机构的流量统计仲裁器中的计数器的值减去令牌表中的Hit_time值，得到时间差△Time；
再计算△Time乘以令牌表中的cir得到当前时间累积的令牌数量值，记作new_tmp_token；
最后使用new_tmp_token加上读写请求中传输数据的数量-buf_num，得到新的令牌数量值，记作new_token。
6.根据权利要求1或5所述的一种具有令牌桶结构的多通道DMA的控制方法，其特征在于，判断令牌是否满足条件具体为：
比较new_token与令牌表中的+CBS，若new_token大于+CBS，则读写请求允许通过，并将+CBS的值写入令牌表的Token值的位置；若new_token小于+CBS且大于0，则读写请求允许通过，并将new_token的值写入令牌表的Token值的位置；若new_token小于0，则读写请求不允许通过，令牌表的Token值不变。
7.一种具有令牌桶结构的多通道DMA的控制装置，其特征在于，包括：
总线接口转换模块，用于将DMA总线形式的读写请求转换成模块内部的消息格式；
请求队列FIFO，用于将总线接口转换模块所转换的DMA操作请求按先进先出的队列方式存储；
具有令牌桶机构的流量统计仲裁器，用于使用投放令牌形式的通道流量统计，并根据流量的计算仲裁该读写请求是否通过；
DMA读写控制器，用于配置的总线数据读写接口；
寄存器配置模块，用于配置外设的寄存器地址、存储器的寄存器地址、数据传输方向、传输方式，以及DMA传输外设对应通道的传输速率即配置令牌表中的配置CIR、CBS的值。
8.根据权利要求7所述的一种具有令牌桶结构的多通道DMA的控制装置，其特征在于，所述模块内部的消息格式为一个时钟周期的DMA操作指令，包含DMA通道号、DMA操作地址、DMA操作模式。
9.根据权利要求7所述的一种具有令牌桶结构的多通道DMA的控制装置，其特征在于，所述令牌储存在令牌表中，所述令牌表包括：上一次命中该DMA通道传输的时间Hit_time、承诺信息速率CIR、承诺突发尺寸CBS、桶内令牌的数量Token、表项的状态Status。
10.根据权利要求7所述的一种具有令牌桶结构的多通道DMA的控制装置，其特征在于，令牌桶结构的仲裁器有2个数据出口，如果仲裁通过的读取请求，输出至DMA读写控制器模块，如果是仲裁不通过的读写请求，输出至请求队列FIFO，等待下一次仲裁判断。
CN202011456882.4A 2020-12-11 2020-12-11 一种具有令牌桶结构的多通道dma的控制方法和装置 Active CN112559405B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011456882.4A CN112559405B (zh) 2020-12-11 2020-12-11 一种具有令牌桶结构的多通道dma的控制方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011456882.4A CN112559405B (zh) 2020-12-11 2020-12-11 一种具有令牌桶结构的多通道dma的控制方法和装置

Publications (2)

Publication Number Publication Date
CN112559405A true CN112559405A (zh) 2021-03-26
CN112559405B CN112559405B (zh) 2023-12-01

Family

ID=75062015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011456882.4A Active CN112559405B (zh) 2020-12-11 2020-12-11 一种具有令牌桶结构的多通道dma的控制方法和装置

Country Status (1)

Country Link
CN (1) CN112559405B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114647604A (zh) * 2022-05-18 2022-06-21 杭州米芯微电子有限公司 Dma数据传输方法、系统、电子设备及可读存储介质
CN117112465A (zh) * 2023-10-16 2023-11-24 北京象帝先计算技术有限公司 Dma调度器及方法、片上系统、电子组件及设备
CN117579564A (zh) * 2024-01-19 2024-02-20 成都智明达电子股份有限公司 一种基于fpga和令牌桶算法的多路流量调度系统及方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638361A (zh) * 2003-12-31 2005-07-13 阿尔卡特公司 网络交换设备的并行数据链路层控制器
CN1964326A (zh) * 2006-12-04 2007-05-16 杭州华为三康技术有限公司 流量监管方法及流量监管设备
CN101478491A (zh) * 2009-02-10 2009-07-08 中兴通讯股份有限公司 一种实现分组业务区分服务的方法及装置
CN102270104A (zh) * 2011-07-14 2011-12-07 华中科技大学 虚拟化环境中动态磁盘带宽分配方法
CN102271088A (zh) * 2011-08-16 2011-12-07 大唐移动通信设备有限公司 数据包处理方法和设备
CN103442076A (zh) * 2013-09-04 2013-12-11 上海海事大学 一种云存储系统的可用性保障方法
CN105024942A (zh) * 2015-05-29 2015-11-04 桂林电子科技大学 一种动态流量监控方法
CN107579877A (zh) * 2017-09-18 2018-01-12 南京国电南自电网自动化有限公司 一种基于fpga的电力交换机流量监控系统及监控方法
CN109379302A (zh) * 2017-08-08 2019-02-22 深圳市中兴微电子技术有限公司 一种实现令牌处理的方法及装置
CN109962859A (zh) * 2017-12-26 2019-07-02 北京华为数字技术有限公司 一种报文调度方法及设备
US20200014630A1 (en) * 2018-07-06 2020-01-09 Cavium, Llc Method To Limit Packet Fetching With Uncertain Packet Sizes To Control Line Rate

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638361A (zh) * 2003-12-31 2005-07-13 阿尔卡特公司 网络交换设备的并行数据链路层控制器
CN1964326A (zh) * 2006-12-04 2007-05-16 杭州华为三康技术有限公司 流量监管方法及流量监管设备
CN101478491A (zh) * 2009-02-10 2009-07-08 中兴通讯股份有限公司 一种实现分组业务区分服务的方法及装置
CN102270104A (zh) * 2011-07-14 2011-12-07 华中科技大学 虚拟化环境中动态磁盘带宽分配方法
CN102271088A (zh) * 2011-08-16 2011-12-07 大唐移动通信设备有限公司 数据包处理方法和设备
CN103442076A (zh) * 2013-09-04 2013-12-11 上海海事大学 一种云存储系统的可用性保障方法
CN105024942A (zh) * 2015-05-29 2015-11-04 桂林电子科技大学 一种动态流量监控方法
CN109379302A (zh) * 2017-08-08 2019-02-22 深圳市中兴微电子技术有限公司 一种实现令牌处理的方法及装置
CN107579877A (zh) * 2017-09-18 2018-01-12 南京国电南自电网自动化有限公司 一种基于fpga的电力交换机流量监控系统及监控方法
CN109962859A (zh) * 2017-12-26 2019-07-02 北京华为数字技术有限公司 一种报文调度方法及设备
US20200014630A1 (en) * 2018-07-06 2020-01-09 Cavium, Llc Method To Limit Packet Fetching With Uncertain Packet Sizes To Control Line Rate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114647604A (zh) * 2022-05-18 2022-06-21 杭州米芯微电子有限公司 Dma数据传输方法、系统、电子设备及可读存储介质
CN117112465A (zh) * 2023-10-16 2023-11-24 北京象帝先计算技术有限公司 Dma调度器及方法、片上系统、电子组件及设备
CN117579564A (zh) * 2024-01-19 2024-02-20 成都智明达电子股份有限公司 一种基于fpga和令牌桶算法的多路流量调度系统及方法
CN117579564B (zh) * 2024-01-19 2024-05-24 成都智明达电子股份有限公司 一种基于fpga和令牌桶算法的多路流量调度系统及方法

Also Published As

Publication number Publication date
CN112559405B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
CN112559405B (zh) 一种具有令牌桶结构的多通道dma的控制方法和装置
EP3238083B1 (en) Mitigating traffic steering inefficiencies in distributed uncore fabric
EP3238080B1 (en) Guaranteed quality of service in system-on-a-chip uncore fabric
EP1899828B1 (en) Device and method for arbitrating between direct memory access task requests
US10545701B1 (en) Memory arbitration techniques based on latency tolerance
US9535860B2 (en) Arbitrating memory accesses via a shared memory fabric
CN102414671B (zh) 对于不同源的分级内存仲裁技术
EP1899825B1 (en) Device and method for controlling multiple dma tasks
US20070220361A1 (en) Method and apparatus for guaranteeing memory bandwidth for trace data
KR101270848B1 (ko) 트래픽 클래스들과 관련된 포트들을 갖는 다중 포트 메모리 제어기
US8001430B2 (en) Device and method for controlling an execution of a DMA task
US20110055444A1 (en) Resource Controlling
US6868087B1 (en) Request queue manager in transfer controller with hub and ports
US7603496B2 (en) Buffering data during data transfer through a plurality of channels
JPH071495B2 (ja) データ処理システム
US10133670B2 (en) Low overhead hierarchical connectivity of cache coherent agents to a coherent fabric
EP1899827B1 (en) Device and method for executing a dma task
US6681270B1 (en) Effective channel priority processing for transfer controller with hub and ports
US8458406B2 (en) Multiple critical word bypassing in a memory controller
US8949845B2 (en) Systems and methods for resource controlling
US10705985B1 (en) Integrated circuit with rate limiting
EP1564643A2 (en) Synthesizable vhdl model of a multi-channel dma-engine core for embedded bus systems
WO2007088426A1 (en) Device and method for accessing dynamic memory units
US20140289357A1 (en) Data processing system and method of controlling access to a shared memory unit
EP1115065A2 (en) Effective channel priority processing for transfer controller with hub and ports

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant