CN112510032A - 芯片堆叠结构及其制造方法 - Google Patents

芯片堆叠结构及其制造方法 Download PDF

Info

Publication number
CN112510032A
CN112510032A CN202011387750.0A CN202011387750A CN112510032A CN 112510032 A CN112510032 A CN 112510032A CN 202011387750 A CN202011387750 A CN 202011387750A CN 112510032 A CN112510032 A CN 112510032A
Authority
CN
China
Prior art keywords
chip
holes
shaped supporting
chips
transverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011387750.0A
Other languages
English (en)
Inventor
贺晓辉
石磊
蒋雨芯
朱永丽
赵世纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Vocational Institute of Engineering
Original Assignee
Chongqing Vocational Institute of Engineering
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Vocational Institute of Engineering filed Critical Chongqing Vocational Institute of Engineering
Priority to CN202011387750.0A priority Critical patent/CN112510032A/zh
Publication of CN112510032A publication Critical patent/CN112510032A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了芯片堆叠结构及其制造方法，涉及半导体技术领域，基板，具有第一表面和第二表面，多个成于基板的第一表面上的焊球，多个第一芯片、第二芯片，多个第一芯片、第二芯片交替设置在基板的第二表面上；多个L型支撑座和7字形支撑座，L型支撑座用于支撑第一芯片，7字形支撑座用于支撑第二芯片；多个第一通孔分别用于第一芯片的电性连接，多个第二通孔分别用于第二芯片的电性连接。本发明通过两种支撑座的设计，能够在无需制作硅通孔的情况下将多个芯片堆叠在一起并可实现各芯片之间的互联，能够避免制作硅通孔过程中对芯片集成电路的破坏，制造工艺简单、制造成本低，有效地提高堆叠式芯片封装结构的生产效率和成品率。

Description

芯片堆叠结构及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及芯片堆叠结构及其制造方法。
背景技术
堆叠式芯片封装结构是利用三维封装技术将多个芯片垂直堆叠的半导体封装结构，可应用于存储器模组、记忆卡或随身碟等储存装置中。存储器模组是一种规格化的产品，例如是动态随机存取存储器(DRAM)模组，常用于桌上型电脑、笔记型电脑或工业用的电脑中，其存储容量和存取速度不断地加大、加快，以符合电脑运算的要求。现有的存储器模组是在单一电路板上设置多个存储器芯片，而这些存储器芯片以单面直排或双面直排的方式配置，并利用表面粘着技术(Surface Mount Technology，SMT)将其接脚焊接于基板上。此外，利用电路板上设置的插入式表面接合接口(例如金手指)，存储器模组可插置于电脑的主机板的PCI插槽中，用以传输所需的资料。
然而，存储器模组的需求容量越大，存储器芯片的数量越高且基板所需的面积越大。因此，依照现有方式配置的存储器模组无法快速且大量的扩充其存储容量，势必朝三维封装结构发展。常见应用在存储器模组的封装技术，例如是打线接合(Wire bonding)封装、覆晶结合(Flip-chip bonding)封装、层叠式封装(Package On Package)、金凸块接合(Gold to Gold interconnection，GGI)封装以及硅穿孔(ThroughSilicon Via，TSV)封装等。这些封装技术都是为了满足高密度存储器容量的需求，而发展出来的三维封装结构。以硅穿孔封装技术为例，首先在硅基材上制作高深宽比的微通孔(Via)，接着填入一导电材料于微通孔中，并形成锡球(solder bump)于硅基材上，以使锡球与微通孔中的导电材料电性连接。但为了将多个芯片堆叠在一起，需要在每个芯片中制作硅通孔结构，这样不仅工艺复杂、制造成本高、生产效率低，而且制作硅通孔对芯片内的集成电路的电性效能及可靠度有不良的影响，多个芯片堆叠在一起后散热效果差。另外，在每个芯片中制作硅通孔结构在芯片测试方面存在难度，成品率低。
发明内容
有鉴于此，本发明的目的是提供一种芯片堆叠结构及其制造方法，使多个芯片堆叠在一起无需制作硅通孔即可实现各芯片之间的垂直互联，制作工艺简单、制造成本低、生产效率高、成品率高，不会对各芯片的集成电路及测试构成不良影响。
本发明通过以下技术手段解决上述技术问题：
芯片堆叠结构，包括：
基板，具有第一表面和第二表面；
多个焊球，多个焊球形成于基板的第一表面上，用于电连接到外部电路；
多个第一芯片、第二芯片，多个第一芯片、第二芯片交替设置在基板的第二表面上；
多个分别竖直堆叠的L型支撑座和7字形支撑座，L型支撑座用于支撑第一芯片，7字形支撑座用于支撑第二芯片，L型支撑座由第一横向台和第一纵向台构成，7字形支撑座由第二横向台和第二纵向台构成；
多个第一通孔，多个第一通孔设置在第一横向台上，用于第一芯片的电性连接；
多个第二通孔，多个第二通孔设置在第二横向台上，用于第二芯片的电性连接；
多个第三通孔、第四通孔、第五通孔和第六通孔，多个第三通孔设置在第一纵向台上，多个第四通孔和第五通孔分别设置在第二横向台上，多个第六通孔设置在第二纵向台上，第五通孔和第六通孔对应设置并连通，第一纵向台的上端面设有多个第一布线，第二横向台的上端面设有多个第二布线，第一芯片的上端面设有多个第三布线，多个第三通孔、第四通孔和第五通孔分别通过第一布线、第二布线和第三布线连通，并用于第一芯片和第二芯片之间的电性连接；
第一横向台的厚度略大于第二芯片的厚度，第二横向台的厚度略大于第一芯片的厚度。
通过两种支撑座的设计，能够在无需制作硅通孔的情况下将多个芯片堆叠在一起并可实现各芯片之间的互联，能够避免制作硅通孔过程中对芯片集成电路的破坏。
进一步，第一纵向台的下端面设有第一定位凹槽，第一纵向台的上端面设有第一定位凸起，第二纵向台的下端面设有第二定位凹槽，第二横向台的上端面设有第二定位凸起。通过第一定位凹槽与第一定位凸起的配合，以及第二定位凹槽与第二定位凸起的配合，可以快速、精准地将多个多个芯片堆叠件层叠在一起，形成芯片堆叠结构，能够提高堆叠效率和精度，提高芯片堆叠结构的质量。
进一步，第六通孔内设有导电体，导电体采用导电金属材料。金属材料的导电体既能起到电性连接的作用，又能具有一定的重量，能够提高7字形支撑座堆叠的稳定性。
进一步，第一芯片和第二芯片的交接处设有绝缘层，绝缘层为网状结构。网状结构的绝缘层既能在第一芯片和第二芯片中间起到缓冲的作用，又有利于散热。
此外，本发明还提供了一种芯片堆叠结构的制造方法，包括以下步骤：
S1、将一个第一芯片和一个第二芯片层叠在一起；
S2、将第一芯片的一端固定在L型支撑座的第一横向台上；
S3、将7字形支撑座设置到L型支撑座的对侧，并将第二横向台固定在第二芯片上，形成芯片堆叠件；
S4、重复S1-S3步骤，形成多个芯片堆叠件，然后将多个芯片堆叠件层叠在一起，形成芯片堆叠结构；
其中，多个第一通孔分别用于第一芯片的电性连接，多个第二通孔分别用于第二芯片的电性连接，多个第三通孔、第四通孔、第五通孔、第六通孔、以及第一布线、第二布线和第三布线，分别并用于第一芯片和第二芯片之间的电性连接。
进一步，在将一个第一芯片和一个第二芯片层叠在一起前，先于第一芯片上与第二芯片的交接处粘接绝缘层。
进一步，第一芯片与L型支撑座的第一横向台之间，以及第二芯片与7字形支撑座的第二横向台之间均通过导电胶粘接固定。
本发明的有益效果：本发明通过两种支撑座的设计，能够在无需制作硅通孔的情况下将多个芯片堆叠在一起并可实现各芯片之间的垂直互联，能够避免制作硅通孔过程中对芯片集成电路的破坏，制造工艺简单、制造成本低，有效地提高堆叠式芯片封装结构的生产效率和成品率。
附图说明
图1是本发明的结构示意图；
图2是本发明L型支撑座的结构示意图；
图3是本发明7字形支撑座的结构示意图；
图4是本发明芯片堆叠件的结构示意图；
图5是本发明芯片堆叠件的俯视图；
其中，基板1、第一表面101、第二表面102、焊球2、第一芯片3、第二芯片4、L型支撑座5、7字形支撑座6、第一横向台501、第一纵向台502、第二横向台601、第二纵向台602、第一通孔7、第二通孔8、第三通孔9、第四通孔10、第五通孔11、第六通孔12、第一布线13、第二布线14、第三布线15、第一定位凹槽16、第一定位凸起17、第二定位凹槽18、第二定位凸起19、导电体20、绝缘层21。
具体实施方式
以下将结合实施例对本发明进行详细说明：
实施例一
如图1至图5所示，芯片堆叠结构，包括：
基板1，具有第一表面101和第二表面102；
多个焊球2，多个焊球2形成于基板1的第一表面102上，用于电连接到外部电路；
多个第一芯片3、第二芯片4，多个第一芯片3、第二芯片4交替设置在基板1的第二表面102上；
多个分别竖直堆叠的L型支撑座5和7字形支撑座6，L型支撑座5用于支撑第一芯片3，7字形支撑6座用于支撑第二芯片4，L型支撑座5由第一横向台501和第一纵向台502构成，7字形支撑座6由第二横向台601和第二纵向台602构成；
多个第一通孔7，多个第一通孔7设置在第一横向台501上，用于第一芯片3的电性连接；
多个第二通孔8，多个第二通孔8设置在第二横向台601上，用于第二芯片4的电性连接；
多个第三通孔9、第四通孔10、第五通孔11和第六通孔12，多个第三通孔9设置在第一纵向台502上，多个第四通孔10和第五通孔11分别设置在第二横向台601上，多个第六通孔12设置在第二纵向台602上，第五通孔11和第六通孔12对应设置并连通，第一纵向台502的上端面设有多个第一布线13，第二横向台601的上端面设有多个第二布线14，第一芯片3的上端面设有多个第三布线15，多个第三通孔9、第四通孔10和第五通孔12分别通过第一布线13、第二布线14和第三布线15连通，并用于第一芯片3和第二芯片4之间的电性连接；
第一横向台501的厚度略大于第二芯片4的厚度，第二横向台601的厚度略大于第一芯片3的厚度。
第一纵向台502的下端面设有第一定位凹槽16，第一纵向台502的上端面设有第一定位凸起17，第二纵向台602的下端面设有第二定位凹槽18，第二横向台601的上端面设有第二定位凸起19。
第六通孔12内设有导电体20，导电体20采用导电金属材料。
第一芯片3和第二芯片4的交接处设有绝缘层21，绝缘层21为网状结构。
本实施例通过两种支撑座的设计，能够在无需制作硅通孔的情况下将多个芯片堆叠在一起并可实现各芯片之间的垂直互联，能够避免制作硅通孔过程中对芯片集成电路的破坏。
实施例二
一种芯片堆叠结构的制造方法，包括以下步骤：
S1、于第一芯片上3与第二芯片4的交接处粘接绝缘层21；
S2、将一个第一芯片3和一个第二芯片4层叠在一起；
S3、将第一芯片3的一端通过导电胶粘接固定在L型支撑座5的第一横向台501上；
S4、将7字形支撑座6设置到L型支撑座5的对侧，并将第二横向台601通过导电胶粘接固定在第二芯片4上，形成芯片堆叠件(如图4所示)；
S5、重复S1-S3步骤，形成多个芯片堆叠件，然后将多个芯片堆叠件层叠在一起，形成芯片堆叠结构(如图1所示)；
其中，多个第一通孔7分别用于第一芯片3的电性连接，多个第二通孔8分别用于第二芯片4的电性连接，多个第三通孔9、第四通孔10、第五通孔11、第六通孔12、以及第一布线13、第二布线14和第三布线15，分别并用于第一芯片3和第二芯片4之间的电性连接。
本实施例芯片堆叠结构的制造工艺简单、制造成本低，能够有效提高堆叠式芯片封装结构的生产效率和成品率。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。

Claims (7)

1.芯片堆叠结构，其特征在于包括：
基板，具有第一表面和第二表面；
多个焊球，多个所述焊球形成于基板的第一表面上，用于电连接到外部电路；
多个第一芯片、第二芯片，多个所述第一芯片、第二芯片交替设置在基板的第二表面上；
多个分别竖直堆叠的L型支撑座和7字形支撑座，L型支撑座用于支撑第一芯片，7字形支撑座用于支撑第二芯片，所述L型支撑座由第一横向台和第一纵向台构成，所述7字形支撑座由第二横向台和第二纵向台构成；
多个第一通孔，多个所述第一通孔设置在第一横向台上，用于第一芯片的电性连接；
多个第二通孔，多个所述第二通孔设置在第二横向台上，用于第二芯片的电性连接；
多个第三通孔、第四通孔、第五通孔和第六通孔，多个所述第三通孔设置在第一纵向台上，多个所述第四通孔和第五通孔分别设置在第二横向台上，多个所述第六通孔设置在第二纵向台上，所述第五通孔和第六通孔对应设置并连通，所述第一纵向台的上端面设有多个第一布线，所述第二横向台的上端面设有多个第二布线，所述第一芯片的上端面设有多个第三布线，多个所述第三通孔、第四通孔和第五通孔分别通过第一布线、第二布线和第三布线连通，并用于第一芯片和第二芯片之间的电性连接；
所述第一横向台的厚度略大于第二芯片的厚度，所述第二横向台的厚度略大于第一芯片的厚度。
2.根据权利要求1所述的芯片堆叠结构，其特征在于，所述第一纵向台的下端面设有第一定位凹槽，所述第一纵向台的上端面设有第一定位凸起，所述第二纵向台的下端面设有第二定位凹槽，所述第二横向台的上端面设有第二定位凸起。
3.根据权利要求2所述的芯片堆叠结构，其特征在于，所述第六通孔内设有导电体，所述导电体采用导电金属材料。
4.根据权利要求1-3任意一项所述的芯片堆叠结构，其特征在于，所述第一芯片和第二芯片的交接处设有绝缘层，所述绝缘层为网状结构。
5.如权利要求4所述的芯片堆叠结构的制造方法，其特征在于，包括以下步骤：
S1、将一个第一芯片和一个第二芯片层叠在一起；
S2、将第一芯片的一端固定在L型支撑座的第一横向台上；
S3、将7字形支撑座设置到L型支撑座的对侧，并将第二横向台固定在第二芯片上，形成芯片堆叠件；
S4、重复S1-S3步骤，形成多个芯片堆叠件，然后将多个芯片堆叠件层叠在一起，形成芯片堆叠结构；
其中，多个第一通孔分别用于第一芯片的电性连接，多个第二通孔分别用于第二芯片的电性连接，多个第三通孔、第四通孔、第五通孔、第六通孔、以及第一布线、第二布线和第三布线，分别并用于第一芯片和第二芯片之间的电性连接。
6.根据权利要求5所述的芯片堆叠结构的制造方法，其特征在于，在将一个第一芯片和一个第二芯片层叠在一起前，先于第一芯片上与第二芯片的交接处粘接绝缘层。
7.根据权利要求6所述的芯片堆叠结构的制造方法，其特征在于，所述第一芯片与L型支撑座的第一横向台之间，以及第二芯片与7字形支撑座的第二横向台之间均通过导电胶粘接固定。
CN202011387750.0A 2020-12-01 2020-12-01 芯片堆叠结构及其制造方法 Withdrawn CN112510032A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011387750.0A CN112510032A (zh) 2020-12-01 2020-12-01 芯片堆叠结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011387750.0A CN112510032A (zh) 2020-12-01 2020-12-01 芯片堆叠结构及其制造方法

Publications (1)

Publication Number Publication Date
CN112510032A true CN112510032A (zh) 2021-03-16

Family

ID=74969129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011387750.0A Withdrawn CN112510032A (zh) 2020-12-01 2020-12-01 芯片堆叠结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112510032A (zh)

Similar Documents

Publication Publication Date Title
US11791256B2 (en) Package substrate and method of fabricating the same
EP2612355B1 (en) Ramp-stack chip package and manufacture method thereof
US7888185B2 (en) Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US8785245B2 (en) Method of manufacturing stack type semiconductor package
US8338929B2 (en) Stacked-type chip package structure and fabrication method thereof
US20060286822A1 (en) Multi-chip device and method for producing a multi-chip device
TW202125758A (zh) 用於積體電路封裝之有機中介件
US20080009124A1 (en) Method of forming a semiconductor device
US20200402959A1 (en) Stacked semiconductor package having an interposer
US20120256322A1 (en) Semiconductor device
KR20100034564A (ko) 반도체 패키지 및 그 제조방법
US20130105939A1 (en) Semiconductor device
US8049325B2 (en) Integrated circuit devices having printed circuit boards therein with staggered bond fingers that support improved electrical isolation
US20090179318A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
JP2012138401A (ja) 半導体装置の製造方法
CN101465341B (zh) 堆叠式芯片封装结构
US20210167038A1 (en) Dual in-line memory module
CN112510032A (zh) 芯片堆叠结构及其制造方法
KR20080088094A (ko) 스택 패키지
US20160079210A1 (en) Semiconductor packages including through electrodes and methods of manufacturing the same
CN112510021A (zh) 一种堆叠式芯片封装结构及其制作方法
US20230197595A1 (en) Multi-chip high memory bandwidth configuration
CN221783207U (zh) 一种芯片封装结构及电子设备
WO2021153802A2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210316