CN112468299B - 金钥存储系统及金钥存储方法 - Google Patents

金钥存储系统及金钥存储方法 Download PDF

Info

Publication number
CN112468299B
CN112468299B CN201911364960.5A CN201911364960A CN112468299B CN 112468299 B CN112468299 B CN 112468299B CN 201911364960 A CN201911364960 A CN 201911364960A CN 112468299 B CN112468299 B CN 112468299B
Authority
CN
China
Prior art keywords
key
processor
accelerator
storage device
key storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911364960.5A
Other languages
English (en)
Other versions
CN112468299A (zh
Inventor
陈冠华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN112468299A publication Critical patent/CN112468299A/zh
Application granted granted Critical
Publication of CN112468299B publication Critical patent/CN112468299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
    • H04L9/302—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters involving the integer factorization problem, e.g. RSA or quadratic sieve [QS] schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3066—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy involving algebraic varieties, e.g. elliptic or hyper-elliptic curves

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Storage Device Security (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明提供一种金钥存储系统及金钥存储方法，该金钥存储方法，包含：通过一金钥存储装置中的一第一金钥存储器存储一第一金钥；通过一金钥加解密加速器发送至少一特定指令；以及通过金钥存储装置判断此至少一特定指令对应到的第一金钥存储器。其中，当金钥加解密加速器欲读取第一金钥，以进行修改第一金钥的一特定运算时，第一加速器传送此至少一特定指令到金钥存储装置，此至少一特定指令包含对应于第一金钥的一阻挡存取信号及一第一金钥编号信号。

Description

金钥存储系统及金钥存储方法
技术领域
本发明是关于一种存储系统及存储方法，特别是关于一种金钥存储系统及金钥存储方法。
背景技术
一般而言，智能金钥存储中心(Intelligent Key Storage Center,IKSC)的自动化管理金钥机制，可以让使用者轻松存储金钥、使用金钥以及清除金钥。但在加解密加速器执行运算时，若有修改金钥的情形，而同一时间使用者仍可读取金钥内容，此种方式可能会导致使用者以为金钥已被污染、攻击，甚至误用已被修改的金钥当作原本的金钥，使得其后续运算出错。修改金钥时的保护方式例如为，RSA旁道攻击保护(side-channel attackprotection)，此演算法会做金钥的混淆(key/exponent blinding)来防止攻击。
然而，此演算法是将私钥进行数值混淆以避开第三人的攻击，使用者亦可能误拿到被混淆后的金钥当作原本的金钥使得其后续运算出错。因此，如何在修改金钥的同时，避免使用者对金钥误认或误用，以成为本领域待解决的问题之一。
发明内容
为了解决上述的问题，本发明内容的一态样提供了一种金钥存储系统，金钥存储系统包含一金钥加解密加速器以及一金钥存储装置。一金钥加解密加速器包含一第一加速器。第一加速器用以发送至少一特定指令。一金钥存储装置包含一第一金钥存储器、一仲裁器以及一核心。第一金钥存储器用以存储一第一金钥。仲裁器用以接收并判断此至少一特定指令的一发送端。核心用以判断此至少一特定指令对应到第一金钥存储器。其中，当第一加速器欲读取第一金钥以进行修改第一金钥的一特定运算时，第一加速器传送至少一特定指令到该仲裁器，至少一特定指令包含对应于第一金钥的一阻挡存取信号及一第一金钥编号信号。
本发明的另一态样提供一种金钥存储方法，包含：通过一金钥存储装置中的一第一金钥存储器存储一第一金钥；通过一金钥加解密加速器发送至少一特定指令；以及通过金钥存储装置判断此至少一特定指令对应到的第一金钥存储器。其中，当金钥加解密加速器欲读取第一金钥，以进行修改第一金钥的一特定运算时，第一加速器传送此至少一特定指令到金钥存储装置，此至少一特定指令包含对应于第一金钥的一阻挡存取信号及一第一金钥编号信号。
通过本案所述的金钥存储系统及金钥存储方法，在加速器欲进行涉及修改金钥的情况下，加速器传送特定指令到金钥存储装置，特定指令用以指示金钥存储装置阻挡处理器对金钥进行存取，藉此避免处理器读取到被修改过的金钥的可能性，所产生的错误运算。
附图说明
图1A是依照本发明一实施例绘示金钥存储系统的方块图。
图1B是依照本发明一实施例绘示金钥存储系统的方块图。
图2是根据本发明的一实施例绘示一种金钥存储方法的流程图。
附图标号：
100、150：金钥存储系统
10：金钥加解密加速器
20：金钥存储装置
30：处理器
S1～Sn：金钥存储器
K1～Kn：金钥
22：仲裁器
24：核心
Block_cpu_read：阻挡存取信号
Block_key_num：金钥编号信号
200：金钥存储方法
210～250：步骤
Read_Fail：存取失败信号
Read_K1：请求存取信号
Read_Ok：允许存取信号
具体实施方式
以下说明是为完成发明的较佳实现方式，其目的在于描述本发明的基本精神，但并不用以限定本发明。实际的发明内容必须参考权利要求范围。
必须了解的是，使用于本说明书中的”包含”、”包括”等词，是用以表示存在特定的技术特征、数值、方法步骤、作业处理、元件以及/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、元件、组件，或以上的任意组合。
于请求项中使用如”第一”、"第二"、"第三"等词是用来修饰权利要求中的元件，并非用来表示之间具有优先权顺序，先行关系，或者是一个元件先于另一个元件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的元件。
请参照图1A、图1B、图2，图1A是依照本发明一实施例绘示金钥存储系统100的方块图。图1B是依照本发明一实施例绘示金钥存储系统150的方块图。图2是根据本发明的一实施例绘示一种金钥存储方法200的流程图。
于一实施例中，金钥存储系统100可以由电路实现于一芯片上。于一实施例中，金钥存储系统100可以是芯片上的一个模块。于图1A中，金钥存储系统100包含一金钥加解密加速器10及一金钥存储装置20。
于一实施例中，金钥加解密加速器10中包含一进阶加密标准(AdvancedEncryption Standard，AES)加速器12、一杂凑信号认证码(Hash Message AuthenticationCode，HMAC)加速器14、一椭圆曲线密码学(Elliptic Curve Cryptography，ECC)加速器16及/或一RSA(由发明者Rivest、Shmir和Adleman姓氏首字母缩写而来)加速器18。
其中，AES加密演算法是美国联邦政府采用的一种区段加密标准，AES加速器12用硬件电路实作此演算法，故可加速运算。
其中，HMAC加密演算法是含有金钥杂凑函数演算法，基于杂凑函数的信号认证码，它需要一个加密用杂凑函数(例如是MD5或者SHA-1)和一个金钥以计算信号认证码，并在此基础上加上了金钥，HMAC加速器14用硬件电路实作此演算法，故可加速运算。
其中，ECC加密演算法是一种基于椭圆曲线数学的公开密钥加密演算法，ECC加速器16用硬件电路实作此演算法，故可加速运算。
其中，RSA加密演算法是一种非对称加密演算法，在公开金钥加密和电子商业中被广泛使用，RSA加速器18用硬件电路实作此演算法，故可加速运算。
于一实施例中，金钥存储装置20可以是芯片中的一模块，以电路实现。于一实施例中，金钥存储装置20包含一或多个金钥存储器S1～Sn、一仲裁器22及一核心24。
于一实施例中，金钥存储装置20可由电路实现。于一实施例中，可被实作为只读存储器、快闪存储器、软盘、硬盘、光盘、U盘、磁带、可由网络存取的数据库或本领域技术人员可轻易思及具有相同功能的存储媒体。
于一实施例中，金钥存储装置20中的金钥存储器S1用以存储金钥K1。
于一实施例中，金钥存储装置20中包含多个金钥存储器S1～Sn用以分别存储金钥K1～Kn。例如金钥存储装置20中包含金钥存储器S1以存储金钥K1、金钥存储器S2以存储金钥K2、金钥存储器S3以存储金钥K3及/或金钥存储器Sn以存储金钥Kn。于一实施例中，金钥K1～Kn可以各别由相同或不同的对称式加密演算法或非对称式加密演算法以产生。对称式加密演算法或非对称式加密演算法可以采用现有的演算法，故此处不赘述之。
于一实施例中，金钥K1～Kn可以在芯片出厂前预先写入金钥存储系统100中。
于一实施例中，仲裁器22用以接收并判断至少一特定指令的一发送端。
于一实施例中，仲裁器22判断特定指令的发送端为AES加速器12、HMAC加速器14、ECC加速器16及/或RSA加速器18的其中一者。例如，仲裁器22判断特定指令的发送端为RSA加速器18。
于一实施例中，AES加速器12、HMAC加速器14、ECC加速器16及RSA加速器18彼此之间不能读取彼此对应的金钥。例如，假设RSA加速器18对应到金钥K1，则AES加速器12、HMAC加速器14及ECC加速器16无法对金钥K1进行存取。
于一实施例中，核心24用以判断至少一特定指令对应到的金钥存储器(例如金钥存储器S1)。
于一实施例中，AES加速器12、HMAC加速器14、ECC加速器16及RSA加速器18可以存取对各自对应的金钥，以进行特定运算。
特定运算例如为，但不限于，RSA旁道攻击保护(side-channel attackprotection)演算法，此RSA旁道攻击保护演算法会做金钥的混淆(key/exponentblinding)来防止攻击。
于一实施例中，当RSA加速器18将金钥K1代入RSA旁道攻击保护演算法时，此过程中，RSA加速器18会将金钥K1经由运算后伪装成混淆金钥K1’，避免在后续的其他运算或传送程序中让第三方拿到真正的金钥K1；然而，若此时处理器30(如图1B所示)存取金钥存储器S1，则会读取到混淆金钥K1’，导致处理器30后续运算错误。
为了避免此问题，在RSA加速器18欲进行特定运算(涉及修改金钥K1为混淆金钥K1’的运算)的情况下，RSA加速器18传送至少一特定指令到金钥存储装置20，此至少一特定指令包含一阻挡存取信号(例如信号Block_cpu_read)及一金钥编号信号(例如对应金钥K1的金钥编号信号可表示为Block_key_num＝＝K1)。其中，阻挡存取信号Block_cpu_read用以指示金钥存储装置20阻挡处理器30对金钥K1进行存取，藉此避免处理器30读取到混淆金钥K1’的可能性(在特定运算的过程中，金钥K1被修改成混淆金钥K1’)，所产生的错误运算。
于一实施例中，金钥加解密加速器10及金钥存储装置20之间可建立电路，以传送边带(sideband)信号，通过边带信号以传送特定指令。以下为更具体的描述细节。
于一实施例中，当RSA加速器18欲读取金钥K1以进行修改此金钥K1的一特定运算时，此RSA加速器18传送至少一特定指令到仲裁器22，至少一特定指令包含对应于金钥(例如金钥K1)的阻挡存取信号(例如信号Block_cpu_read)及金钥编号信号(例如对应金钥K1的金钥编号信号可表示为Block_key_num＝＝K1)。
于一实施例中，当AES加速器12欲读取金钥K2以进行修改此金钥K2的特定运算时，此AES加速器12传送至少一特定指令到仲裁器22，至少一特定指令包含对应于金钥K2的阻挡存取信号(例如信号Block_cpu_read)及金钥编号信号(例如对应金钥K2的金钥编号信号可表示为Block_key_num＝＝K2)。
于一实施例中，当HMAC加速器14欲读取金钥K3以进行修改此金钥K3的特定运算时，此HMAC加速器14传送至少一特定指令到仲裁器22，至少一特定指令包含对应于金钥K3的阻挡存取信号(例如信号Block_cpu_read)及金钥编号信号(例如对应金钥K3的金钥编号信号可表示为Block_key_num＝＝K3)。
于一实施例中，当ECC加速器16欲读取金钥Kn以进行修改此金钥Kn的特定运算时，此ECC加速器16传送至少一特定指令到仲裁器22，至少一特定指令包含对应于金钥Kn的一阻挡存取信号(例如信号Block_cpu_read)及金钥编号信号(例如对应金钥Kn的金钥编号信号可表示为Block_key_num＝＝Kn)。
请参阅图1B，图1B中的处理器30可以被实施为微控制单元(microcontroller)、微处理器(microprocessor)、数字信号处理器(digital signal processor)、特殊应用集成电路(application specific integrated circuit，ASIC)或一逻辑电路。
于一实施例中，处理器30用以存取金钥存储装置20中的金钥K1～Kn的其中至少一者。
于一实施例中，处理器30可以存取金钥K1～Kn的任一者，例如，处理器30发送金钥K1的请求存取信号Read_K1到仲裁器22，仲裁器22得知请求存取信号Read_K1来自处理器30后，通知核心24将金钥K1从金钥存储器S1中读出，并传送到处理器30。
于一实施例中，当RSA加速器18欲读取金钥K1以进行修改此金钥K1的一特定运算时，此RSA加速器18传送对应于金钥K1的阻挡存取信号Block_cpu_read及金钥编号信号Block_key_num＝＝K1到仲裁器22，代表阻挡金钥K1被处理器30存取。
换言之，当处理器30欲存取的金钥K1～Kn的其中至少一者(例如为金钥K1)的一当前金钥编号信号(例如为Block_key_num＝＝K1)与对应于金钥的金钥编号信号(例如为Block_key_num＝＝K1)相同，且金钥存储装置20已事先收到对应于金钥K1的阻挡存取信号Block_cpu_read及金钥编号信号Block_key_num＝＝K1时，处理器30接收一存取失败信号Read_Fail。
于一实施例中，当加速器(例如RSA加速器18)欲读取金钥(例如为金钥K1)以进行修改金钥K1的特定运算时，RSA加速器18传送的阻挡存取信号号Block_cpu_read包含一第一标识(例如为1)，当加速器(例如RSA加速器18)完成特定运算并复原金钥K1时，RSA加速器18传送的阻挡存取信号Block_cpu_read包含一第二标识(例如为0)。
更具体而言，当第一标识为1时，代表当金钥存储装置20判断处理器30欲存取金钥(例如为金钥K1)时，金钥存储装置20的核心24将阻挡存取信号号Block_cpu_read传送至仲裁器22，仲裁器22将阻挡存取信号号Block_cpu_read传送至处理器30，包含第一标识的阻挡存取信号Block_cpu_read用以阻挡处理器30存取金钥(例如为金钥K1)；当第二标识为0时，代表当金钥存储装置20判断处理器30欲存取金钥(例如为金钥K1)时，金钥存储装置20的核心24将阻挡存取信号Block_cpu_read传送至仲裁器22，仲裁器22将阻挡存取信号Block_cpu_read传送到处理器30，包含第二标识的阻挡存取信号Block_cpu_read不阻挡处理器30存取金钥(例如为金钥K1)。
于一实施例中，如图1B所示，RSA加速器18在任何时间都可以传送请求存取信号Read_K1，此请求存取信号Read_K1代表RSA加速器18欲存取读取金钥K1，金钥存储装置20回传一允许存取信号Read_Ok给RSA加速器18，允许存取信号Read_Ok代表接着将金钥K1传送给RSA加速器18。
于一实施例中，如图1B所示，处理器30用以存取金钥存储装置20中的多个金钥K1～Kn的其中至少一者(例如为金钥K1)，当对应于处理器30欲存取的此些金钥K1～Kn的其中至少一者(例如为金钥K1)的一当前金钥编号信号(例如为Block_key_num＝＝K1)与对应于金钥K1的第一金钥编号信号(例如为Block_key_num＝＝K1)相同，且金钥存储装置20已事先收到对应于金钥K1的阻挡存取信号Block_cpu_read包含一第一标识(例如为1)时，代表加速器(例如为RSA加速器18)已将修改后的混淆金钥K1’，金钥存储装置20的核心24将一存取失败信号Read_Fail传送至仲裁器22，仲裁器22将存取失败信号Read_Fail传送到处理器30，使处理器30无法存取金钥K1，避免处理器30误取到混淆金钥K1’，而导致处理器30运算错误。
于一实施例中，当对应于处理器30欲存取的此些金钥的其中至少一者(例如为金钥K1)的一当前金钥编号信号(例如为Block_key_num＝＝K1)与对应于金钥K1的第一金钥编号信号(例如为Block_key_num＝＝K1)相同，且金钥存储装置20已事先收到对应于金钥K1的阻挡存取信号Block_cpu_read包含第二标识(例如为0)时，代表加速器(例如为RSA加速器18)已将修改后的混淆金钥K1’再度改回原本的金钥K1(例如RSA加速器18已经完成需要混淆金钥K1’的运算)，不会影响处理器30的后续运算，因此，金钥存储装置20的核心24将允许存取信号Read_Ok传送至仲裁器22，仲裁器22将允许存取信号Read_Ok传送到处理器30，允许存取信号Read_Ok代表允许处理器20存取金钥K1。
请参照图2，于步骤210中，通过一金钥存储装置20中的一第一金钥存储器存储一第一金钥。于步骤220中，通过金钥存储装置20判断至少一特定指令对应到的第一金钥存储器，一第一加速器判断是否欲改写第一金钥存储器中的第一金钥，以进行修改第一金钥的一特定运算；若第一加速器判断欲改写第一金钥存储器中的第一金钥，则传送至少一特定指令到金钥存储装置20，并进入步骤230；若第一加速器判断不需改写第一金钥存储器中的第一金钥，则进入于步骤235。于步骤235中，通过处理器30或第一加速器传送一读取请求，用以请求读取第一金钥。于步骤240中，通过金钥存储装置20回传允许存取信号。于步骤230中，通过金钥存储装置20判断读取请求是否来自允许存取第一金钥的第一加速器，在此步骤中，金钥存储装置20亦可以判断读取请求来自处理器30或何者加速器；若金钥存储装置20判断读取请求来自处理器30，则进入步骤250；若金钥存储装置20判断读取请求来自允许存取第一金钥的第一加速器，则进入步骤240。于步骤250中，通过金钥存储装置20回传存取失败信号。
通过本案所述的金钥存储系统及金钥存储方法，在加速器欲进行涉及修改金钥的情况下，加速器传送特定指令到金钥存储装置，特定指令用以指示金钥存储装置阻挡处理器对金钥进行存取，藉此避免处理器读取到被修改过的金钥的可能性，所产生的错误运算。
虽然本案已以实施例揭露如上，然其并非用以限定本案，任何本领域技术人员，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本案的保护范围当视权利要求所界定者为准。

Claims (9)

1.一种金钥存储系统，其特征在于，包含：
一金钥加解密加速器，包含：
一第一加速器，用以发送至少一特定指令；以及
一金钥存储装置，包含：
一第一金钥存储器，用以存储一第一金钥；
一仲裁器，用以接收并判断所述至少一特定指令的一发送端；以及
一核心，用以判断所述至少一特定指令对应到所述第一金钥存储器；
其中，当所述第一加速器欲读取所述第一金钥以进行修改所述第一金钥的一特定运算时，所述第一加速器传送所述至少一特定指令到所述仲裁器，所述至少一特定指令包含对应于所述第一金钥的一阻挡存取信号及一第一金钥编号信号；
一处理器，用以存取所述金钥存储装置中的多个金钥的其中至少一者；
其中，当所述处理器欲存取的所述金钥的其中至少一者的一当前金钥编号信号与对应于所述第一金钥的所述第一金钥编号信号相同，且所述金钥存储装置已事先收到对应于所述第一金钥的所述阻挡存取信号及所述金钥编号信号时，所述处理器接收一存取失败信号。
2.根据权利要求1所述的金钥存储系统，其特征在于，所述仲裁器判断所述特定指令的所述发送端为所述第一加速器。
3.根据权利要求1所述的金钥存储系统，其特征在于，当所述第一加速器欲读取所述第一金钥以进行修改所述第一金钥的所述特定运算时，所述第一加速器传送的所述阻挡存取信号包含一第一标识，当所述第一加速器完成所述特定运算并复原所述第一金钥时，所述第一加速器传送的所述阻挡存取信号包含一第二标识。
4.根据权利要求3所述的金钥存储系统，其特征在于，所述第一标识为1，代表当所述金钥存储装置判断一处理器欲存取所述第一金钥时，所述金钥存储装置的所述核心将所述阻挡存取信号传送至所述仲裁器，所述仲裁器将所述阻挡存取信号传送到所述处理器，包含所述第一标识的所述阻挡存取信号用以阻挡所述处理器存取所述第一金钥；
其中所述第二标识为0，代表当所述金钥存储装置判断所述处理器欲存取所述第一金钥时，所述金钥存储装置的所述核心将所述阻挡存取信号传送至所述仲裁器，所述仲裁器将所述阻挡存取信号传送到所述处理器，包含所述第二标识的所述阻挡存取信号不阻挡所述处理器存取所述第一金钥。
5.根据权利要求3所述的金钥存储系统，其特征在于，更包含：一处理器，用以存取所述金钥存储装置中的多个金钥的其中至少一者；
其中，当对应于所述处理器欲存取的所述金钥的其中至少一者的一当前金钥编号信号与对应于所述第一金钥的所述第一金钥编号信号相同，且所述金钥存储装置已事先收到对应于所述第一金钥的所述阻挡存取信号包含一第一标识时，所述金钥存储装置的所述核心将一存取失败信号传送至所述仲裁器，所述仲裁器将所述存取失败信号传送到所述处理器，使所述处理器无法存取所述第一金钥。
6.根据权利要求3所述的金钥存储系统，其特征在于，更包含：一处理器，用以存取所述金钥存储装置中的多个金钥的其中至少一者；
其中，当对应于所述处理器欲存取的所述金钥的其中至少一者的一当前金钥编号信号与对应于所述第一金钥的所述第一金钥编号信号相同，且所述金钥存储装置已事先收到对应于所述第一金钥的所述阻挡存取信号包含所述第二标识时，所述金钥存储器的所述核心将一允许存取信号传送至所述仲裁器，所述仲裁器将所述允许存取信号传送到所述处理器，所述允许存取信号代表允许所述处理器存取所述第一金钥。
7.根据权利要求1所述的金钥存储系统，其特征在于，所述金钥加解密加速器更包含一第二加速器，所述第二加速器无法存取所述第一金钥存储器中所存储的所述第一金钥。
8.根据权利要求1所述的金钥存储系统，其特征在于，所述金钥存储装置更包含一第二金钥存储器，用以存储一第二金钥。
9.一种金钥存储方法，其特征在于，包含：
通过一金钥存储装置中的一第一金钥存储器存储一第一金钥；
通过一金钥加解密加速器发送至少一特定指令；以及
通过所述金钥存储装置判断所述至少一特定指令对应到的所述第一金钥存储器；
其中，当所述金钥加解密加速器欲读取所述第一金钥，以进行修改所述第一金钥的一特定运算时，一第一加速器传送所述至少一特定指令到所述金钥存储装置，所述至少一特定指令包含对应于所述第一金钥的一阻挡存取信号及一第一金钥编号信号；
通过一处理器存取所述金钥存储装置中的多个金钥的其中至少一者；
其中，当所述处理器欲存取的所述金钥的其中至少一者的一当前金钥编号信号与对应于所述第一金钥的所述第一金钥编号信号相同，且所述金钥存储装置已事先收到对应于所述第一金钥的所述阻挡存取信号及所述金钥编号信号时，所述处理器接收一存取失败信号。
CN201911364960.5A 2019-09-09 2019-12-26 金钥存储系统及金钥存储方法 Active CN112468299B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108132366A TWI774986B (zh) 2019-09-09 2019-09-09 金鑰儲存系統及金鑰儲存方法
TW108132366 2019-09-09

Publications (2)

Publication Number Publication Date
CN112468299A CN112468299A (zh) 2021-03-09
CN112468299B true CN112468299B (zh) 2023-07-04

Family

ID=74807673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911364960.5A Active CN112468299B (zh) 2019-09-09 2019-12-26 金钥存储系统及金钥存储方法

Country Status (2)

Country Link
CN (1) CN112468299B (zh)
TW (1) TWI774986B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101741553A (zh) * 2008-11-04 2010-06-16 翊杰科技股份有限公司 数据保密储存与回复方法及系统
TW201301836A (zh) * 2011-06-21 2013-01-01 Univ Nat Chiao Tung 動態群組中建立金鑰、認證及安全通訊方法
CN103229451A (zh) * 2010-11-30 2013-07-31 英特尔公司 用于硬件设备的密钥供应的方法和装置
US8751804B1 (en) * 2011-06-30 2014-06-10 Decho Corporation Controlling access to data within encrypted copies of files using salt parameters
KR20150081022A (ko) * 2014-01-03 2015-07-13 삼성전자주식회사 영상처리장치 및 그 제어방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157721A (en) * 1996-08-12 2000-12-05 Intertrust Technologies Corp. Systems and methods using cryptography to protect secure computing environments
US8218770B2 (en) * 2005-09-13 2012-07-10 Agere Systems Inc. Method and apparatus for secure key management and protection
US9600239B2 (en) * 2014-08-08 2017-03-21 Texas Instruments Incorporated Cryptographic accelerator
US10129018B2 (en) * 2015-11-12 2018-11-13 Intel Corporation Hybrid SM3 and SHA acceleration processors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101741553A (zh) * 2008-11-04 2010-06-16 翊杰科技股份有限公司 数据保密储存与回复方法及系统
CN103229451A (zh) * 2010-11-30 2013-07-31 英特尔公司 用于硬件设备的密钥供应的方法和装置
TW201301836A (zh) * 2011-06-21 2013-01-01 Univ Nat Chiao Tung 動態群組中建立金鑰、認證及安全通訊方法
US8751804B1 (en) * 2011-06-30 2014-06-10 Decho Corporation Controlling access to data within encrypted copies of files using salt parameters
KR20150081022A (ko) * 2014-01-03 2015-07-13 삼성전자주식회사 영상처리장치 및 그 제어방법

Also Published As

Publication number Publication date
CN112468299A (zh) 2021-03-09
TW202111581A (zh) 2021-03-16
TWI774986B (zh) 2022-08-21

Similar Documents

Publication Publication Date Title
US20090298468A1 (en) System and method for deleting data in a communication device
CN102945355B (zh) 基于扇区映射的快速数据加密策略遵从
CN108197485B (zh) 终端数据加密方法和系统、终端数据解密方法和系统
US20100185843A1 (en) Hardware encrypting storage device with physically separable key storage device
WO2019109968A1 (zh) 一种解锁sim卡的方法及移动终端
CN111294203B (zh) 信息传输方法
US11405202B2 (en) Key processing method and apparatus
EP2503482A1 (en) Electronic device with flash memory component
CN112733180A (zh) 数据查询方法、装置和电子设备
CN112152802A (zh) 数据加密方法、电子设备及计算机存储介质
US11727153B2 (en) Multi-master security circuit
WO2022052665A1 (zh) 无线终端及无线终端在Uboot模式下的接口访问鉴权方法
CN104281415A (zh) 用于空调的数据处理方法和装置
CN112468299B (zh) 金钥存储系统及金钥存储方法
CN109977692B (zh) 数据处理方法和装置、存储介质及电子设备
CN107223322A (zh) 签名验证的方法、设备和系统
CN111064736A (zh) 数据传输方法及设备
US9135449B2 (en) Apparatus and method for managing USIM data using mobile trusted module
CN104660812A (zh) 一种信息处理方法及电子设备
CN111464312B (zh) 一种区块链中账户地址的处理方法、装置和电子设备
CN113111396A (zh) 一种增强存储媒体安全性的方法及系统及装置及介质
CN108664821B (zh) 卡片复制方法、装置及存储介质
CN110378110A (zh) 软件加密处理方法、软件验证方法及装置
CN101465726A (zh) 用于秘钥的反破解方法及执行此方法的控制器与储存装置
CN115098227B (zh) 一种安防设备动态信息更新的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant