CN112466352A - 用于leps软译码估计的读写方法、装置及电子设备 - Google Patents

用于leps软译码估计的读写方法、装置及电子设备 Download PDF

Info

Publication number
CN112466352A
CN112466352A CN202011351051.0A CN202011351051A CN112466352A CN 112466352 A CN112466352 A CN 112466352A CN 202011351051 A CN202011351051 A CN 202011351051A CN 112466352 A CN112466352 A CN 112466352A
Authority
CN
China
Prior art keywords
memory cell
storage unit
current target
layer
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011351051.0A
Other languages
English (en)
Other versions
CN112466352B (zh
Inventor
王颀
姜一扬
李前辉
霍宗亮
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202011351051.0A priority Critical patent/CN112466352B/zh
Publication of CN112466352A publication Critical patent/CN112466352A/zh
Application granted granted Critical
Publication of CN112466352B publication Critical patent/CN112466352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Read Only Memory (AREA)

Abstract

一种用于LEPS软译码估计的读写方法、装置及电子设备。读写方法包括：将信息位编码得到的码字沿着第一方向依次写入至三维存储器中各层存储单元阵列的目标存储单元。随机对各层存储单元阵列中的目标存储单元进行读取，或者按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取。根据读取时当前目标存储单元对应的存储时间、阈值电压分区、综合分布态以及一预先建立的LLR表确定当前目标存储单元的LLR值，以基于当前目标存储单元的LLR值对目标存储单元的码字进行软译码操作。其中，目标存储单元的综合分布态根据参考存储单元对于当前目标存储单元分布态的影响确定，参考存储单元根据第一方向确定或者根据第一方向与第二方向确定。

Description

用于LEPS软译码估计的读写方法、装置及电子设备
技术领域
本公开属于存储器的编码与译码技术领域，涉及一种用于LEPS软译码估计的读写方法、装置及电子设备。
背景技术
非易失性存储器具有多种类型，诸如：只读存储器(ROM)、可编程只读存储器(PROM)，电可改写只读存储器(EAROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)以及闪存(Flash Memory)等。非易失性存储器进行信息存储时需要对数据进行编码，并将编码之后的数据写入至存储器阵列中的存储单元，在读出时需要进行译码操作。
现有的非易失性存储器采用LDPC软译码时，通常而言，对于单层单元(SLC)闪存存储器，沿着阈值电压分布有两个分布态，两个分布态之间具有交叠，每个交叠处读3次，将读出的数据沿着阈值电压的分布划分成4块区域。不同区域对应不同的LLR值，LLR的表达式为：LLR＝Log(P0/P1)，其中，P0表示为逻辑0的概率，P1表示为逻辑1的概率。不同的LLR值体现的是不同的置信度与可靠性。LLR值越高，表示该区域读出是0的概率越高。上述LDPC软译码的方式同样适用于两层单元(MLC)以及三层单元(TLC)闪存存储器，区别之处在于MLC沿着阈值电压分布有22＝4个分布态，TLC沿着阈值电压分布有23＝8个分布态。在LDPC算法中，对于LLR值进行估计的一种算法为基于分布态的LLR估计方法LEPS，然而，仍然存在提高LLR值的估计能力以提高LDPC软译码的纠错能力，降低误码率与迭代次数的需求。
发明内容
(一)要解决的技术问题
本公开提供了一种用于LEPS软译码估计的读写方法、装置及电子设备，以至少部分解决以上所提出的技术问题。
(二)技术方案
本公开的一个方面提高了一种用于LEPS软译码估计的读写方法。上述读写方法应用于三维存储器，该三维存储器包括：垂直于衬底设置的多个垂直通道结构，与多条垂直通道结构交叉设置的且相互平行的多层存储单元阵列，上下层的存储单元阵列中位置对应的存储单元连接于同一个垂直通道结构。用于LEPS软译码估计的读写方法包括：将信息位编码得到的码字沿着第一方向依次写入至三维存储器中各层存储单元阵列的目标存储单元。其中，第一方向包括自下而上或自上而下。上述读写方法还包括：随机对各层存储单元阵列中的目标存储单元进行读取，或者按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取。第二方向与第一方向相同或相反。上述读写方法还包括：根据读取时当前目标存储单元对应的存储时间、阈值电压分区、综合分布态以及一预先建立的LLR表确定当前目标存储单元的LLR值，以基于当前目标存储单元的LLR值对目标存储单元的码字进行软译码操作。其中，当前目标存储单元的综合分布态根据与当前目标存储单元对应同一个垂直通道结构的参考存储单元对于当前目标存储单元分布态的影响确定。当随机对各层存储单元阵列中的目标存储单元进行读取时，参考存储单元根据第一方向确定。当按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取时，参考存储单元根据第一方向与第二方向确定。预先建立的LLR表的输入量为：存储时间、阈值电压分区和综合分布态，输出量为LLR值。
根据本公开的实施例，参考存储单元根据第一方向与第二方向确定包括：当第二方向与第一方向相同时，参考存储单元为沿着第二方向与当前目标存储单元邻近的后一层存储单元阵列中的存储单元。
根据本公开的实施例，参考存储单元根据第一方向与第二方向确定包括：当第二方向与第一方向相反时，参考存储单元为沿着第二方向与当前目标存储单元邻近的前一层存储单元阵列中的存储单元。
根据本公开的实施例，参考存储单元根据第一方向与第二方向确定包括：当第二方向与第一方向相反时，参考存储单元为沿着第二方向与当前目标存储单元邻近的前一层存储单元阵列中的存储单元及后一层存储单元阵列中的存储单元。
根据本公开的实施例，参考存储单元根据第一方向与第二方向确定包括：当第二方向与第一方向相同时，参考存储单元为沿着第二方向与当前目标存储单元邻近的前一层存储单元阵列中的存储单元。
根据本公开的实施例，参考存储单元根据第一方向确定，包括：参考存储单元为沿着第一方向与当前目标存储单元邻近的后一层存储单元阵列中的存储单元。
根据本公开的实施例，参考存储单元根据第一方向确定，包括：参考存储单元为沿着第一方向与当前目标存储单元邻近的后一层存储单元阵列中的存储单元及前一层存储单元阵列中的存储单元。
根据本公开的实施例，预先建立LLR表的方法为：对存储器进行读取测试，在某一存储时间下，获取已经知道准确编码的当前目标存储单元以及该当前目标存储单元邻近的存储单元各自的阈值电压分布及分布态，根据与该当前目标存储单元邻近的存储单元对于该当前目标存储单元分布态的影响确定当前目标存储单元的综合分布态，根据综合分布态计算得到不同阈值电压分区的LLR值；获取不同的存储时间下对应的阈值电压分区和综合分布态，从而得到输入量为：存储时间、阈值电压分区和综合分布态，输出量为LLR值的LLR表。
本公开的另一个方面提供了一种用于LEPS软译码估计的读写装置。上述读写装置用于对三维存储器进行读写操作。该三维存储器包括：垂直于衬底设置的多个垂直通道结构，与多条垂直通道结构交叉设置的且相互平行的多层存储单元阵列，上下层的存储单元阵列中位置对应的存储单元连接于同一个垂直通道结构。上述读写装置包括：写入模块、读取模块以及LLR值确定单元。写入模块用于将信息位编码得到的码字沿着第一方向依次写入至三维存储器中各层存储单元阵列的目标存储单元。第一方向包括自下而上或自上而下。读取模块用于随机对各层存储单元阵列中的目标存储单元进行读取，或者按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取。第二方向与第一方向相同或相反。LLR值确定单元用于根据读取时当前目标存储单元对应的存储时间、阈值电压分区、综合分布态以及一预先建立的LLR表确定当前目标存储单元的LLR值，以基于当前目标存储单元的LLR值对目标存储单元的码字进行软译码操作。其中，当前目标存储单元的综合分布态根据与当前目标存储单元对应同一个垂直通道结构的参考存储单元对于当前目标存储单元分布态的影响确定。当随机对各层存储单元阵列中的目标存储单元进行读取时，参考存储单元根据第一方向确定。当按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取时，参考存储单元根据第一方向与第二方向确定。预先建立的LLR表的输入量为：存储时间、阈值电压分区和综合分布态，输出量为LLR值。
本公开的又一个方面提供了一种电子设备。上述电子设备包括：一个或多个处理器；用于存储一个或多个程序的存储装置。其中，当一个或多个程序被一个或多个处理器执行时，使得一个或多个处理器实现如上所述的任一种读写方法。
(三)有益效果
从上述技术方案可以看出，本公开提供的用于LEPS软译码估计的读写方法、装置及电子设备，具有以下有益效果：
在选取对于当前目标存储单元的综合分布态具有影响的参考存储单元时，该影响例如为横向扩散效应或者电容耦合效应等，通过对写入顺序以及读取顺序对于参考存储单元的选取的影响考虑进来，基于写入的顺序和读取的方式来确定参考存储单元，以基于上述参考存储单元的影响得到当前读取的存储单元的综合分布态对应的LLR值进行软译码操作，使得纠错能力提升，同时减少了迭代次数；另外还可以在纠错能力、读写效率和内存占据等方面之间进行权衡选择，以提升存储器的综合性能。
附图说明
图1为根据本公开一实施例所示的三维存储器的结构示意图。
图2为根据本公开一实施例所示的3D电荷俘获式NAND闪存存储器的示例性实验结果。
图3为根据本公开一实施例所示的用于LEPS软译码估计的读写方法的流程图。
图4为根据本公开一实施例所示的在第一方向与第二方向相同时根据第一方向与第二方向确定参考存储单元的一种示例性方案。
图5为根据本公开一实施例所示的在第一方向与第二方向相同时根据第一方向与第二方向确定参考存储单元的另一种示例性方案。
图6为根据本公开另一实施例所示的在第一方向与第二方向相反时根据第一方向与第二方向确定参考存储单元的一种示例性方案。
图7为根据本公开另一实施例所示的在第一方向与第二方向相反时根据第一方向与第二方向确定参考存储单元的另一种示例性方案。
图8为根据本公开又一实施例所示的在第一方向与第二方向相反时根据第一方向与第二方向确定参考存储单元的一种示例性方案。
图9为根据本公开又一实施例所示的在第一方向与第二方向相反时根据第一方向与第二方向确定参考存储单元的另一种示例性方案。
图10为根据本公开再一实施例所示的在第一方向与第二方向相同时根据第一方向与第二方向确定参考存储单元的一种示例性方案。
图11为根据本公开再一实施例所示的在第一方向与第二方向相同时根据第一方向与第二方向确定参考存储单元的另一种示例性方案。
图12为根据本公开一实施例所示的第一方向为自下而上时根据第一方向确定参考存储单元的一种示例性方案。
图13为根据本公开一实施例所示的第一方向为自上而下时根据第一方向确定参考存储单元的另一种示例性方案。
图14为根据本公开另一实施例所示的第一方向为自下而上时根据第一方向确定参考存储单元的一种示例性方案。
图15为根据本公开另一实施例所示的第一方向为自上而下时根据第一方向确定参考存储单元的另一种示例性方案。
图16为采用本公开实施例所示的用于LEPS软译码估计的读写方法进行软译码与现有译码方式的纠错能力对比图。
图17为采用本公开实施例所示的用于LEPS软译码估计的读写方法进行软译码与现有译码方式的迭代次数对比图。
图18为采用本公开实施例所示的用于LEPS软译码估计的读写方法进行软译码与现有译码方式的误码率对比图。
图19为根据本公开实施例所示的用于LEPS软译码估计的读写装置的结构框图。
具体实施方式
考虑到邻近存储单元对于当前存储单元的分布态具有影响，该影响例如为横向扩散效应或者电容耦合效应等，基于上述邻近存储单元的影响效果，提出一种综合分布态来表示当前存储单元分布态的形式，并基于该综合分布态在每个分区确定LLR的值进行译码。发明人在实现本公开技术构思的过程中进一步发现存在以下技术问题：对于存储器的不同的写入、读取方式对综合分布态的影响尚未被考虑进来。在读取的时候，如果将当前目标存储单元所在物理页相邻的上方物理页中的存储单元作为参考单元，而上方物理页中的存储单元是未被读取的存储单元，那么该存储单元尚未进行译码，如果该参考单元存在错误对于译码的错误是否会影响，以及如何保证软译码具有较高的纠错能力。
有鉴于此，本公开的实施例提供了一种用于LEPS软译码估计的读写方法、装置及电子设备，通过对写入顺序以及读取顺序对于参考存储单元的选取的影响考虑进来，基于写入的顺序和读取的方式来确定参考存储单元，以基于上述参考存储单元的影响得到当前读取的存储单元的综合分布态对应的LLR值进行软译码操作，使得纠错能力提升，同时减少了迭代次数；另外还可以在纠错能力、读写效率和内存占据等方面之间进行权衡选择，以提升存储器的综合性能。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本公开的第一个示例性实施例提供了一种用于LEPS软译码估计的读写方法。上述读写方法应用于三维存储器。
图1为根据本公开一实施例所示的三维存储器的结构示意图。
本公开的三维存储器包括：垂直于衬底设置的多个垂直通道结构，与多条垂直通道结构交叉设置的且相互平行的多层存储单元阵列，上下层的存储单元阵列中位置对应的存储单元连接于同一个垂直通道结构。
参照图1所示，示意了三维电荷俘获型的NAND闪存存储器块(3D charge trapNAND Flash block)，对应每一层的存储单元阵列为一物理页，同一沟道上的相邻存储单元的x、y坐标相同且z坐标不同，即同一沟道的相邻存储单元处于不同的物理页中。在SLC、MLC和TLC中，物理页和逻辑页之间存在以下关系：物理页＝i×逻辑页，对于SLC，i＝1，对于MLC，i＝2，对于TLC，i＝3，因此，相关技术中，采用二进制编码时，SLC具有21＝2种分布态，MLC具有22＝4种分布态，TLC具有23＝8种分布态。在对存储单元阵列读取的过程中，可以按照字线(WL)自下而上依次对每个物理层进行读取。相邻的三层物理层中，本公开按照沿着字线延伸的方向(即z方向)分别描述为：下层物理页(Lower Page)、中间物理页(MiddlePage)和上层物理页(Upper Page)。
图2为根据本公开一实施例所示的3D电荷俘获式NAND闪存存储器的示例性实验结果，以三维TLC闪存存储器为例，当前存储单元所在物理页对应的字线为WL(n)，图2示意了当前存储单元的分布态P6的原始比特错误率(RBER，Raw Bit Error Rate)随着相邻的物理页上不同分布态的变化，在字线WL(n+1)所对应物理页上与当前存储单元相邻的存储单元的各个分布态：E、P1、P2、P3、P4、P5、P6和P7对当前存储单元的分布态的RBER的影响相较于字线WL(n-1)所对应物理页上与当前存储单元相邻的存储单元的各个分布态E、P1、P2、P3、P4、P5、P6和P7对当前存储单元的分布态的RBER的影响趋势更大，如图2中两个箭头所示。该实验中考虑了读、写顺序对综合分布态的影响，采用读写顺序一致且自下而上依序进行写入以及自下而上依序读取的方式，处于上层物理页的存储单元对于当前存储单元分布态的影响相较于处于下层物理页的存储单元对于当前存储单元分布态的影响更大。
进一步基于上述内容还进行了读写顺序的一系列实验，实验发现：写顺序决定相邻存储单元对于所在字线为WLn的当前存储单元的影响程度，如果是顺序写(自下而上)，则位于字线WLn+1的相邻存储单元对于当前存储单元的影响程度相较于位于字线WLn-1的相邻存储单元的影响程度而言更大。如果是逆序写(自上而下)，则位于字线WLn-1的相邻存储单元对于当前存储单元的影响程度相较于位于字线WLn+1的相邻存储单元的影响程度较大。
针对上述发现，本公开采用的策略为：在读写顺序一致时，如果选取单侧的参考存储单元，即“参考单侧”时，推荐采用影响较大的一侧的相邻存储单元(例如顺序写时，位于WLn+1的相邻存储单元)作为参考存储单元，虽然影响大的相邻存储单元在作为参考存储单元的时候尚未进行译码，但是上述相邻存储单元可能存在的错误对于当前存储单元的纠错能力的影响相较于由于采用上述影响更大的相邻参考单元得到的当前存储单元的综合分布态带来的积极效果而言，整体上使得当前存储单元的译码纠错能力提升，可以参照后续图16-图18的实验结果所示。在读写顺序相反时，如果选择单侧的参考存储单元时，优先保证参考页的数据正确，即采用已经译码过的相邻存储单元作为参考存储单元，以提升软译码的纠错能力。在读写顺序相反时，还可以采用“参考双侧”的方式，选择当前存储单元两侧的相邻存储单元作为参考存储单元，这种方案有助于进一步提升纠错能力，并降低迭代次数。此外，在参考单侧时，读写顺序一致时，还可以采用影响相对较小的一侧的相邻存储单元(例如顺序写时，位于WLn-1的相邻存储单元)作为参考，这种方案中参考存储单元已经预先经过译码，可以保证参考存储单元的准确度，不过这种方案的纠错能力要低于采用影响较大的一侧的相邻存储单元的纠错能力，尽管如此，这种方案的纠错能力仍然与传统的LLR估计的纠错算法的纠错能力持平或略有优势。除了采用顺序读取的方案之外，还可以采用随机读取的方案，随机读取时，可以采用单侧或双侧的相邻存储单元作为参考存储单元；在参考单侧时，推荐采用影响较大的一侧的相邻存储单元作为参考存储单元。
另外，需要强调的是，在采用顺序读的方式进行读取时，由于要参考的相邻层的数据是已经预取的或者已经被读取的，这种情况下是不需要额外的读取消耗(cost)的，如此一来，可以在保证提升纠错性能的同时还提升读写效率，减少内存消耗。
下面结合具体实施例来描述本公开的用于LEPS软译码估计的读写方法。
图3为根据本公开一实施例所示的用于LEPS软译码估计的读写方法的流程图。
参照图3所示，本公开的用于LEPS软译码估计的读写方法，包括以下步骤：S11、S12和S14。
在步骤S11，将信息位编码得到的码字沿着第一方向依次写入至三维存储器中各层存储单元阵列的目标存储单元。第一方向包括自下而上或自上而下。
在一实施例中，可以利用格雷码将信息位进行编码得到码字，并写入至存储器的目标存储单元中。
在步骤S12，随机对各层存储单元阵列中的目标存储单元进行读取，或者按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取。第二方向与第一方向相同或相反。在图3中，以S12a示意随机对各层存储单元阵列中的目标存储单元进行读取的操作；以S12b示意按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取的操作。
在步骤S14，根据读取时当前目标存储单元对应的存储时间、阈值电压分区、综合分布态以及一预先建立的LLR表确定当前目标存储单元的LLR值，以基于当前目标存储单元的LLR值对目标存储单元的码字进行软译码操作。
参照图3所示，上述读写方法还包括步骤S13，根据与当前目标存储单元对应同一个垂直通道结构的参考存储单元对于当前目标存储单元分布态的影响确定当前目标存储单元的综合分布态。
当随机对各层存储单元阵列中的目标存储单元进行读取时，参考存储单元根据第一方向确定。
当按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取时，参考存储单元根据第一方向与第二方向确定。
上述预先建立的LLR表的输入量为：存储时间、阈值电压分区和综合分布态，输出量为LLR值。
根据本公开的实施例，上述LLR表的输入量还包括：擦写次数(P/E cycle)。
根据本公开的实施例，预先建立LLR表的方法为：对存储器进行读取测试，在某一存储时间下，获取已经知道准确编码的当前目标存储单元以及该当前目标存储单元邻近的存储单元各自的阈值电压分布及分布态，根据与该当前目标存储单元邻近的存储单元对于该当前目标存储单元分布态的影响确定当前目标存储单元的综合分布态，根据综合分布态计算得到不同阈值电压分区的LLR值；获取不同的存储时间下对应的阈值电压分区和综合分布态，从而得到输入量为：存储时间、阈值电压分区和综合分布态，输出量为LLR值的LLR表。这里的“与当前目标存储单元邻近的存储单元”的含义为：以当前目标存储单元为起点，辐射的周围环境中的存储单元，包括与当前存储单元相邻(不间隔其他存储单元)、次相邻的存储单元、次次相邻的存储单元等。
下面结合图4-图11来示例性描述顺序读取时如何确定参考存储单元的方案。
根据本公开的实施例，“参考单侧”时，推荐采用影响较大的一侧的相邻存储单元作为参考。参考存储单元根据第一方向与第二方向确定包括：当第二方向与第一方向相同时，参考存储单元为沿着第二方向与当前目标存储单元邻近的后一层存储单元阵列中的存储单元。
图4为根据本公开一实施例所示的在第一方向与第二方向相同时根据第一方向与第二方向确定参考存储单元的一种示例性方案。
参照图4所示，第一方向为自下而上时，当第二方向与第一方向相同时，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn+1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元。
图5为根据本公开一实施例所示的在第一方向与第二方向相同时根据第一方向与第二方向确定参考存储单元的另一种示例性方案。
参照图5所示，第一方向为自上而下时，当第二方向与第一方向相同时，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn-1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元。
根据本公开的实施例，在读写顺序相反时，如果选择单侧的参考存储单元时，优先保证参考页的数据正确，即采用已经译码过的相邻存储单元作为参考存储单元，以提升软译码的纠错能力。参考存储单元根据第一方向与第二方向确定包括：当第二方向与第一方向相反时，参考存储单元为沿着第二方向与当前目标存储单元邻近的前一层存储单元阵列中的存储单元。
图6为根据本公开另一实施例所示的在第一方向与第二方向相反时根据第一方向与第二方向确定参考存储单元的一种示例性方案。
参照图6所示，第一方向为自下而上，第二方向为自上而下，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn+1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元，该参考存储单元按照读取顺序的方向(自上而下)，已经预先经过译码，可以确保参考物理页的数据正确。
图7为根据本公开另一实施例所示的在第一方向与第二方向相反时根据第一方向与第二方向确定参考存储单元的另一种示例性方案。
参照图7所示，第一方向为自上而下，第二方向为自下而上，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn-1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元，该参考存储单元按照读取顺序的方向(自下而上)，已经预先经过译码，可以确保参考物理页的数据正确。
根据本公开的实施例，在读写顺序相反时，还可以采用“参考双侧”的方式。参考存储单元根据第一方向与第二方向确定包括：当第二方向与第一方向相反时，参考存储单元为沿着第二方向与当前目标存储单元邻近的前一层存储单元阵列中的存储单元及后一层存储单元阵列中的存储单元。
图8为根据本公开又一实施例所示的在第一方向与第二方向相反时根据第一方向与第二方向确定参考存储单元的一种示例性方案。
参照图8所示，第一方向为自下而上，第二方向为自上而下，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn+1及字线WLn-1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元。
图9为根据本公开又一实施例所示的在第一方向与第二方向相反时根据第一方向与第二方向确定参考存储单元的另一种示例性方案。
参照图9所示，第一方向为自上而下，第二方向为自下而上，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn-1及字线WLn+1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元。
根据本公开的实施例，在参考单侧时，读写顺序一致时，还可以采用影响相对较小的一侧的相邻存储单元。参考存储单元根据第一方向与第二方向确定还可以包括：当第二方向与第一方向相同时，参考存储单元为沿着第二方向与当前目标存储单元邻近的前一层存储单元阵列中的存储单元。
图10为根据本公开再一实施例所示的在第一方向与第二方向相同时根据第一方向与第二方向确定参考存储单元的一种示例性方案。
参照图10所示，第一方向为自下而上，第二方向也是自下而上，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn-1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元。
图11为根据本公开再一实施例所示的在第一方向与第二方向相同时根据第一方向与第二方向确定参考存储单元的另一种示例性方案。
参照图11所示，第一方向为自上而下，第二方向也是自上而下，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn+1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元。
下面结合图12-图15来示例性描述随机读取时如何确定参考存储单元的方案。
根据本公开的实施例，参考存储单元根据第一方向确定，包括：参考存储单元为沿着第一方向与当前目标存储单元邻近的后一层存储单元阵列中的存储单元。
图12为根据本公开一实施例所示的第一方向为自下而上时根据第一方向确定参考存储单元的一种示例性方案。
参照图12所示，第一方向为自下而上，读取时是随机读取，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn+1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元。
图13为根据本公开一实施例所示的第一方向为自上而下时根据第一方向确定参考存储单元的另一种示例性方案。
参照图13所示，第一方向是自上而下，读取时是随机读取，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn-1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元。
根据本公开的实施例，参考存储单元根据第一方向确定，包括：参考存储单元为沿着第一方向与当前目标存储单元邻近的后一层存储单元阵列中的存储单元及前一层存储单元阵列中的存储单元。
图14为根据本公开另一实施例所示的第一方向为自下而上时根据第一方向确定参考存储单元的一种示例性方案。
参照图14所示，第一方向是自下而上，读取时是随机读取，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn+1及字线WLn-1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元。
图15为根据本公开另一实施例所示的第一方向为自上而下时根据第一方向确定参考存储单元的另一种示例性方案。
参照图15所示，第一方向是自上而下，读取时是随机读取，当前目标存储单元所在的字线为WLn，参考存储单元为字线WLn-1及字线WLn+1上与当前目标存储单元对应同一个垂直通道结构(例如沟道)的存储单元。
下面结合图16-图18来介绍采用本公开实施例的用于LEPS软译码估计的读写方法得到的LLR值进行软译码与现有译码方式进行译码的纠错能力、迭代次数以及误码率等性能的对比。
图16为采用本公开实施例所示的用于LEPS软译码估计的读写方法进行软译码与现有译码方式的纠错能力对比图。图17为采用本公开实施例所示的用于LEPS软译码估计的读写方法进行软译码与现有译码方式的迭代次数对比图。图18为采用本公开实施例所示的用于LEPS软译码估计的读写方法进行软译码与现有译码方式的误码率对比图。
图16-图18中，各图例的含义为：LEPS(WLn-1)对应图10所示的结构，LEPS(WLn+1)对应图6所示的结构，LEPS(WLn±1)with 1 side errors对应图8所示的结构，LEPS(WLn+1)witherrors对应图12所示的结构，LEPS(WLn±1)with 2 side errors表示图14所示的结构。LEPS(WLn±1)ideal scheme表示理想情况下的曲线。基于图16-图18所示的曲线可知，本公开实施例的读写方法中，在读写顺序一致，例如顺序写且顺序读时，参考字线WLn-1与传统纠错算法的纠错能力、迭代次数和误码率的差别不大；同时，在顺序写顺序读时WLn+1有错误，错误对纠错能力影响不大。在读写顺序不一致的情况下，例如顺序写且逆序读得到的纠错性能与顺序写、随机读的情况下得到的纠错性能之间的差异较小，这两种读写方式下，参考字线WLn+1可以看到有一个明显的纠错能力提高，迭代次数和误码率降低，提升了纠错性能。写入方向为自下而上(也可以是自上而下)时，参考WLn±1相较于参考字线WLn+1在纠错性能上有更进一步的提升。
这里以自下而上顺序写入的方式作为示例，字线WLn+1的影响相对更大，使得纠错能力提升；如果写入顺序变化为自上而下，则字线WLn-1的影响相对更大。变化顺序写入的方向后，对应的情况根据前述的示例进行变化即可，例如，图8所示结构的性能与图9所示结构的性能一致，图10所示结构的性能与图11所示结构的性能一致。
本公开的第二个示例性实施例提供了一种用于LEPS软译码估计的读写装置。上述读写装置用于对三维存储器进行读写操作。
本实施例中，三维存储器包括：垂直于衬底设置的多个垂直通道结构，与多条垂直通道结构交叉设置的且相互平行的多层存储单元阵列，上下层的存储单元阵列中位置对应的存储单元连接于同一个垂直通道结构。
在一实施例中，该存储器可以是计算机可读存储介质，可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
图19为根据本公开实施例所示的用于LEPS软译码估计的读写装置的结构框图。
参照图19所示，读写装置2包括：写入模块21、读取模块22以及LLR值确定单元23。
本实施例的三维存储器作为上述读写装置实施读写操作的实施对象，该读写装置与三维存储器可以是独立的两个个体，参照图19中单点划线所示；该读写装置也可以位于该三维存储器的内部，在三维存储器内实施读写操作，上述读写操作可以是由控制器进行控制，如图19中双点划线所示。
在该三维存储器上基于上述写入模块21、读取模块22以及LLR值确定单元23执行步骤S11、步骤S12、S13和步骤S14的操作。
写入模块21用于将信息位编码得到的码字沿着第一方向依次写入至三维存储器中各层存储单元阵列的目标存储单元。第一方向包括自下而上或自上而下。
读取模块22用于随机对各层存储单元阵列中的目标存储单元进行读取，或者按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取。第二方向与第一方向相同或相反。
其中，当前目标存储单元的综合分布态根据与当前目标存储单元对应同一个垂直通道结构的参考存储单元对于当前目标存储单元分布态的影响确定。当随机对各层存储单元阵列中的目标存储单元进行读取时，参考存储单元根据第一方向确定。当按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取时，参考存储单元根据第一方向与第二方向确定。预先建立的LLR表的输入量为：存储时间、阈值电压分区和综合分布态，输出量为LLR值。
LLR值确定单元23用于根据读取时当前目标存储单元对应的存储时间、阈值电压分区、综合分布态以及一预先建立的LLR表确定当前目标存储单元的LLR值，以基于当前目标存储单元的LLR值对目标存储单元的码字进行软译码操作。
预先建立LLR表的操作可以预先在三维存储器上实施，将建立的LLR存储在一存储模块中，该存储模块可以位于该三维存储器上，或者也可以位于该三维存储器之外的其它存储装置或者服务器中，采用读写装置从存储模块调用即可。
本公开的第三个示例性实施例提供了一种电子设备。上述电子设备包括：一个或多个处理器；以及用于存储一个或多个程序的存储装置。其中，当一个或多个程序被一个或多个处理器执行时，使得一个或多个处理器实现如上所述的任一种读写方法。
该电子设备包括：计算机、手机、智能音响、可穿戴智能设备、机器人或智能芯片等。
在一实施例中，该电子设备可以与上述三维存储器为独立的两个个体，例如，电子设备为计算机，上述三维存储器为U盘。也可以是上述三维存储器作为该电子设备的组成部分，例如电子设备为计算机，上述存储器为该计算机内部的NAND闪存芯片。
根据本公开实施例的方法流程可以被实现为计算机软件程序。上述写入模块21、读取模块22以及LLR值确定单元23可以是计算机程序指令。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读存储介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。
综上所述，本公开的实施例提供了一种用于LEPS软译码估计的读写方法、装置及电子设备，在选取对于当前目标存储单元的综合分布态具有影响的参考存储单元时，该影响例如为横向扩散效应或者电容耦合效应等，通过对写入顺序以及读取顺序对于参考存储单元的选取的影响考虑进来，基于写入的顺序和读取的方式来确定参考存储单元，以基于上述参考存储单元的影响得到当前读取的存储单元的综合分布态对应的LLR值进行软译码操作，使得纠错能力提升，同时减少了迭代次数；另外还可以在纠错能力、读写效率和内存占据等方面之间进行权衡选择，以提升存储器的综合性能。
本公开的实施例中，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。流程图和实施例示例性描述的执行顺序并不是唯一的，其他合乎逻辑的执行顺序均在本公开的保护范围之内。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种用于LEPS软译码估计的读写方法，其特征在于，应用于三维存储器，所述三维存储器包括：垂直于衬底设置的多个垂直通道结构，与所述多条垂直通道结构交叉设置的且相互平行的多层存储单元阵列，上下层的存储单元阵列中位置对应的存储单元连接于同一个垂直通道结构，所述读写方法包括：
将信息位编码得到的码字沿着第一方向依次写入至所述三维存储器中各层存储单元阵列的目标存储单元；所述第一方向包括自下而上或自上而下；
随机对各层存储单元阵列中的目标存储单元进行读取，或者按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取，所述第二方向与所述第一方向相同或相反；以及
根据读取时当前目标存储单元对应的存储时间、阈值电压分区、综合分布态以及一预先建立的LLR表确定当前目标存储单元的LLR值，以基于当前目标存储单元的LLR值对当前目标存储单元的码字进行软译码操作；
其中，所述当前目标存储单元的综合分布态根据与所述当前目标存储单元对应同一个垂直通道结构的参考存储单元对于当前目标存储单元分布态的影响确定；当随机对各层存储单元阵列中的目标存储单元进行读取时，所述参考存储单元根据所述第一方向确定；当按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取时，所述参考存储单元根据所述第一方向与所述第二方向确定；所述预先建立的LLR表的输入量为：存储时间、阈值电压分区和综合分布态，输出量为LLR值。
2.根据权利要求1所述的读写方法，其特征在于，所述参考存储单元根据所述第一方向与所述第二方向确定包括：
当所述第二方向与所述第一方向相同时，所述参考存储单元为沿着所述第二方向与所述当前目标存储单元邻近的后一层存储单元阵列中的存储单元。
3.根据权利1所述的读写方法，其特征在于，所述参考存储单元根据所述第一方向与所述第二方向确定包括：
当所述第二方向与所述第一方向相反时，所述参考存储单元为沿着所述第二方向与所述当前目标存储单元邻近的前一层存储单元阵列中的存储单元。
4.根据权利1所述的读写方法，其特征在于，所述参考存储单元根据所述第一方向与所述第二方向确定包括：
当所述第二方向与所述第一方向相反时，所述参考存储单元为沿着所述第二方向与所述当前目标存储单元邻近的前一层存储单元阵列中的存储单元及后一层存储单元阵列中的存储单元。
5.根据权利要求1所述的读写方法，其特征在于，所述参考存储单元根据所述第一方向与所述第二方向确定包括：
当所述第二方向与所述第一方向相同时，所述参考存储单元为沿着所述第二方向与所述当前目标存储单元邻近的前一层存储单元阵列中的存储单元。
6.根据权利要求1所述的读写方法，其特征在于，所述参考存储单元根据所述第一方向确定，包括：
所述参考存储单元为沿着所述第一方向与所述当前目标存储单元邻近的后一层存储单元阵列中的存储单元。
7.根据权利要求1所述的读写方法，其特征在于，所述参考存储单元根据所述第一方向确定，包括：
所述参考存储单元为沿着所述第一方向与所述当前目标存储单元邻近的后一层存储单元阵列中的存储单元及前一层存储单元阵列中的存储单元。
8.根据权利要求1所述的读写方法，其特征在于，预先建立所述LLR表的方法为：
对存储器进行读取测试，在某一存储时间下，获取已经知道准确编码的当前目标存储单元以及该当前目标存储单元邻近的存储单元各自的阈值电压分布及分布态，根据与该当前目标存储单元邻近的存储单元对于该当前目标存储单元分布态的影响确定当前目标存储单元的综合分布态，根据综合分布态计算得到不同阈值电压分区的LLR值；获取不同的存储时间下对应的阈值电压分区和综合分布态，从而得到输入量为：存储时间、阈值电压分区和综合分布态，输出量为LLR值的LLR表。
9.一种用于LEPS软译码估计的读写装置，其特征在于，所述读写装置用于对三维存储器进行读写操作，所述三维存储器包括：垂直于衬底设置的多个垂直通道结构，与所述多条垂直通道结构交叉设置的且相互平行的多层存储单元阵列，上下层的存储单元阵列中位置对应的存储单元连接于同一个垂直通道结构，所述读写装置包括：
写入模块，用于将信息位编码得到的码字沿着第一方向依次写入至所述三维存储器中各层存储单元阵列的目标存储单元；所述第一方向包括自下而上或自上而下；
读取模块，用于随机对各层存储单元阵列中的目标存储单元进行读取，或者按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取，所述第二方向与所述第一方向相同或相反；以及
LLR值确定单元，用于根据渎取时当前目标存储单元对应的存储时间、阈值电压分区、综合分布态以及一预先建立的LLR表确定当前目标存储单元的LLR值，以基于当前目标存储单元的LLR值对目标存储单元的码字进行软译码操作；
其中，所述当前目标存储单元的综合分布态根据与所述当前目标存储单元对应同一个垂直通道结构的参考存储单元对于当前目标存储单元分布态的影响确定；当随机对各层存储单元阵列中的目标存储单元进行读取时，所述参考存储单元根据所述第一方向确定；当按照第二方向依序对各层存储单元阵列中的目标存储单元进行读取时，所述参考存储单元根据所述第一方向与所述第二方向确定；所述预先建立的LLR表的输入量为：存储时间、阈值电压分区和综合分布态，输出量为LLR值。
10.一种电子设备，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序；
其中，当所述一个或多个程序被所述一个或多个处理器执行时，使得所述一个或多个处理器实现权利要求1-8中任一项所述的读写方法。
CN202011351051.0A 2020-11-25 2020-11-25 用于leps软译码估计的读写方法、装置及电子设备 Active CN112466352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011351051.0A CN112466352B (zh) 2020-11-25 2020-11-25 用于leps软译码估计的读写方法、装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011351051.0A CN112466352B (zh) 2020-11-25 2020-11-25 用于leps软译码估计的读写方法、装置及电子设备

Publications (2)

Publication Number Publication Date
CN112466352A true CN112466352A (zh) 2021-03-09
CN112466352B CN112466352B (zh) 2022-05-10

Family

ID=74808764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011351051.0A Active CN112466352B (zh) 2020-11-25 2020-11-25 用于leps软译码估计的读写方法、装置及电子设备

Country Status (1)

Country Link
CN (1) CN112466352B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130185599A1 (en) * 2011-01-04 2013-07-18 Lsi Corporation Detection and decoding in flash memories using correlation of neighboring bits
US20170269993A1 (en) * 2016-03-21 2017-09-21 NandEXT S.r.l. Method for decoding bits in a solid state drive, and related solid state drive
CN110797075A (zh) * 2018-08-02 2020-02-14 爱思开海力士有限公司 具有可重新配置的邻区辅助llr校正的nand闪速存储器
CN111429959A (zh) * 2020-03-23 2020-07-17 中国科学院微电子研究所 Ldpc软译码方法、存储器及电子设备
CN111863088A (zh) * 2020-08-04 2020-10-30 长江存储科技有限责任公司 一种信息译码方法、装置、电子设备及存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130185599A1 (en) * 2011-01-04 2013-07-18 Lsi Corporation Detection and decoding in flash memories using correlation of neighboring bits
US20170269993A1 (en) * 2016-03-21 2017-09-21 NandEXT S.r.l. Method for decoding bits in a solid state drive, and related solid state drive
CN110797075A (zh) * 2018-08-02 2020-02-14 爱思开海力士有限公司 具有可重新配置的邻区辅助llr校正的nand闪速存储器
CN111429959A (zh) * 2020-03-23 2020-07-17 中国科学院微电子研究所 Ldpc软译码方法、存储器及电子设备
CN111863088A (zh) * 2020-08-04 2020-10-30 长江存储科技有限责任公司 一种信息译码方法、装置、电子设备及存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张明明 等: "3D NAND闪存数据保持力与初始状态依赖性研究", 《电子学报》 *

Also Published As

Publication number Publication date
CN112466352B (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
US10552259B2 (en) Recovery combining hard decoding, soft decoding and artificial codeword generation
US10846173B2 (en) Method for accessing flash memory module and associated flash memory controller and memory device
US8582360B2 (en) Read method for nonvolatile memory device, and data storage system using the same
US20180260322A1 (en) Method, flash memory controller, memory device for accessing flash memory
KR100902008B1 (ko) 메모리 셀에 멀티 비트 데이터를 저장하는 플래시 메모리를 포함한 메모리 시스템
US20140169102A1 (en) Log-likelihood ratio and lumped log-likelihood ratio generation for data storage systems
US8386868B2 (en) Using programming-time information to support error correction
US8699269B1 (en) Systems and methods for improving error distributions in multi-level cell memory systems
US20170257117A1 (en) Convolutional low-density parity-check coding
CN102314949B (zh) 数据读取方法、控制电路与存储器控制器
US20170315868A1 (en) Method for accessing flash memory module and associated flash memory controller and memory device
CN111429959A (zh) Ldpc软译码方法、存储器及电子设备
US20110249496A1 (en) Program method of multi-bit memory device and data storage system using the same
US11532364B2 (en) Controller and operation method thereof
CN116153364A (zh) 估计非参数化最佳读取阈值的系统和方法
CN112599169B (zh) 存储器的读操作控制方法及装置以及存储器控制器
US11249848B2 (en) Error check code (ECC) decoder and memory system including ECC decoder
CN114464241A (zh) 用于读取错误恢复的系统和方法
CN108255634B (zh) 一种数据读取方法及装置
CN114496044A (zh) 使用无模型回归的读取阈值优化系统和方法
CN111290876B (zh) 存储器系统及其操作方法
CN110569143B (zh) 用于存储器系统的解码器及其方法
CN112466352B (zh) 用于leps软译码估计的读写方法、装置及电子设备
US20240038318A1 (en) Read-write method and apparatus for leps soft decoding estimation, and electronic device
CN115470052A (zh) 存储芯片的坏块检测方法、检测装置及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant