CN112463870B - 一种基于fpga的数据库sql加速方法 - Google Patents

一种基于fpga的数据库sql加速方法 Download PDF

Info

Publication number
CN112463870B
CN112463870B CN202110144616.6A CN202110144616A CN112463870B CN 112463870 B CN112463870 B CN 112463870B CN 202110144616 A CN202110144616 A CN 202110144616A CN 112463870 B CN112463870 B CN 112463870B
Authority
CN
China
Prior art keywords
data
acceleration
circuit
terminal
accelerator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110144616.6A
Other languages
English (en)
Other versions
CN112463870A (zh
Inventor
黄超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Xindongtai Information Technology Co ltd
Original Assignee
Nanjing Xindongtai Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Xindongtai Information Technology Co ltd filed Critical Nanjing Xindongtai Information Technology Co ltd
Priority to CN202110144616.6A priority Critical patent/CN112463870B/zh
Publication of CN112463870A publication Critical patent/CN112463870A/zh
Application granted granted Critical
Publication of CN112463870B publication Critical patent/CN112463870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/20—Information retrieval; Database structures therefor; File system structures therefor of structured data, e.g. relational data
    • G06F16/25—Integrating or interfacing systems involving database management systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/084—Backpropagation, e.g. using gradient descent
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/02—Protocols based on web technology, e.g. hypertext transfer protocol [HTTP]
    • H04L67/025—Protocols based on web technology, e.g. hypertext transfer protocol [HTTP] for remote control or remote monitoring of applications
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/14—Session management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computational Linguistics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Databases & Information Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提供了一种基于FPGA的数据库SQL加速方法,包括构建加速平台，加速预制，数据输出加速，数据存储加速及系统训练等5个步骤。本发明一方面系统构成简单，通用性好，数据处理能力强，可有效满足各类数据存储作业时加速处理的需求，提高数据处理及传输作业的工作效率；另一方面在数据加速处理时，数据加速效率高，数据处理稳定性好，且对数据加速处理控制自动化、智能化程度及控制精度高，从而极大的提高了数据处理的工作效率及质量。

Description

一种基于FPGA的数据库SQL加速方法
技术领域
本发明涉及一种基于FPGA的数据库SQL加速方法，属计算机技术领域。
背景技术
目前随着网络技术的发展及用户对网速、数据处理能力的要求提高及计算机系统运行时所需处理数据量的增加，迫切需要提高数据在存储作业时的工作效率，针对这一问题，当前虽然开发了大量的相关技术，如专利公开号为CN109284250A，公开日为20190129，专利申请号为201811048816.6，专利名称为一种基于大规模FPGA芯片的计算加速系统及其加速方法。专利公开号为CN110597627A，公开日为20191220，申请号为201910786074.5，专利名称为基于虚拟FPGA的数据库运算加速装置及加速方法。虽然可以一定程度满足数据加速处理的工作需要，但在实际使用中发现，当前的数据加速系统数据处理能力相对较差，数据加速系统运行时加速速率及数据处理作业的合理性和科学性相对较低，同时在数据处理过程中，数据加速处理作业控制精度、控制效率及控制作业的自动化程度也相对较低，难以有效满足使用的需要，同时当前数据加速系统在运行时缺乏有效的抗故障能力，因此造成当前数据加速处理系统运行的稳定性和可靠性相对较低，难以有效满足实际使用的需要。
针对这一问题，迫切需要开发一种全新的数据加速处理方法，以满足实际工作的需要。
发明内容
针对现有技术上存在的不足，本发明提供一种基于FPGA的数据库SQL加速方法，以克服现有同类产品生产中存在的不足，满足实际使用的需要。
为了达到上述目的，本发明提供如下技术方案：
一种基于FPGA的数据库SQL加速方法，包括以下步骤：
S1，构建加速平台，首先将采用SQL数据库为基础的服务器分别与至少一个数据加速器和至少一个操控终端间建立数据连接，同时将采用SQL数据库为基础的服务器和各数据加速器通过数据通讯网关与外部相同的数据通讯系统建立数据连接，然后将各数据加速器间通过通讯网络相互连接并构成一个加速局域网，所述加速局域网通过至少一个通讯网关与各操控终端连接；
S2，加速预制，完成S1步骤后，通过操控终端对各数据加速器的运行优先级进行设定，同时设定各数据加速器处理数据类型、各数据加速器数据加速运行参数、数据计算运算管理算法及数据加速运算优先级及控制策略，同时通过操控终端对各数据加速器运行状态进行全程监控；
S3，数据输出加速，在进行数据输出时，首先由外部数据通讯系统通过通讯网关向采用SQL数据库为基础的服务器发送数据调取请求，当采用SQL数据库为基础的服务器接收到数据调取请求后，首先调取相应的数据信息，并在采用SQL数据库为基础的服务器的内存中生成所选择数据的复制映射文件，然后将映射文件通过数据通讯端口发送至数据加速器中，由数据加速器根据S2步骤设定的参数运行，然后通过通讯网关与外部系统建立数据连接，即可完成数据输出加速；
S4，数据存储加速，在进行数据存储作业时，外部设备首先通过通讯网关向采用SQL数据库为基础的服务器发送数据存储请求，然后由采用SQL数据库为基础的服务器为待存储数据设置数据存储空间，并同时将待存储数据发送至数据加速器中进行加速运算并缓存，最后在数据存储空间设置完成后，将数据加速器中经过加速处理后的数据直接存储到相应的存储空间中；
S5，系统训练，在S3和S4步骤运行过程中，由操控终端对各数据加速器运行状态进行监控，并根据监控的数据进行深度学习，得到各数据加速器对各类数据加速运行时相应的数据加速运算优先级及控制策略，然后根据控制策略对数据加速器运行状态进行自动协调控制。
进一步的，所述的S1步骤中，所述数据加速器包括承载箱、操作面板、基于CPU芯片的主控电路板、基于FPGA芯片和GPU芯片的加速电路板、稳压直流电源、插接端子座、插接端子头、串口通讯端子、接线端子，其中承载箱为横断面呈“凵”字形槽状结构，其上端面与操作面板连接并构成密闭腔体结构，所述基于CPU芯片的主控电路板嵌于承载箱内，与承载箱底部平行分布并与承载箱底部间通过若干绝缘端子连接，所述基于CPU芯片的主控电路板下端面与承载箱底部间间距为5—30毫米，其上端面均布若干插接端子座，并与插接端子座电气连接，所述加速电路板至少两个，嵌于承载箱内，与承载箱侧底部垂直分布，并与承载箱侧表面间通过滑轨滑动连接，且各加速电路板均设至少一个插接端子头，并通过插接端子头与基于CPU芯片的主控电路板的插接端子座电气连接，所述稳压直流电源嵌于承载箱内并与承载箱侧壁内表面间固定连接，所述基于CPU芯片的主控电路板、加速电路板均与至少一个串口通讯端子电气连接，所述稳压直流电源与至少一个接线端子电气连接，所述串口通讯端子、接线端子均若干，并嵌于操作面板上端面。
进一步的，所述的基于CPU芯片的主控电路板包括基于CPU的中央数据处理电路、数据通讯总线电路、MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路，其中基于CPU的中央数据处理电路通过数据通讯总线电路分别与MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路电气连接，且所述MOS驱动电路和I/O端口电路均与各插接端子座电气连接。
进一步的，所述的加速电路板包括基于FPGA芯片的数据处理电路、基于GPU芯片的图形加速电路、基于PID的加速运算电路、数据通讯总线电路、MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路，其中所述基于FPGA芯片的数据处理电路、基于GPU芯片的图形加速电路、基于PID的加速运算电路相互并联，并分别与数据通讯总线电路电气连接，所述数据通讯总线电路另分别与MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路电气连接，且所述MOS驱动电路和I/O端口电路均与插接端子头、串口通讯端子电气连接。
进一步的，所述的滑轨为横断面呈“匚”槽状结构，所述滑轨内设与滑轨同轴分布承载弹簧和与滑轨滑动连接的滑块，所述滑块后半部分嵌于滑轨内并与滑轨滑动连接，且所述滑块下端面通过承载弹簧与滑轨底部连接，上端面与加速电路板侧表面连接，所述滑块对应的滑轨侧表面设弹性定位销，并通过弹性定位销与滑轨侧表面连接。
进一步的，所述的S2步骤中，数据加速器运行优先级以各数据加速器数据缓存电路中数据存储空间容量为判断依据，优先级与数据存储空间容量呈正比；所述数据加速运算优先级从高到低依次为字符数据、音频数据、图像数据和视频数据。
进一步的，所述的S2步骤中，在操控终端中录入基于BP神经网络系统及LTSM神经网络系统中的任意一种或两种共用。
本发明一方面系统构成简单，通用性好，数据处理能力强，可有效满足各类数据存储作业时加速处理的需求，提高数据处理及传输作业的工作效率，且抗故障能力强；另一方面在数据加速处理时，数据加速效率高，数据处理稳定性好，且对数据加速处理控制自动化、智能化程度及控制精度高，从而极大的提高了数据处理的工作效率及质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明加速方法流程图；
图2为数据加速系统结构原理图；
图3为数据加速器结构示意图；
图4为滑轨结构示意图；
图5为基于CPU芯片的主控电路板电路原理结构示意图；
图6为基于FPGA芯片和GPU芯片的加速电路板原理结构示意图。
图中各标号：承载箱1、操作面板2、主控电路板3、加速电路板4、稳压直流电源5、插接端子座6、插接端子头7、串口通讯端子8、接线端子9、绝缘端子10、滑轨11、承载弹簧111、滑块112、弹性定位销113。
具体实施方式
下面将结合本发明的附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1—2所示，一种基于FPGA的数据库SQL加速方法，包括以下步骤：
S1，构建加速平台，首先将采用SQL数据库为基础的服务器分别与至少一个数据加速器和至少一个操控终端间建立数据连接，同时将采用SQL数据库为基础的服务器和各数据加速器通过数据通讯网关与外部相同的数据通讯系统建立数据连接，然后将各数据加速器间通过通讯网络相互连接并构成一个加速局域网，所述加速局域网通过至少一个通讯网关与各操控终端连接；
S2，加速预制，完成S1步骤后，通过操控终端对各数据加速器的运行优先级进行设定，同时设定各数据加速器处理数据类型、各数据加速器数据加速运行参数、数据计算运算管理算法及数据加速运算优先级及控制策略，同时通过操控终端对各数据加速器运行状态进行全程监控；
S3，数据输出加速，在进行数据输出时，首先由外部数据通讯系统通过通讯网关向采用SQL数据库为基础的服务器发送数据调取请求，当采用SQL数据库为基础的服务器接收到数据调取请求后，首先调取相应的数据信息，并在采用SQL数据库为基础的服务器的内存中生成所选择数据的复制映射文件，然后将映射文件通过数据通讯端口发送至数据加速器中，由数据加速器根据S2步骤设定的参数运行，然后通过通讯网关与外部系统建立数据连接，即可完成数据输出加速；
S4，数据存储加速，在进行数据存储作业时，外部设备首先通过通讯网关向采用SQL数据库为基础的服务器发送数据存储请求，然后由采用SQL数据库为基础的服务器为待存储数据设置数据存储空间，并同时将待存储数据发送至数据加速器中进行加速运算并缓存，最后在数据存储空间设置完成后，将数据加速器中经过加速处理后的数据直接存储到相应的存储空间中；
S5，系统训练，在S3和S4步骤运行过程中，由操控终端对各数据加速器运行状态进行监控，并根据监控的数据进行深度学习，得到各数据加速器对各类数据加速运行时相应的数据加速运算优先级及控制策略，然后根据控制策略对数据加速器运行状态进行自动协调控制。
如图3—6所示，所述的S1步骤中，所述数据加速器包括承载箱1、操作面板2、基于CPU芯片的主控电路板3、基于FPGA芯片和GPU芯片的加速电路板4、稳压直流电源5、插接端子座6、插接端子头7、串口通讯端子8、接线端子9，其中承载箱1为横断面呈“凵”字形槽状结构，其上端面与操作面板2连接并构成密闭腔体结构，所述基于CPU芯片的主控电路板3嵌于承载箱1内，与承载箱1底部平行分布并与承载箱1底部间通过若干绝缘端子10连接，所述基于CPU芯片的主控电路板3下端面与承载箱1底部间间距为5—30毫米，其上端面均布若干插接端子座6，并与插接端子座6电气连接，所述加速电路板4至少两个，嵌于承载箱1内，与承载箱1侧底部垂直分布，并与承载箱1侧表面间通过滑轨11滑动连接，且各加速电路板4均设至少一个插接端子头7，并通过插接端子头7与基于CPU芯片的主控电路板3的插接端子座6电气连接，所述稳压直流电源5嵌于承载箱1内并与承载箱1侧壁内表面间固定连接，所述基于CPU芯片的主控电路板3、加速电路板4均与至少一个串口通讯端子8电气连接，所述稳压直流电源5与至少一个接线端子9电气连接，所述串口通讯端子8、接线端子9均若干，并嵌于操作面板2上端面。
其中，所述的基于CPU芯片的主控电路板3包括基于CPU的中央数据处理电路、数据通讯总线电路、MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路，其中基于CPU的中央数据处理电路通过数据通讯总线电路分别与MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路电气连接，且所述MOS驱动电路和I/O端口电路均与各插接端子座6电气连接。
同时，所述的加速电路板4包括基于FPGA芯片的数据处理电路、基于GPU芯片的图形加速电路、基于PID的加速运算电路、数据通讯总线电路、MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路，其中所述基于FPGA芯片的数据处理电路、基于GPU芯片的图形加速电路、基于PID的加速运算电路相互并联，并分别与数据通讯总线电路电气连接，所述数据通讯总线电路另分别与MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路电气连接，且所述MOS驱动电路和I/O端口电路均与插接端子头7、串口通讯端子8电气连接。
此外，所述的滑轨11为横断面呈“匚”槽状结构，所述滑轨11内设与滑轨11同轴分布承载弹簧111和与滑轨11滑动连接的滑块112，所述滑块112后半部分嵌于滑轨11内并与滑轨11滑动连接，且所述滑块112下端面通过承载弹簧111与滑轨11底部连接，上端面与加速电路板4侧表面连接，所述滑块112对应的滑轨11侧表面设弹性定位销113，并通过弹性定位销113与滑轨11侧表面连接。
本实施例中，所述的S2步骤中，数据加速器运行优先级以各数据加速器数据缓存电路中数据存储空间容量为判断依据，优先级与数据存储空间容量呈正比；所述数据加速运算优先级从高到低依次为字符数据、音频数据、图像数据和视频数据。
值得注意的，所述的S2步骤中，在操控终端中录入基于BP神经网络系统及LTSM神经网络系统中的任意一种或两种共用。
本发明在具体实施中，当数据加速器构成的局域网中的某个或某几个数据加速器发生故障或需要维护作业时，可直接将故障或需要维护的数据加速器停机，并通过控制终端对剩余的各数据加速器的运行参数进行设置，通过剩余正常的数据加速器进行数据加速处理，从而达到提高系统运行抗故障能力的目的。
本发明一方面系统构成简单，通用性好，数据处理能力强，可有效满足各类数据存储作业时加速处理的需求，提高数据处理及传输作业的工作效率；另一方面在数据处理加速处理时，数据加速效率高，数据处理稳定性好，且对数据加速处理控制自动化、智能化程度及控制精度高，从而极大的提高了数据处理的工作效率及质量。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (7)

1.一种基于FPGA的数据库SQL加速方法，其特征在于：包括以下步骤：
S1，构建加速平台，首先将采用SQL数据库为基础的服务器分别与至少一个数据加速器和至少一个操控终端间建立数据连接，同时将采用SQL数据库为基础的服务器和各数据加速器通过数据通讯网关与外部相同的数据通讯系统建立数据连接，然后将各数据加速器间通过通讯网络相互连接并构成一个加速局域网，所述加速局域网通过至少一个通讯网关与各操控终端连接；
S2，加速预制，完成S1步骤后，通过操控终端对各数据加速器的运行优先级进行设定，同时设定各数据加速器处理数据类型、各数据加速器数据加速运行参数、数据计算运算管理算法及数据加速运算优先级及控制策略，同时通过操控终端对各数据加速器运行状态进行全程监控；
S3，数据输出加速，在进行数据输出时，首先由外部数据通讯系统通过通讯网关向采用SQL数据库为基础的服务器发送数据调取请求，当采用SQL数据库为基础的服务器接收到数据调取请求后，首先调取相应的数据信息，并在采用SQL数据库为基础的服务器的内存中生成所选择数据的复制映射文件，然后将映射文件通过数据通讯端口发送至数据加速器中，由数据加速器根据S2步骤设定的参数运行，然后通过通讯网关与外部系统建立数据连接，即可完成数据输出加速；
S4，数据存储加速，在进行数据存储作业时，外部设备首先通过通讯网关向采用SQL数据库为基础的服务器发送数据存储请求，然后由采用SQL数据库为基础的服务器为待存储数据设置数据存储空间，并同时将待存储数据发送至数据加速器中进行加速运算并缓存，最后在数据存储空间设置完成后，将数据加速器中经过加速处理后的数据直接存储到相应的存储空间中；
S5，系统训练，在S3和S4步骤运行过程中，由操控终端对各数据加速器运行状态进行监控，并根据监控的数据进行深度学习，得到各数据加速器对各类数据加速运行时相应的数据加速运算优先级及控制策略，然后根据控制策略对数据加速器运行状态进行自动协调控制。
2.根据权利要求1所述的一种基于FPGA的数据库SQL加速方法，其特征在于： S1步骤中，所述数据加速器包括承载箱（1）、操作面板（2）、基于CPU芯片的主控电路板（3）、基于FPGA芯片和GPU芯片为基础的加速电路板（4）、稳压直流电源（5）、插接端子座（6）、插接端子头（7）、串口通讯端子（8）、接线端子（9），其中承载箱（1）为横断面呈“凵”字形槽状结构，其上端面与操作面板（2）连接并构成密闭腔体结构，所述基于CPU芯片的主控电路板（3）嵌于承载箱（1）内，与承载箱（1）底部平行分布并与承载箱（1）底部间通过若干绝缘端子（10）连接，所述基于CPU芯片的主控电路板（3）下端面与承载箱（1）的底部间距为5—30毫米，其上端面均布若干插接端子座（6），并与插接端子座（6）电气连接，所述加速电路板（4）至少两个，嵌于承载箱（1）内，与承载箱（1）侧底部垂直分布，所述加速电路板（4）与承载箱（1）侧表面间通过滑轨（11）滑动连接，且各加速电路板（4）均设至少一个插接端子头（7），并通过插接端子头（7）与主控电路板（3）的插接端子座（6）电气连接，所述稳压直流电源（5）嵌于承载箱（1）内并与承载箱（1）侧壁内表面间固定连接，所述基于CPU芯片的主控电路板（3）、加速电路板（4）均与至少一个串口通讯端子（8）电气连接，所述稳压直流电源（5）与至少一个接线端子（9）电气连接，所述串口通讯端子（8）、接线端子（9）均若干，并嵌于操作面板（2）上端面。
3.根据权利要求2所述的一种基于FPGA的数据库SQL加速方法，其特征在于：所述的基于CPU芯片的主控电路板（3）包括基于CPU的中央数据处理电路、数据通讯总线电路、MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路，其中所述基于CPU的中央数据处理电路通过数据通讯总线电路分别与MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路电气连接，且所述MOS驱动电路和I/O端口电路均与各插接端子座（6）电气连接。
4.根据权利要求2所述的一种基于FPGA的数据库SQL加速方法，其特征在于：所述加速电路板（4）包括基于FPGA芯片的数据处理电路、基于GPU芯片的图形加速电路、基于PID的加速运算电路、数据通讯总线电路、MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路，其中所述基于FPGA芯片的数据处理电路、基于GPU芯片的图形加速电路、基于PID的加速运算电路相互并联，并分别与数据通讯总线电路电气连接，所述数据通讯总线电路另分别与MOS驱动电路、晶振时钟电路、数据缓存电路及I/O端口电路电气连接，且所述MOS驱动电路和I/O端口电路均与插接端子头（7）、串口通讯端子（8）电气连接。
5.根据权利要求2所述的一种基于FPGA的数据库SQL加速方法，其特征在于：所述的滑轨（11）为横断面呈“匚”槽状结构，所述滑轨（11）内设与滑轨（11）同轴分布承载弹簧（111）和与滑轨（11）滑动连接的滑块（112），所述滑块（112）后半部分嵌于滑轨（11）内并与滑轨（11）滑动连接，且所述滑块（112）下端面通过承载弹簧（111）与滑轨（11）底部连接，上端面与加速电路板（4）侧表面连接，所述滑块（112）对应的滑轨（11）侧表面设弹性定位销（113），并通过弹性定位销（113）与滑轨（11）侧表面连接。
6.根据权利要求1所述的一种基于FPGA的数据库SQL加速方法，其特征在于：S2步骤中，数据加速器运行优先级以各数据加速器数据缓存电路中数据存储空间容量为判断依据，优先级与数据存储空间容量呈正比；所述数据加速运算优先级从高到低依次为字符数据、音频数据、图像数据和视频数据。
7.根据权利要求1所述的一种基于FPGA的数据库SQL加速方法，其特征在于： S2步骤中，在操控终端中录入基于BP神经网络系统及LTSM神经网络系统中的任意一种或两种共用。
CN202110144616.6A 2021-02-03 2021-02-03 一种基于fpga的数据库sql加速方法 Active CN112463870B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110144616.6A CN112463870B (zh) 2021-02-03 2021-02-03 一种基于fpga的数据库sql加速方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110144616.6A CN112463870B (zh) 2021-02-03 2021-02-03 一种基于fpga的数据库sql加速方法

Publications (2)

Publication Number Publication Date
CN112463870A CN112463870A (zh) 2021-03-09
CN112463870B true CN112463870B (zh) 2021-05-04

Family

ID=74802589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110144616.6A Active CN112463870B (zh) 2021-02-03 2021-02-03 一种基于fpga的数据库sql加速方法

Country Status (1)

Country Link
CN (1) CN112463870B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109739833A (zh) * 2018-12-18 2019-05-10 山东超越数控电子股份有限公司 一种基于fpga的国产平台数据库加速系统及方法
CN110597627A (zh) * 2019-08-24 2019-12-20 中国电子科技集团公司第十五研究所 基于虚拟fpga的数据库运算加速装置及加速方法
CN110990638A (zh) * 2019-10-28 2020-04-10 北京大学 基于fpga-cpu异构环境的大规模数据查询加速装置及方法
WO2020142971A1 (en) * 2019-01-10 2020-07-16 Alibaba Group Holding Limited Systems and methods for providing database acceleration using a programmable logic device (pld)

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109739833A (zh) * 2018-12-18 2019-05-10 山东超越数控电子股份有限公司 一种基于fpga的国产平台数据库加速系统及方法
WO2020142971A1 (en) * 2019-01-10 2020-07-16 Alibaba Group Holding Limited Systems and methods for providing database acceleration using a programmable logic device (pld)
CN110597627A (zh) * 2019-08-24 2019-12-20 中国电子科技集团公司第十五研究所 基于虚拟fpga的数据库运算加速装置及加速方法
CN110990638A (zh) * 2019-10-28 2020-04-10 北京大学 基于fpga-cpu异构环境的大规模数据查询加速装置及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hybrid FPGA-accelerated SQL query processing;Louis Woods等;《2013 23rd International Conference on Field programmable Logic and Applications》;20131024;第1页 *
基于FPGA自动变速率采集实现及SQL数据库链接建立;王树东 等;《现代电子技术》;20150501;第38卷(第9期);第96-99页 *

Also Published As

Publication number Publication date
CN112463870A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
CN103115779B (zh) 一种电动汽车在线状态监测系统
CN106558083A (zh) 一种webp压缩算法帧内预测阶段的加速方法、装置及系统
CN112463870B (zh) 一种基于fpga的数据库sql加速方法
CN114201844A (zh) 一种基于iec61850标准的水电站全景建模方法
WO2023103248A1 (zh) 一种设备自动调试的方法、装置、设备、系统及存储介质
CN111062110A (zh) 一种基于cim的使用间隔模板快速构建变电站模型并生成站内接线图的方法
CN110135082A (zh) 一种pcb设计中负片层铜皮避让过孔的方法
CN116956203B (zh) 一种变压器分接开关动作特性测量方法及系统
CN113361108A (zh) 基于实时与预测数据的电力系统未来时段仿真方法及系统
US4783749A (en) Basic cell realized in the CMOS technique and a method for the automatic generation of such a basic cell
CN110705062A (zh) 基于5g的机柜能耗远程统计计量方法
CN107463540B (zh) 电能质量数据的处理方法及电能质量监测装置
CN115204005A (zh) 一种基于有限元和深度学习的短路电抗器磁场仿真方法
CN112163315B (zh) 一种交直流混合电网机电-电磁暂态仿真方法
CN114219109A (zh) 一种会议室巡检记录管理方法、装置和电子设备
CN111935171A (zh) 一种边缘计算下基于机器学习的终端安全策略选择方法
CN112693502A (zh) 基于大数据架构的城市轨道交通监察系统及方法
CN115588333A (zh) 一种断路器操作机构仿真培训系统及方法
CN113963101B (zh) 一种基于rpc的实时分布式集群同步渲染调度系统
CN113988322A (zh) 一种基于配网维修数据分析的预检方法及系统
CN114492896A (zh) 配电网扩展规划方法、装置、计算机设备和存储介质
CN115457168A (zh) 一种变电站监测画面绘制方法、装置、存储介质及设备
CN113032969A (zh) 一种配电网cps故障全过程快速仿真方法和系统
CN116910030A (zh) 一种综合监控系统图模库一体化设备建模方法
CN117411060A (zh) 一种依托电力数据开展清洁能源利用的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant