CN112463497A - 一种基于uvm的spi验证平台 - Google Patents
一种基于uvm的spi验证平台 Download PDFInfo
- Publication number
- CN112463497A CN112463497A CN202011430752.3A CN202011430752A CN112463497A CN 112463497 A CN112463497 A CN 112463497A CN 202011430752 A CN202011430752 A CN 202011430752A CN 112463497 A CN112463497 A CN 112463497A
- Authority
- CN
- China
- Prior art keywords
- spi
- uvm
- verification
- transaction
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种基于UVM的SPI验证平台，属于集成电路设计中IP验证领域。本发明给出搭建模块级可重用验证环境的方法，说明了验证环境内部各个组件的连接方式，给出了事务级SPI数据的定义格式，在所搭建的验证环境中可方便的构造测试用例，加快了覆盖率的收敛。本发明采用最新的UVM验证方法学和SystemVerilog语言搭建验证环境；所提出的UVM验证环境简洁可拓展，移植性较强，易于重用；可以灵活构造各种测试场景，添加受约束随机激励，加速覆盖率收敛。
Description
技术领域
本发明涉及集成电路设计中IP验证技术领域，特别涉及一种基于UVM的SPI验证平台。
背景技术
随着SoC设计和FPGA设计规模的不断扩大，SoC芯片内部集成的IP模块越来越多，其功能也越来越庞大，芯片的开发周期也越来越长，验证平台的搭建也更加复杂。芯片验证在整个SoC设计中占据至关重要的作用，在当今各大主流的集成电路设计公司中，验证在整个芯片研发周期中所占时间比例多达7成，传统的芯片验证方式已经不能满足当今大规模IC芯片设计的验证需求。传统的验证环境搭建基于Verilog语言，编写定向测试激励，不能有效的覆盖所有的待测功能点，在不同的项目之间不能进行重用，代码调试也比较困难，验证效率比较低，增加了芯片研发的周期和成本。
为了解决芯片验证过程中的各种问题，提高芯片验证效率，accellra组织推出了UVM（Universal Verification Methodology，通用验证方法学），UVM克服了传统验证方法的不足，提供了一个可复用的、分层次的验证平台框架，具有层次清晰、灵活易用、可扩展等特点。UVM基于Systemverilog语言创建了通用的类库，构成了UVM验证环境的各个组件，验证人员可以在此基础上方便的进行验证平台的开发，编写受约束的随机化激励，来达到验证覆盖率的快速收敛。采用UVM和Systemverilog组合的验证方法，极大地提高了验证的效率，符合当今大规模IC设计验证的需求和趋势，已经在IC设计行业得到了广泛地应用。
发明内容
本发明的目的在于提供一种基于UVM的SPI验证平台，以解决传统验证方法不能很好的覆盖全部待验证的功能点，覆盖率很难收敛、验证效率较低、可移植性较差，不能满足大规模设计验证需求的问题。
为解决上述技术问题，本发明提供了一种基于UVM的SPI验证平台，使用UVM验证方法学和SystemVerilog语言搭建验证环境，所述SPI验证平台包括：
testbench顶层 top文件，实现整个UVM验证环境的初始化和连接操作；
transaction事务数据包，产生和装载在序列发生器sequence中；
序列管理sequencer负责序列发生器sequence的仲裁和调度，将序列发生器sequence中产生的item发送给驱动器driver，驱动器driver将transaction事务数据包转换后驱动到dut端口；
监视器monitor，采集dut端口输出的数据，将其转换后发送给计分板scoreboard进行数据对比。
可选的，所述顶层testbench top文件中，例化dut端口的顶层spi_top模块，使用run_test函数来启动执行测试用例testcase，使用虚拟接口interface将SPI的4个接口信号与验证环境相连接，并进行时钟复位等初始化操作；所述SPI的4个接口信号包括MOSI信号、MISO信号、SCLK信号和SS信号。
可选的，transaction事务数据包中，定义了基本的transaction类，在spi_trans事务类中，定义了MOSI、MISO、SCLK和SS信号，以及Din_M、Din_S、Dout_M和Dout_S信号，对这些变量采用field_automation机制进行注册，并对变量添加约束。
可选的，transaction事务数据包产生和装载在序列发生器sequence中，其继承自基类uvm_sequence_item，在spi_sequence序列类中声明对象且进行实例化，调用randomize函数进行随机化。
可选的，驱动器driver中，将transaction事务数据包转换成符合SPI协议的信号，并将其通过vif虚拟接口驱动到dut端口。
可选的，所述监视器monitor采集dut端口输出的数据，在run_phase执行阶段中，监视器monitor采样虚接口vif上的MOSI、MISO、SCLK、SS、Din_M、Din_S、Dout_M和Dout_S信号，将其转换成transaction事务级数据，发送给计分板scoreboard进行数据对比，监视器monitor进行与驱动器driver相反的数据转换操作。
可选的，所述计分板scoreboard中，声明并例化事务类spi_trans的实例，将监视器monitor采集到的事务级数据和期望值进行对比，并打印结果信息，验证dut端口的输出数据是否符合期望值的要求。
可选的，所述驱动器driver、监视器monitor和序列管理sequencer统一封装在代理器agent中，以便进行统一例化管理；使用seq_item_port和seq_item_export接口连接spi_driver组件和spi_sequencer组件。
可选的，代理器agent和计分板scoreboard在验证环境类env中进行例化，在connect_phase执行阶段中，使用ap_port接口连接代理器agent和计分板scoreboard，验证环境类env组件在基础测试类base_test中进行例化。
可选的，所述每个测试特定功能的测试用例testcase继承自基础测试类base_test，base_test类为基本的测试用例类，在base_test类的基础上，你能够扩展出各种测试case；使用run_test函数启动运行整个UVM验证环境。
可选的，在transaction事务类中，定义好SPI正确格式的事务包，在驱动器driver中将transaction事务级数据转换成SPI协议的信号，并将其驱动到dut端口上。
在本发明提供的基于UVM的SPI验证平台中，给出搭建模块级可重用验证环境的方法，说明了验证环境内部各个组件的连接方式，给出了事务级SPI数据的定义格式，在所搭建的验证环境中可方便的构造测试用例，加快了覆盖率的收敛。
本发明具有以下有益效果：
（1）本发明采用最新的UVM验证方法学和SystemVerilog语言搭建验证环境；
（2）所提出的UVM验证环境简洁可拓展，移植性较强，易于重用；
（3）可以灵活构造各种测试场景，添加受约束随机激励，加速覆盖率收敛。
附图说明
图1是本发明提供的基于UVM的SPI验证平台结构示意图；
图2是本发明提供的SPI验证平台实施例芯片结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种基于UVM的SPI验证平台作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
在本发明中提出一种基于UVM的SPI验证平台，使用UVM搭建模块级验证环境。Systemverilog是一门优秀的验证语言，但是仅仅使用Systemverilog来进行验证显然不够，而UVM验证方法学提供了基础类库和基本验证结构，以便于快速高效的搭建验证平台。本发明提出的验证平台是基于UVM验证方法学和Systemverilog语言来搭建的，对SPI接口模块施加受约束的随机激励，可以在不同的环境中重用，提高了设计验证效率。
本发明使用UVM验证方法学搭建了一个SPI模块的功能验证环境。SPI为串行外设接口（Serial Peripheral Interface）的缩写，具有高速、高效率和全双工的特点。SPI使用了4根信号线，分别输出MOSI（主设备输出/从设备输入信号）、MISO（主设备输入/从设备输出信号）、SCLK（同步时钟信号）和SS（从机选择信号）。本发明提供的基于UVM的SPI验证平台结构如图1所示。UVM验证环境包含的基本组件有：
测试用例testcase：为整个验证平台的测试激励。
基础测试base_test：启动测试，平台内所有的testcase都继承自base_test。
验证环境env：用于各个组件的例化和管理。
驱动器driver：用于对待测设计dut端口施加激励和数据转换。
监视器monitor：用于采集dut端口的数据并进行数据转换。
事务transaction：用于定义基本的item数据包。
序列发生器sequence：用于产生事务transaction。
序列管理sequencer：用于管理sequence，产生有效的sequence序列。
代理器agent：用于driver、monitor和sequencer的封装和实例化。
计分板scoreboard：用于对施加激励后dut端口的输出数据和期望值进行对比，并打印对比成功或失败信息。
testbench顶层 top文件实现整个UVM验证环境的初始化和连接操作；transaction事务数据包产生和装载在序列发生器sequence中；序列管理sequencer负责序列发生器sequence的仲裁和调度，将序列发生器sequence中产生的item发送给驱动器driver，驱动器driver将transaction事务数据包转换后驱动到dut端口；监视器monitor采集dut端口输出的数据，将其转换后发送给计分板scoreboard进行数据对比。
所述顶层testbench top文件中，例化dut端口的顶层spi_top模块，使用run_test函数来启动执行测试用例testcase，使用虚拟接口interface将SPI的4个接口信号与验证环境相连接，并进行时钟复位等初始化操作；所述SPI的4个接口信号包括MOSI信号、MISO信号、SCLK信号和SS信号。transaction事务数据包中，定义了基本的transaction类，在spi_trans事务类中，定义了MOSI、MISO、SCLK和SS信号，以及Din_M、Din_S、Dout_M和Dout_S信号，对这些变量采用field_automation机制进行注册，并对变量添加约束。transaction事务数据包产生和装载在序列发生器sequence中，其继承自基类uvm_sequence_item，在序列类spi_sequence中声明对象且进行实例化，调用randomize函数进行随机化。驱动器driver中，将transaction事务数据包转换成符合SPI协议的信号，并将其通过vif虚拟接口驱动到dut端口。所述监视器monitor采集dut端口输出的数据，在run_phase执行阶段中，监视器monitor采样虚接口vif上的MOSI、MISO、SCLK、SS、Din_M、Din_S、Dout_M和Dout_S信号，将其转换成transaction事务级数据，发送给计分板scoreboard进行数据对比，监视器monitor进行与驱动器driver相反的数据转换操作。所述计分板scoreboard中，声明并例化事务类spi_trans的实例，将监视器monitor采集到的事务级数据和期望值进行对比，并打印结果信息，验证dut端口的输出数据是否符合期望值的要求。所述驱动器driver、监视器monitor和序列管理sequencer统一封装在代理器agent中，以便进行统一例化管理；使用seq_item_port和seq_item_export接口连接spi_driver组件和spi_sequencer组件。代理器agent和计分板scoreboard在验证环境类env中进行例化，在执行阶段connect_phase中，使用ap_port接口连接代理器agent和计分板scoreboard，验证环境类env组件在基础测试类base_test中进行例化。所述每个测试特定功能的测试用例testcase继承自基础测试类base_test，base_test类为基本的测试用例类，在base_test类的基础上，可以扩展出各种测试case；使用run_test函数启动运行整个UVM验证环境。在transaction事务类中，定义好SPI正确格式的事务包，在驱动器driver中将transaction事务级数据转换成SPI协议的信号，并将其驱动到dut端口上。
一款处理器SoC芯片结构如图2所示，芯片包含中央处理器CPU、memory单元、SPI接口、GMAC接口、USB接口、I2C接口等部件，各个部件采用总线结构进行互联，该款SoC芯片在网络通讯、无线设施和远程通信中具有广泛的应用，可以支持多种高速接口如GMAC接口等，还支持多种低速接口如SPI接口等。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (11)
1.一种基于UVM的SPI验证平台，其特征在于，使用UVM验证方法学和SystemVerilog语言搭建验证环境，所述SPI验证平台包括：
testbench顶层 top文件，实现整个UVM验证环境的初始化和连接操作；
transaction事务数据包，产生和装载在序列发生器sequence中；
序列管理sequencer负责序列发生器sequence的仲裁和调度，将序列发生器sequence中产生的item发送给驱动器driver，驱动器driver将transaction事务数据包转换后驱动到dut端口；
监视器monitor，采集dut端口输出的数据，将其转换后发送给计分板scoreboard进行数据对比。
2.如权利要求1所述的基于UVM的SPI验证平台，其特征在于，所述顶层testbench top文件中，例化dut端口的顶层spi_top模块，使用run_test函数来启动执行测试用例testcase，使用虚拟接口interface将SPI的4个接口信号与验证环境相连接，并进行时钟复位等初始化操作；所述SPI的4个接口信号包括MOSI信号、MISO信号、SCLK信号和SS信号。
3.如权利要求2所述的基于UVM的SPI验证平台，其特征在于，transaction事务数据包中，定义了基本的transaction类，在spi_trans事务类中，定义了MOSI、MISO、SCLK和SS信号，以及Din_M、Din_S、Dout_M和Dout_S信号，对这些变量采用field_automation机制进行注册，并对变量添加约束。
4.如权利要求3所述的基于UVM的SPI验证平台，其特征在于，transaction事务数据包产生和装载在序列发生器sequence中，其继承于基类uvm_sequence_item，在spi_sequence序列类中声明对象且进行实例化，调用randomize函数进行随机化。
5.如权利要求4所述的基于UVM的SPI验证平台，其特征在于，驱动器driver中，将transaction事务数据包转换成符合SPI协议的信号，并将其通过vif虚拟接口驱动到dut端口。
6.如权利要求5所述的基于UVM的SPI验证平台，其特征在于，所述监视器monitor采集dut端口输出的数据，在run_phase执行阶段中，监视器monitor采样虚接口vif上的MOSI、MISO、SCLK、SS、Din_M、Din_S、Dout_M和Dout_S信号，将其转换成transaction事务级数据，发送给计分板scoreboard进行数据对比，监视器monitor进行与驱动器driver相反的数据转换操作。
7.如权利要求6所述的基于UVM的SPI验证平台，其特征在于，所述计分板scoreboard中，声明并例化事务类spi_trans的实例，将监视器monitor采集到的事务级数据和期望值进行对比，并打印结果信息，验证dut端口的输出数据是否符合期望值的要求。
8.如权利要求7所述的基于UVM的SPI验证平台，其特征在于，所述驱动器driver、监视器monitor和序列管理sequencer统一封装在代理器agent中，以便进行统一例化管理；使用seq_item_port和seq_item_export接口连接spi_driver组件和spi_sequencer组件。
9.如权利要求8所述的基于UVM的SPI验证平台，其特征在于，代理器agent和计分板scoreboard在验证环境类env中进行例化，在connect_phase执行阶段中，使用ap_port接口连接代理器agent和计分板scoreboard，验证环境类env组件在基础测试类base_test中进行例化。
10.如权利要求9所述的基于UVM的SPI验证平台，其特征在于，所述每个测试特定功能的测试用例testcase继承自基础测试类base_test，base_test类为基本的测试用例类，在base_test类的基础上，能够扩展出各种测试case；使用run_test函数启动运行整个UVM验证环境。
11.如权利要求10所述的基于UVM的SPI验证平台，其特征在于，在transaction事务类中，定义好SPI正确格式的事务包，在驱动器driver中将transaction事务级数据转换成SPI协议的信号，并将其驱动到dut端口上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011430752.3A CN112463497A (zh) | 2020-12-09 | 2020-12-09 | 一种基于uvm的spi验证平台 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011430752.3A CN112463497A (zh) | 2020-12-09 | 2020-12-09 | 一种基于uvm的spi验证平台 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112463497A true CN112463497A (zh) | 2021-03-09 |
Family
ID=74800413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011430752.3A Withdrawn CN112463497A (zh) | 2020-12-09 | 2020-12-09 | 一种基于uvm的spi验证平台 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112463497A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112988602A (zh) * | 2021-04-30 | 2021-06-18 | 北京欣博电子科技有限公司 | 验证平台的生成方法、装置、计算机设备和存储介质 |
| CN113297017A (zh) * | 2021-05-07 | 2021-08-24 | 杭州德旺信息技术有限公司 | 一种基于uvm的soc验证系统及方法 |
| CN113850046A (zh) * | 2021-09-09 | 2021-12-28 | 爱芯元智半导体(上海)有限公司 | 验证实例生成方法、装置、电子设备及存储介质 |
| CN113947048A (zh) * | 2021-10-21 | 2022-01-18 | 杭州云合智网技术有限公司 | 用于对待测设计进行验证的接口连接方法及相关设备 |
| CN114218880A (zh) * | 2022-02-23 | 2022-03-22 | 飞腾信息技术有限公司 | 通用验证方法学环境搭建方法、芯片验证方法及验证系统 |
| CN114384403A (zh) * | 2022-03-22 | 2022-04-22 | 浙江大学 | 一种芯片验证ip装置及其测试方法 |
| CN114757135A (zh) * | 2022-03-29 | 2022-07-15 | 中国电子科技集团公司第十研究所 | 一种基于需求驱动验证的可编程逻辑器件验证方法及系统 |
| CN114826995A (zh) * | 2022-04-22 | 2022-07-29 | 电子科技大学 | 一种基于UVM的支持PCIe的千兆以太网芯片的验证平台 |
| CN114880974A (zh) * | 2022-04-21 | 2022-08-09 | 杭州云合智网技术有限公司 | 针对芯片复位测试场景下的验证方法 |
| CN115130406A (zh) * | 2022-09-01 | 2022-09-30 | 井芯微电子技术(天津)有限公司 | 基于uvm的fc协议验证平台装置及方法 |
-
2020
- 2020-12-09 CN CN202011430752.3A patent/CN112463497A/zh not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112988602A (zh) * | 2021-04-30 | 2021-06-18 | 北京欣博电子科技有限公司 | 验证平台的生成方法、装置、计算机设备和存储介质 |
| CN112988602B (zh) * | 2021-04-30 | 2021-11-12 | 北京欣博电子科技有限公司 | 验证平台的生成方法、装置、计算机设备和存储介质 |
| CN113297017A (zh) * | 2021-05-07 | 2021-08-24 | 杭州德旺信息技术有限公司 | 一种基于uvm的soc验证系统及方法 |
| CN113297017B (zh) * | 2021-05-07 | 2023-08-29 | 杭州德旺信息技术有限公司 | 一种基于uvm的soc验证系统及方法 |
| CN113850046A (zh) * | 2021-09-09 | 2021-12-28 | 爱芯元智半导体(上海)有限公司 | 验证实例生成方法、装置、电子设备及存储介质 |
| CN113947048A (zh) * | 2021-10-21 | 2022-01-18 | 杭州云合智网技术有限公司 | 用于对待测设计进行验证的接口连接方法及相关设备 |
| CN114218880A (zh) * | 2022-02-23 | 2022-03-22 | 飞腾信息技术有限公司 | 通用验证方法学环境搭建方法、芯片验证方法及验证系统 |
| CN114218880B (zh) * | 2022-02-23 | 2022-05-03 | 飞腾信息技术有限公司 | 通用验证方法学环境搭建方法、芯片验证方法及验证系统 |
| CN114384403B (zh) * | 2022-03-22 | 2022-07-12 | 浙江大学 | 一种芯片验证ip装置及其测试方法 |
| CN114384403A (zh) * | 2022-03-22 | 2022-04-22 | 浙江大学 | 一种芯片验证ip装置及其测试方法 |
| CN114757135A (zh) * | 2022-03-29 | 2022-07-15 | 中国电子科技集团公司第十研究所 | 一种基于需求驱动验证的可编程逻辑器件验证方法及系统 |
| CN114757135B (zh) * | 2022-03-29 | 2023-07-18 | 中国电子科技集团公司第十研究所 | 一种基于需求驱动验证的可编程逻辑器件验证方法及系统 |
| CN114880974A (zh) * | 2022-04-21 | 2022-08-09 | 杭州云合智网技术有限公司 | 针对芯片复位测试场景下的验证方法 |
| CN114880974B (zh) * | 2022-04-21 | 2024-04-16 | 云合智网(上海)技术有限公司 | 针对芯片复位测试场景下的验证方法 |
| CN114826995A (zh) * | 2022-04-22 | 2022-07-29 | 电子科技大学 | 一种基于UVM的支持PCIe的千兆以太网芯片的验证平台 |
| CN115130406A (zh) * | 2022-09-01 | 2022-09-30 | 井芯微电子技术(天津)有限公司 | 基于uvm的fc协议验证平台装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112463497A (zh) | 一种基于uvm的spi验证平台 | |
| CN111931445B (zh) | 用于调试逻辑系统设计的方法、仿真器及存储介质 | |
| CN110865971B (zh) | Soc芯片的验证系统及其方法 | |
| CN102508753B (zh) | Ip核验证系统 | |
| US6539522B1 (en) | Method of developing re-usable software for efficient verification of system-on-chip integrated circuit designs | |
| CN109711071B (zh) | 一种服务器SoC软硬件协同仿真加速方法及系统 | |
| CN104657245B (zh) | 基于amba总线的模块级uvm验证平台的自动生成装置 | |
| US20140052430A1 (en) | Partitionless Multi User Support For Hardware Assisted Verification | |
| CN113297017A (zh) | 一种基于uvm的soc验证系统及方法 | |
| Harshitha et al. | An Introduction to Universal Verification Methodology for the digital design of Integrated circuits (IC’s): A Review | |
| CN115688676B (zh) | 基于tlm的gpu联合仿真系统 | |
| CN117709046B (zh) | 一种基于uvm的APB_bridge子系统级的验证平台的搭建方法 | |
| CN201522707U (zh) | 基于fpga的软硬件协同仿真验证系统 | |
| CN115496034A (zh) | 多模式gpu联合仿真系统 | |
| CN117667655A (zh) | 验证系统、验证方法、电子设备以及存储介质 | |
| CN116340150A (zh) | 一种基于uvm的可重用的寄存器性能交互验证系统及其应用 | |
| CN101719177A (zh) | 系统建模和仿真的方法及装置 | |
| CN117910398A (zh) | 仿真逻辑系统设计的方法、电子装置和存储介质 | |
| CN118052196A (zh) | 基于uvm的芯片验证测试方法、装置及电子设备 | |
| Guo et al. | A SPI interface module verification method based on UVM | |
| Gao et al. | Software and hardware co-verification technology based on virtual prototyping of RF SOC | |
| CN112417797A (zh) | 寄存器配置同步方法、验证平台系统及配置方法、装置 | |
| US9581643B1 (en) | Methods and circuits for testing partial circuit designs | |
| Nangia et al. | Functional verification of I2C core using SystemVerilog | |
| CN113204929B (zh) | 基于sv和uvm实现ahb vip的方法、电子装置及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210309 |
|
| WW01 | Invention patent application withdrawn after publication |