CN112462910B - 一种开关机方法、电路及电子设备 - Google Patents
一种开关机方法、电路及电子设备 Download PDFInfo
- Publication number
- CN112462910B CN112462910B CN202011264610.4A CN202011264610A CN112462910B CN 112462910 B CN112462910 B CN 112462910B CN 202011264610 A CN202011264610 A CN 202011264610A CN 112462910 B CN112462910 B CN 112462910B
- Authority
- CN
- China
- Prior art keywords
- power
- key
- fpga processor
- signal
- control chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000005611 electricity Effects 0.000 abstract description 3
- 230000006870 function Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 238000012790 confirmation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 101150087393 PIN3 gene Proteins 0.000 description 4
- 101100190527 Arabidopsis thaliana PIN5 gene Proteins 0.000 description 3
- 102000005591 NIMA-Interacting Peptidylprolyl Isomerase Human genes 0.000 description 3
- 108010059419 NIMA-Interacting Peptidylprolyl Isomerase Proteins 0.000 description 3
- 101150011456 PIN8 gene Proteins 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 101100190528 Arabidopsis thaliana PIN6 gene Proteins 0.000 description 2
- 101100074105 Kluyveromyces lactis (strain ATCC 8585 / CBS 2359 / DSM 70799 / NBRC 1267 / NRRL Y-1140 / WM37) KYE1 gene Proteins 0.000 description 2
- 101100190532 Oryza sativa subsp. japonica PIN9 gene Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 102000007315 Telomeric Repeat Binding Protein 1 Human genes 0.000 description 1
- 108010033711 Telomeric Repeat Binding Protein 1 Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3243—Power saving in microcontroller unit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
Abstract
本发明公开了一种开关机方法、电路及电子设备，电路包括按键、开机控制芯片、FPGA处理器、或门电路以及电源芯片，开机控制芯片以及FPGA处理器连接在按键与或门电路之间，或门电路的输出端与电源芯片连接，该方法包括如下步骤：当按键按下时，开机控制芯片根据按键输出的信号输出对应的第一预设信号，当FPGA处理器处于开启状态时，FPGA处理器根据按键输出信号输出对应的第二预设信号，或门电路根据第一预设信号以及第二预设信号给电源芯片输出开启或关闭的信号。本发明通过开机控制芯片控制系统的开机，利用FPGA控制系统的关机，降低了系统功耗以及所占用的尺寸，同时避免了FPGA和开机控制芯片连接到同一个按键时FPGA在没有电情况下影响开机控制芯片功能的问题。
Description
技术领域
本发明涉及电子设备技术领域，特别涉及一种开关机方法、电路及电子设备。
背景技术
现有技术中的开关机电路一般是由SoC中自带的电源管理单元(PMU模块)开机或者外挂微控制单元(MCU)。针对FPGA为处理器的产品中，由于FPGA没有内置电源管理单元(PMU)，因此开关机管理需要外挂一个微控制单元。而外挂微控制单元通常会增加产品的功耗，且微控制单元具有一定的尺寸，因此对于功耗要求敏感的产品或者尺寸很小的产品，外挂MCU方案不是很合适，因此亟需提出一种新的开关机方法，以解决上述问题。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种开关机方法、电路、及电子设备，以克服现有技术中在FPGA为处理器的产品中外挂微控制单元来实现电源管理功能时存在的影响产品功耗以及增加产品尺寸等问题。
为解决上述一个或多个技术问题，本发明采用的技术方案是：
第一方面，提供了一种开关机方法，所述开关机方法基于开关机电路，所述电路包括按键、开机控制芯片、FPGA处理器、或门电路以及电源芯片；其中，所述开机控制芯片以及所述FPGA处理器连接在所述按键与所述或门电路之间，所述或门电路的输出端与所述电源芯片连接，该方法包括如下步骤：
当所述按键按下时，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号；
当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号；
所述或门电路根据所述第一预设信号以及所述第二预设信号给所述电源芯片输出开启或关闭的信号。
进一步的，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号包括：
当所述开机控制芯片检测到所述按键输出下降沿且低电平持续第一时间后，所述开机控制芯片输出高电平且持续第二时间后切换为低电平。
进一步的，所述方法还包括：当所述FPGA处理器处于关闭状态时，所述FPGA处理器在完成上电初始化后持续输出高电平。
进一步的，当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号包括：
当所述FPGA处理器检测到所述按键输出下降沿且低电平持续第三时间后，若所述FPGA处理器接收到关机信号，则所述FPGA处理器将输出的高电平切换为低电平。
进一步的，所述或门电路根据第一预设信号以及所述第二预设信号控制所述电源芯片开启或关闭包括：
当所述第一预设信号以及所述第二预设信号至少有一个为高电平时，所述或门电路给所述电源芯片输出开启信号，当所述第一预设信号以及所述第二预设信号均为低电平时，所述或门电路给所述电源芯片输出关闭信号。
第二方面，提供了一种开关机电路，所述电路包括按键、开机控制芯片、FPGA处理器、或门电路以及电源芯片；
其中，所述开机控制芯片以及所述FPGA处理器连接在所述按键与所述或门电路之间，所述或门电路的输出端与所述电源芯片连接；
当所述按键按下时，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号；
当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号；
所述或门电路根据所述第一预设信号以及所述第二预设信号给所述电源芯片输出开启或关闭的信号。
进一步的，所述按键的一端与所述开机控制芯片以及所述FPGA处理器的POWER_KEY引脚连接
进一步的，所述或门电路包括两个第一二极管，所述两个第一二极管的正极分别与所述开机控制芯片以及所述FPGA处理器的使能输出端连接，所述两个第一二极管的负极并联后与所述电源芯片的使能端连接。
进一步的，所述电路还包括第二二极管，所述第二二极管的负极与所述按键连接，所述第二二极管的正极与所述FPGA处理器的POWER_KEY引脚连接。
第三方面，提供了一种电子设备，所述设备包括如上所述的电路。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的开关机方法、电路及电子设备，所述开关机方法基于开关机电路，所述电路包括按键、开机控制芯片、FPGA处理器、或门电路以及电源芯片，其中，所述开机控制芯片以及所述FPGA处理器连接在所述按键与所述或门电路之间，所述或门电路的输出端与所述电源芯片连接，当所述按键按下时，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号，当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号，所述或门电路根据所述第一预设信号以及所述第二预设信号给所述电源芯片输出开启或关闭的信号，通过开机控制芯片控制系统的开机，利用FPGA控制系统的关机，降低了系统功耗以及所占用的尺寸，同时避免了FPGA和开机控制芯片连接到同一个按键时FPGA在没有电情况下影响开机控制芯片功能的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的开机逻辑的示意图；
图2是根据一示例性实施例示出的关机逻辑的示意图
图3是根据一示例性实施例示出的开关机电路的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如背景技术所述，由于微控制单元(MCU)可实现的功能较多，因而其会消耗一定的功率，并且其具有一定的尺寸，因而在一些使用FPGA为处理器且对于功耗要求敏感的产品或者尺寸很小的产品中，采用外挂一个微控制单元实现电源管理模块的功能的方式显然不适用。
为解决上述问题，本发明实施例中创造性的提出了一种简单的低成本、低功耗的开关机电路，该电路包括按键、开机控制芯片、FPGA处理器、或门电路以及电源芯片，其中，所述开机控制芯片以及所述FPGA处理器连接在所述按键与所述或门电路之间，所述或门电路的输出端与所述电源芯片连接，该电路中采用一个按键，通过一个尺寸很小并且功耗很低的开机控制芯片控制系统的开机，利用FPGA处理器控制系统的关机，大大减少了功耗以及产品尺寸，同时避免了当FPGA处理器与开机控制芯片连接到同一个按键时，FPGA处理器在没有电情况下会影响开机控制芯片的功能的问题。
本发明实施例提供的开关机方法包括如下步骤：
当所述按键按下时，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号；
当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号；
所述或门电路根据所述第一预设信号以及所述第二预设信号给所述电源芯片输出开启或关闭的信号。
具体的，本发明实施例中，设置当用户按下按键时，会产生一个输出信号，当开机控制芯片检测到按键的输出信号符合第一预设规则时，开机控制芯片会输出与该第一预设规则对应的第一预设信号。同样的，在FPGA处理器处于开启状态时，当FPGA处理器检测到按键的输出信号符合第二预设规则时，FPGA处理器会输出与该第二预设规则对应第二预设信号。第一预设信号与第二预设信号作为或门电路的两个输入，或门电路的输出与电源芯片连接，控制电源芯片的使能，即或门电路根据第一预设信号以及第二预设信号给电源芯片输出开启或关闭的信号。
作为一种较优的实施方式，本发明实施例中，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号包括：
当所述开机控制芯片检测到所述按键输出下降沿且低电平持续第一时间后，所述开机控制芯片输出高电平且持续第二时间后切换为低电平。
具体的，当用户按下按键时，会产生一个下降沿并持续输出低电平，当开机控制芯片检测到按键输出下降沿且低电平持续第一时间后，开机控制芯片会输出高电平且持续第二时间后切换为低电平。其中，作为一种较优的示例，第一时间包括但不限于1秒，第二时间包括但不限于2秒，这里不做限制，用户可以根据实际需求进行设置。即当开机控制芯片检测到按键输出下降沿且低电平持续1秒后，开机控制芯片会输出高电平且持续2秒后切换为低电平。这里需要说明的时，本发明实施例中，按下按键产生下降沿只是一种示例性说明，并不能作为对本发明的限定，用户可以根据具体需求设置按下按键是产生上升沿还是下降沿。
作为一种较优的实施方式，本发明实施例中，所述方法还包括：当所述FPGA处理器处于关闭状态时，所述FPGA处理器在完成上电初始化后持续输出高电平。
具体的，开机过程中，此时FPGA处理器处于关闭状态，开机控制芯片使能打开系统电后，FPGA处理器会在完成上电后持续输出高电平。
图1是根据一示例性实施例示出的开机逻辑的示意图，参照图1所示，开机过程中，当开机控制芯片检测到按键输出下降沿且低电平持续1秒后，开机控制芯片会输出高电平且持续2秒后切换为低电平，此时，FPGA处理器会在2秒时间内完成上电初始化，并将持续输出高电平。由于在该过程中，在按键被按下1秒后，开机控制芯片和FPGA处理器的输出中至少有一个是高电平，因而或门电路的输出也会是高电平，也就是说电源芯片的使能端接收到的信号为高电平，此时可以实现系统的上电开机。
作为一种较优的实施方式，本发明实施例中，当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号包括：
当所述FPGA处理器检测到所述按键输出下降沿且低电平持续第三时间后，若所述FPGA处理器接收到关机信号，则所述FPGA处理器将输出的高电平切换为低电平。
具体的，关机过程中，此时FPGA处理器处于上电状态，本发明实施例中设置，当FPGA处理器检测到按键输出下降沿且低电平持续第三时间后，会触发关机条件，弹出关机确认菜单供用于确认是否关机，若用户需要关机，则用户可以点击关机确认按钮，此时，FPGA处理器会接收到用户发出的关机信号，当FPGA处理器接收到用户发出的关机信号后，会将输出的高电平切换为低电平。这里需要说明的是，本发明实施例中，第三时间包括但不限于3秒，这里用户可以根据实际需求进行设置。需要注意的是，在设置第三时间的时长时，需要保证第三时间不低于第一时间和第二时间的时长的总和，这样可以保证关机过程中，当FPGA处理器在输出低电平时，开机控制芯片输出的电平也是低电平，从而保证完成关机。
图2是根据一示例性实施例示出的关机逻辑的示意图，参照图2所示，关机过程中，与开机过程相同的是，当开机控制芯片检测到按键输出下降沿且低电平持续1秒后，开机控制芯片会输出高电平且持续2秒后切换为低电平，但是与开机过程不同的是，当FPGA处理器检测到按键输出下降沿且低电平持续3后，会触发关机条件，弹出关机确认菜单供用于确认是否关机，若用户需要关机，则用户可以点击关机确认按钮，此时，FPGA处理器会接收到用户发出的关机信号，当FPGA处理器接收到用户发出的关机信号后，会将输出的高电平切换为低电平。由于在该过程中，在按键被按下3秒后，开机控制芯片和FPGA处理器的输出均为低电平，因而或门电路的输出也会是低电平，也就是说电源芯片的使能端接收到的信号为低电平，此时可以实现系统的关机。
作为一种较优的实施方式，本发明实施例中，所述或门电路根据第一预设信号以及所述第二预设信号控制所述电源芯片开启或关闭包括：
当所述第一预设信号以及所述第二预设信号至少有一个为高电平时，所述或门电路给所述电源芯片输出开启信号，当所述第一预设信号以及所述第二预设信号均为低电平时，所述或门电路给所述电源芯片输出关闭信号。
具体的，进一步参照图1和图2所示，或门电路在根据第一预设信号以及第二预设信号控制电源芯片开启或关闭时，由于或门电路与电源芯片的使能端连接，由或门电路的特性可知，当第一预设信号和第二预设信号中至少有一个为高电平时，或门电路的输出为高电平，此时电源芯片的使能端接收到的信号为高电平，因而此时系统可以实现上电开机，当所第一预设信号和第二预设信号均为低电平时，或门电路的输出也为低电平，此时电源芯片的使能端接收到的信号为低电平，因而此时系统实现关机。
图3是根据一示例性实施例示出的开关机电路的结构示意图，该电路包括：按键、开机控制芯片、FPGA处理器、或门电路以及电源芯片；
其中，所述开机控制芯片以及所述FPGA处理器连接在所述按键与所述或门电路之间，所述或门电路的输出端与所述电源芯片连接；
当所述按键按下时，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号；
当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号；
所述或门电路根据所述第一预设信号以及所述第二预设信号给所述电源芯片输出开启或关闭的信号。
具体的，进一步参照图3所示，U1为电源芯片，U2为开机控制芯片，FPGA为产品的核心处理器，同时控制产品关机，按键KEY1是开关机的物理按键，由用户(即使用者控制)。其中开机控制芯片U2实现的功能为在开机控制芯片检测到下降沿且低电平持续1s后，开机控制芯片输出EN高电平且持续2s时间，2秒后将高电平切换为低电平。由于开机控制芯片U2实现的功能单一且简单，因而相比于微控制单元MCU，开机控制芯片U2在使用过程中需要消耗的功耗会很小，并且尺寸相对于微控制单元会更小。
作为一种较优的示例，本发明实施例中的开关机电路在实现开关机功能时，其具体过程如下：
在需要开机或关机时，用户均需要按下按键KEY1，此时按键KEY1会产生一个下降沿且输出低电平，当开机控制芯片U2检测到下降沿且低电平持续1s后，开机控制芯片U2输出EN高电平且持续2s时间，2秒后将高电平切换为低电平。
开机过程中，FPGA先前应该是处于没有电的状态，开机控制芯片使能打开系统电后，FPGA开始上电完成初始化，然后将持续输出高电平，即FPGA的System_EN引脚将输出高电平，与开机控制芯片U2的输出EN形成一个或门电路控制电源芯片U1的使能端Power_EN，实现系统上电开机。
关机过程中，FPGA先前应该是处于上电的状态，用户按下按键KEY1且持续3s时间后，弹出关机确认菜单，用户点击关机确认，FPGA将System_EN引脚输出的高电平切换为低电平，而此时，开机控制芯片U2输出的EN也由高电平变为低电平，System_EN引脚输出的低电平与开机控制芯片U2输出的EN低电平输入或门电路，或门电路给电源芯片U1的使能端Power_EN输入的也为低电平，实现关机。
作为一种较优的实施方式，本发明实施例中，所述按键的一端与所述开机控制芯片以及所述FPGA处理器的POWER_KEY引脚连接。
具体的，进一步参照图3所示，按键的一端接地，另一端同时与开机控制芯片U2以及FPGA处理器的POWER_KEY引脚连接。
作为一种较优的实施方式，本发明实施例中，所述或门电路包括两个第一二极管，所述两个第一二极管的正极分别与所述开机控制芯片以及所述FPGA处理器的使能输出端连接，所述两个第一二极管的负极并联后与所述电源芯片的使能端连接。
具体的，本发明实施例中的或门电路可由两个半导体二极管实现，其中，两个半导体二极管的正极为或门电路的两个输入端，分别与开机控制芯片U2使能输出端EN以及FPGA处理器的使能输出端System_EN连接，两个半导体二极管的负极并联后作为或门电路的输出端Power_EN，与电源芯片U1的使能端连接。该电路中还包括上拉电阻R1和下拉电阻R5，R1作为FPGA处理器的使能输出端System_EN网络上拉电阻，R5作为或门电路输出端Power_EN网络的下拉电阻。R1的一端与VDD连接，另一端与System_EN连接，增加FPGA该管脚的驱动能力，同时在FPGA第一次上电还没有程序时，确保该网络在开机上电后可以保持在高电平状态。R5的一端与Power_EN连接，另一端接地，与R1形成VDD的分压，确保该网络电压值不高于电源芯片U1的管脚PIN3的最高耐压值。
作为一种较优的实施方式，本发明实施例中，所述电路还包括第二二极管，所述第二二极管的负极与所述按键连接，所述第二二极管的正极与所述FPGA处理器的POWER_KEY引脚连接。
具体的，在FPGA在没有上电时，其I/O管脚处于不可控状态，如果将FPGA的FPGA_POWER_KEY直接与开机控制芯片U2的POWER_KEY_IN相连接，会有可能导致开机控制芯片U2的POWER_KEY_IN管脚电平无法被拉高，故而无法实现开机检测功能。为解决上述问题，本发明实施例中，在开关机电路中增加一个第二二极管D4，其中D4包括但不限于齐纳二极管。进一步参照图3所示，第二二极管D4的负极与按键连接，正极与FPGA处理器的POWER_KEY引脚连接。通过二极管的单向导通性，即使FPGA的I/O在没有上电时处于不可控状态，也可确保开机控制芯片U2的POWER_KEY_IN仍然可以被BATTERY_IN电源拉高，且同时可防止BATTERY_IN电源电压比VDD高时，电流反灌的发生。
作为一种较优的实施方式，本发明实施例中，所述电路还包括二极管D3，分压电阻R7和R9，其中D3包括但不限于齐纳二极管。二极管D3的正极连接在分压电阻R7和R9之间，负极连接在按键与第二二极管D4的负极之间，二极管D3可以防止VDD电源电压比BATTERY_IN高时，电流反灌的发生。分压电阻R7的一点与BATTERY_IN连接，另一端与分压电阻R9连接，分压电阻R9的另一端接地。分压电阻R7和R9作为POWER_KEY_IN网络的分压电阻，将BATTERY_IN的电压分压后经过D3，对该网络形成上拉作用，当按键KEY1按下时，该网络电压由高电平变为0V，高电平电压取决于BATTERY_IN的电压值，分压的作用是防止BATTERY_IN的电压过高，超过开机控制芯片U2的PIN3的耐压值。
作为一种较优的实施方式，本发明实施例中，所述电路还包括静电保护元器件D2，其中静电保护元器件D2可由一个双向击穿二极管实现。进一步参照图3所示，静电保护元器件D2一端接地，另一端连接在按键KYE1与第二二极管D4的负极之间，其可以防止按键KYE1由人体按动时产生的静电流入系统造成损坏。
作为一种较优的实施方式，本发明实施例中，所述电路还包括上拉电阻R2、电感L1以及电容C6，上拉电阻R2与电感L1并联后连接在BATTERY_IN与电源芯片U2之间，具体连接时，电感L1的一端与上拉电阻R2的一端并联，另一端与电源芯片U1的管脚PIN1以及PIN2连接，作为电源芯片U1外围电感。上拉电阻R2的另一端与电源芯片U1的管脚PIN6连接，作为电源芯片U1的管脚PIN6的上拉电阻。电容C6的一端接地，另一端与BATTERY_IN连接，作为BATTERY_IN进入电源芯片U1时的滤波电容。
作为一种较优的实施方式，本发明实施例中，所述电路还包括电阻R3、R4和R6，电容C1、C2和C3，其中，电容C1、C2和C3作为电源芯片U1输出电压VCC的滤波电容，并联在电源芯片UI的管脚PIN8和PIN10之间，且电容C1、C2以及C3的一端与VCC连接，另一端接地。进一步参照图3所示，电阻R3并联在电源芯片UI的管脚PIN8和PIN10之间，电阻R6一端与电源芯片UI的管脚PIN8连接，另一端接地，电阻R3和R6作为电源芯片U1的反馈网络电阻。电阻R4一端与电源芯片U1的管脚PIN9连接，另一端接地，作为电源芯片U1的管脚PIN9的外接电阻，R4不同阻值决定了U1输出电流的限制值。
作为一种较优的实施方式，本发明实施例中，所述电路还包括电容C4和C5，所述电容C4一端连接在BATTERY_IN和开机控制芯片U2的管脚PIN1之间，另一端接地，作为开机控制芯片U2的管脚PIN1的滤波电容。电容C5一端连接在按键与开机控制芯片U2的管脚PIN3之间，另一端接地，作为开机控制芯片U2的管脚PIN3的滤波电容。
作为一种较优的实施方式，本发明实施例中，所述电路还包括电阻R8，电阻R8一端与VDD连接，另一端连接在第二二极管D4的负极于FPGA处理器之间，作为FPGA_POWER_KEY网络的上拉电阻，将该网络电压上拉至3.3V，当KEY1按下时，该网络电压会由3.3V变为大约0.2V(主要取决于D2的正向导通压降)。
综上所述，本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的开关机方法、电路及电子设备，所述开关机方法基于开关机电路，所述电路包括按键、开机控制芯片、FPGA处理器、或门电路以及电源芯片，其中，所述开机控制芯片以及所述FPGA处理器连接在所述按键与所述或门电路之间，所述或门电路的输出端与所述电源芯片连接，当所述按键按下时，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号，当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号，所述或门电路根据所述第一预设信号以及所述第二预设信号给所述电源芯片输出开启或关闭的信号，通过开机控制芯片控制系统的开机，利用FPGA控制系统的关机，降低了系统功耗以及所占用的尺寸，同时避免了FPGA和开机控制芯片连接到同一个按键时FPGA在没有电情况下影响开机控制芯片功能的问题。
需要说明的是：上述实施例提供的开关机电路在触发开关机业务时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的开关机电路与开关机方法实施例属于同一构思，即该电路是基于该开关机方法的，其具体实现过程详见方法实施例，这里不再赘述。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种开关机方法，所述开关机方法基于开关机电路，其特征在于：所述电路包括按键、开机控制芯片、FPGA处理器、或门电路以及电源芯片；
其中，所述开机控制芯片以及所述FPGA处理器连接在所述按键与所述或门电路之间，所述或门电路的输出端与所述电源芯片连接；
所述方法至少包括如下步骤：
当所述按键按下时，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号；
当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号；
所述或门电路根据所述第一预设信号以及所述第二预设信号给所述电源芯片输出开启或关闭的信号。
2.根据权利要求1所述的开关机方法，其特征在于，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号包括：
当所述开机控制芯片检测到所述按键输出下降沿且低电平持续第一时间后，所述开机控制芯片输出高电平且持续第二时间后切换为低电平。
3.根据权利要求1或2所述的开关机方法，其特征在于，所述方法还包括：当所述FPGA处理器处于关闭状态时，所述FPGA处理器在完成上电初始化后持续输出高电平。
4.根据权利要求2所述的开关机方法，其特征在于，当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号包括：
当所述FPGA处理器检测到所述按键输出下降沿且低电平持续第三时间后，若所述FPGA处理器接收到关机信号，则所述FPGA处理器将输出的高电平切换为低电平。
5.根据权利要求1或2所述的开关机方法，其特征在于，所述或门电路根据第一预设信号以及所述第二预设信号控制所述电源芯片开启或关闭包括：
当所述第一预设信号以及所述第二预设信号至少有一个为高电平时，所述或门电路给所述电源芯片输出开启信号，当所述第一预设信号以及所述第二预设信号均为低电平时，所述或门电路给所述电源芯片输出关闭信号。
6.一种开关机电路，其特征在于：所述电路包括按键、开机控制芯片、FPGA处理器、或门电路以及电源芯片；
其中，所述开机控制芯片以及所述FPGA处理器连接在所述按键与所述或门电路之间，所述或门电路的输出端与所述电源芯片连接；
当所述按键按下时，所述开机控制芯片根据所述按键输出的信号输出对应的第一预设信号；
当所述FPGA处理器处于开启状态时，所述FPGA处理器根据所述按键输出的信号输出对应的第二预设信号；
所述或门电路根据所述第一预设信号以及所述第二预设信号给所述电源芯片输出开启或关闭的信号。
7.根据权利要求6所述的开关机电路，其特征在于，所述按键的一端与所述开机控制芯片以及所述FPGA处理器的POWER_KEY引脚连接。
8.根据权利要求6或7所述的开关机电路，其特征在于，所述或门电路包括两个第一二极管，所述两个第一二极管的正极分别与所述开机控制芯片以及所述FPGA处理器的使能输出端连接，所述两个第一二极管的负极并联后与所述电源芯片的使能端连接。
9.根据权利要求7所述的开关机电路，其特征在于，所述电路还包括第二二极管，所述第二二极管的负极与所述按键连接，所述第二二极管的正极与所述FPGA处理器的POWER_KEY引脚连接。
10.一种电子设备，其特征在于，所述设备包括权利要求6至9中任一项所述的电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011264610.4A CN112462910B (zh) | 2020-11-11 | 2020-11-11 | 一种开关机方法、电路及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011264610.4A CN112462910B (zh) | 2020-11-11 | 2020-11-11 | 一种开关机方法、电路及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112462910A CN112462910A (zh) | 2021-03-09 |
| CN112462910B true CN112462910B (zh) | 2022-07-12 |
Family
ID=74824959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011264610.4A Active CN112462910B (zh) | 2020-11-11 | 2020-11-11 | 一种开关机方法、电路及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112462910B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201118273Y (zh) * | 2007-11-16 | 2008-09-17 | 青岛海信电器股份有限公司 | 电源管理电路 |
| CN204009746U (zh) * | 2014-05-13 | 2014-12-10 | 中兴通讯股份有限公司 | 一种电子设备及其辅助开关机装置 |
| CN205540123U (zh) * | 2016-03-25 | 2016-08-31 | 珠海格力电器股份有限公司 | 零功耗待机电路及洗衣机 |
| WO2016197984A1 (zh) * | 2015-10-21 | 2016-12-15 | 中兴通讯股份有限公司 | 终端的开关控制电路及方法 |
| WO2017113601A1 (zh) * | 2015-12-28 | 2017-07-06 | 深圳Tcl数字技术有限公司 | 零功耗待机电路及零功耗待机电视 |
-
2020
- 2020-11-11 CN CN202011264610.4A patent/CN112462910B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201118273Y (zh) * | 2007-11-16 | 2008-09-17 | 青岛海信电器股份有限公司 | 电源管理电路 |
| CN204009746U (zh) * | 2014-05-13 | 2014-12-10 | 中兴通讯股份有限公司 | 一种电子设备及其辅助开关机装置 |
| WO2016197984A1 (zh) * | 2015-10-21 | 2016-12-15 | 中兴通讯股份有限公司 | 终端的开关控制电路及方法 |
| CN106610714A (zh) * | 2015-10-21 | 2017-05-03 | 中兴通讯股份有限公司 | 终端的开关控制电路及方法 |
| WO2017113601A1 (zh) * | 2015-12-28 | 2017-07-06 | 深圳Tcl数字技术有限公司 | 零功耗待机电路及零功耗待机电视 |
| CN205540123U (zh) * | 2016-03-25 | 2016-08-31 | 珠海格力电器股份有限公司 | 零功耗待机电路及洗衣机 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112462910A (zh) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109840006B (zh) | 主控芯片供电装置 | |
| CN112737558A (zh) | 一种用于电子产品的多功能按键开关电路 | |
| CN114089714B (zh) | 便携式电子装置 | |
| CN212462838U (zh) | 电源切换电路及智能门锁系统 | |
| CN210742886U (zh) | 一种开关机电路 | |
| WO2021078261A1 (zh) | 一种供电控制方法、系统及设备 | |
| CN105897240A (zh) | 一种具备硬件强制关机功能的单键软开关机电路 | |
| CN112462910B (zh) | 一种开关机方法、电路及电子设备 | |
| CN102156417B (zh) | 一种开关机控制系统及方法 | |
| CN111756091A (zh) | 电源切换电路及智能门锁 | |
| CN217467616U (zh) | 电源控制电路和电子设备 | |
| CN216526819U (zh) | 多按键唤醒识别电路及电子设备 | |
| TW201131345A (en) | Power control system, power control method, and computer system having the same | |
| CN213990636U (zh) | 一种用于电子产品的多功能按键开关电路 | |
| CN111669158B (zh) | 一种便携式的多功能开关电路 | |
| CN111399617B (zh) | 供电控制装置和电子设备 | |
| CN213780904U (zh) | 电源切换系统 | |
| CN105811948B (zh) | 开关机电路、开关机方法和医疗设备 | |
| CN211319201U (zh) | 开机还原装置和电子设备 | |
| CN112711320A (zh) | 电源切换系统及其方法、计算机可读存储介质及处理器 | |
| CN112799496A (zh) | 计算机零功耗待机控制装置、方法及系统 | |
| CN217543791U (zh) | 自动开机电路及电子设备 | |
| CN217656610U (zh) | 一种自启动电路 | |
| CN217741698U (zh) | 长按开关电路 | |
| CN112596448B (zh) | 控制电路及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20210309 Assignee: INFIRAY TECHNOLOGIES CO.,LTD. Assignor: Yantai Airui Photo-Electric Technology Co.,Ltd. Contract record no.: X2024980006380 Denomination of invention: A method, circuit, and electronic device for turning on and off the machine Granted publication date: 20220712 License type: Common License Record date: 20240530 |