CN112461900A - 基于伪MOS的InGaAs几何因子表征方法及系统 - Google Patents

基于伪MOS的InGaAs几何因子表征方法及系统 Download PDF

Info

Publication number
CN112461900A
CN112461900A CN202110150684.3A CN202110150684A CN112461900A CN 112461900 A CN112461900 A CN 112461900A CN 202110150684 A CN202110150684 A CN 202110150684A CN 112461900 A CN112461900 A CN 112461900A
Authority
CN
China
Prior art keywords
ingaas
pad
layer
pseudo
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110150684.3A
Other languages
English (en)
Other versions
CN112461900B (zh
Inventor
刘森
方亮
李建平
史林森
张均安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micro Niche Guangzhou Semiconductor Co Ltd
Original Assignee
Micro Niche Guangzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micro Niche Guangzhou Semiconductor Co Ltd filed Critical Micro Niche Guangzhou Semiconductor Co Ltd
Priority to CN202110150684.3A priority Critical patent/CN112461900B/zh
Publication of CN112461900A publication Critical patent/CN112461900A/zh
Application granted granted Critical
Publication of CN112461900B publication Critical patent/CN112461900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/041—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种基于伪MOSFET的InGaAs晶圆几何因子表征方法及表征系统，表征方法包括：提供待表征试样，最上层为InGaAs层，构成伪MOS结构；基于第一衬垫、第二衬垫、第三衬垫及第四衬垫测试方块电阻、测试区电阻，并基于测试结构及电流电压关系实现InGaAs基伪MOSFET的几何因子的表征。本发明通过测试方法过程中测试方式的设计，可以实现InGaAs基的伪MOSFET的几何因子表征，表征方式简单，表征系统结构简单。

Description

基于伪MOS的InGaAs几何因子表征方法及系统
技术领域
本发明属于材料测试表征技术领域，特别是涉及一种基于伪MOSFET的InGaAs晶圆几何因子表征方法及表征系统。
背景技术
由于InGaAs禁带宽度低、直接带隙、载流子迁移率高，基于其制备的PIN二极管广泛应用于红外探测中。图1为硅基InGaAs的剖面图。在埋氧层（Buried oxide，BOX）上沉积了一层SiN作为缓冲层。在InGaAs材料沉积到硅材料时，需要对InGaAs材料进行表征。因此，一种快速简单无损实现对InGaAs的表征技术成为必备。
由于能简单快速的提取绝缘层上硅（Silicon-on-Insulator，SOI）晶圆的电学参数，如迁移率、平带电压等，伪金属氧化物场效应晶体管（Metal-Oxide-SemiconductorField Effect Transistor，MOSFET）已经被广泛应用于SOI晶圆的表征中。
伪MOS晶体管的原理是，将SOI晶圆放置在金属支撑台上，利用两个压力探针垂直扎进SOI晶圆的硅膜上，两个探针保持适当距离。实验证实，这种带压力的探针会引起很多探针和硅的接触界面引起很多缺陷，而且随着压力的增加，缺陷数目增多，直到这种金属半导体接触表现出欧姆特性。其中，如图1所示由于SOI晶圆存在埋氧层5，将这样的结构倒置过来，就好比一个传统的MOSFET，其中，衬底6作为栅极，两个压力探针2和3作为漏极和源极，埋氧层5作为传统栅氧化层，硅膜4作为有源区，金属台1作为支撑平台。
然而，目前对于InGaAs基的伪MOSFET，其几何因子的确定变得十分困难。因此，如何提供一种基于伪MOSFET的InGaAs晶圆几何因子表征方法及表征系统实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于伪MOSFET的InGaAs晶圆几何因子表征方法及表征系统，用于解决现有技术中对于InGaAs基的伪MOSFET，其几何因子的确定变得十分困难等问题。
为实现上述目的及其他相关目的，本发明提供一种基于伪MOSFET的InGaAs晶圆几何因子表征方法，所述表征方法包括：
提供待表征试样，所述待表征试样最上层为InGaAs层，以构成伪MOS结构；
在所述InGaAs层上制备衬垫组，包括第一衬垫、第二衬垫、第三衬垫及第四衬垫；
基于所述衬垫组进行测试，方块电阻公式为：R方块=（π/ln2）×R12,34×f（1），定义测试区电阻为：R12,34=V12,34/I12（2），其中，I12为所述第一衬垫和所述第二衬垫之间注入的电流，V12,34为注入电流I12时测得的所述第三衬垫和所述第四衬垫之间的电压，f为测试因子；
对于所述待表征试样构成的伪MOS结构的电流电压公式为：R方块=fG1×VD/ID= fG1×V12,12/I12（3）；V12,12为注入电流I12时测得的所述第一衬垫和所述第二衬垫之间的电压，VD为漏端电流，ID为漏端电压，fG1为InGaAs基伪MOSFET的几何因子；
基于公式（1）、（2）、（3）得出：fG1= f（π/ln2）（V12,34/ V12,12）。
可选地，所述衬垫组形成正方形对称布局，其中，所述第一衬垫、所述第二衬垫、所述第三衬垫及所述第四衬垫作为正方形的四个点，且R方块=4.53（V12,34/I12），fG1=4.53（V12,34/V12,12）。
可选地，所述第一衬垫、所述第二衬垫、所述第三衬垫及所述第四衬垫中两两之间的距离大于1cm。
可选地，在部分耗尽区，体区电流Ivol为：Ivol=qfG1μvolNA,D(TInGaAs-WD)VD（4），所述耗尽层宽度WD为：WD =（COX/（qNA,D））（VG-VFB）（5），其中，q为电子电荷，fG1为几何因子，μvol为体区载流子迁移率，NA,D为受主（p型掺杂）或施主（n型掺杂）掺杂浓度，TInGaAs为顶InGaAs层厚度，VD为漏极电压，WD为耗尽层宽度，COX为氧化硅单位面积电容，VG为栅极电压，VFB为平带电压。
可选地，基于公式（4）和（5）得出：Ivol =fG1μvolCOX (VG-V0)VD（6），V0=VFB+（qNA,D/COX）TInGaAs（7），V0为耗尽整个InGaAs层需要的虚拟电压。
可选地，所述待表征试样自下而上包括底层硅、埋氧层、中间氮化硅层以及所述InGaAs层。
可选地，所述埋氧层的厚度介于220-240nm之间，所述中间氮化硅层的厚度介于4-6nm之间，所述InGaAs层的厚度介于22-28nm之间。
另外，本发明还提供一种基于伪MOSFET的InGaAs晶圆几何因子表征系统，其中，本发明的上述表征方法优选采用本发明的表征系统进行表征。其中，所述表征系统包括待表征试样及衬垫组，其中，所述待表征试样最上层为InGaAs层，以构成伪MOS结构；所述衬垫组包括第一衬垫、第二衬垫、第三衬垫及第四衬垫，以形成四个测试点，所述表征系统采用如上述方案中任意一项所述的表征方法进行表征。
可选地，所述衬垫组形成正方形对称布局，其中，所述第一衬垫、所述第二衬垫、所述第三衬垫及所述第四衬垫作为正方形的四个点。
可选地，所述第一衬垫、第二衬垫、第三衬垫及所述第四衬垫中两两之间的距离大于1cm。
如上所述，本发明的基于伪MOSFET的InGaAs晶圆几何因子表征方法及表征系统，通过测试方法过程中测试方式的设计，可以实现InGaAs基的伪MOSFET的几何因子表征，表征方式简单，表征系统结构简单。
附图说明
图1显示为现有技术中SOI伪MOSFET配置。
图2显示为本发明一示例InGaAs基伪MOSFET的几何因子表征方法流程图。
图3显示为本发明一示例InGaAs基伪MOSFET的几何因子表征中硅基InGaAs剖面图。
图4显示为硅基InGaAs范德华实验示意图。
图5显示为硅基InGaAs四端PAD示意图。
图6显示为I12和V12,12，V12,34之间的关系。
图7显示为计算的伪MOSFET几何因子。
元件标号说明
100-待表征试样；101-埋氧层；102-中间氮化硅层；103-InGaAs层；S1~S4-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。另外，本发明中使用的“介于……之间”包括两个端点值。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图2所示，本发明提供一种基于伪MOSFET的InGaAs晶圆几何因子表征方法，所述表征方法包括：
S1，提供待表征试样，所述待表征试样最上层为InGaAs层，以构成伪MOS结构；
S2，在所述InGaAs层上制备衬垫组，包括第一衬垫、第二衬垫、第三衬垫及第四衬垫；
S3，基于所述衬垫组进行测试，方块电阻公式为：R方块=（π/ln2）×R12,34×f（1），定义测试区电阻为：R12,34=V12,34/I12（2），其中，I12为所述第一衬垫和所述第二衬垫之间注入的电流，V12,34为注入电流I12时测得的所述第三衬垫和所述第四衬垫之间的电压，f为测试因子；
S4，对于所述待表征试样构成的伪MOS结构的电流电压公式为：R方块=fG1×VD/ID= fG1×V12,12/I12（3）；V12,12为注入电流I12时测得的所述第一衬垫和所述第二衬垫之间的电压，VD为漏端电流，ID为漏端电压，fG1为InGaAs基伪MOSFET的几何因子；
基于公式（1）、（2）、（3）得出：fG1= f（π/ln2）（V12,34/ V12,12）。
下面将详细介绍本发明的表征方法。
首先，如图2中的S1及图3所示，进行步骤S1，提供待表征试样100，所述待表征试样100最上层为InGaAs层103，以构成伪MOS结构。
在一示例中，所述代表征试样100自下而上包括底层硅（图中未示出）、埋氧层101、中间氮化硅层102以及所述InGaAs层103。其中，两个测试探针位于InGaAs层103上，底层硅101作为栅极，构成伪MOS晶体管进行本发明的InGaAs晶圆几何因子表征。
在一具体示例中，所述埋氧层101的厚度介于220-240nm之间，本示例中选择为230nm；所述中间氮化硅层102的厚度介于4-6nm之间，本示例中选择为5nm；所述InGaAs层103的厚度介于22-28nm之间，本示例中选择为25nm。
接着，如图2中的S2及图4-5所示，进行步骤S2，在所述InGaAs层103上制备衬垫组，包括第一衬垫1、第二衬垫2、第三衬垫3及第四衬垫4。
作为示例，所述衬垫组形成正方形对称布局，其中，所述第一衬垫1、所述第二衬垫2、所述第三衬垫3及所述第四衬垫4作为正方形的四个点。在进一步可选示例中，所述第一衬垫、所述第二衬垫、所述第三衬垫及所述第四衬垫中两两之间的距离大于1cm，如2cm。也就是说，本发明旨在提出基于伪MOSFET的InGaAs几何因子确定方法。该步骤中，首先备一个正方形布局的PAD点，PAD间距大于1厘米。
接着，如图2中的S3所示，进行步骤S3，基于所述衬垫组进行测试，对样品进行范德华实验，如图4所示，所述第一衬垫1、所述第二衬垫2（PAD 1和 2）之间注入电流I12，然后测量第三衬垫3及第四衬垫4（PAD 3和4）之间的电压V12,34。
此时，电流电压关系为：R12,34=V12,34/I12（2），得到定义的所述测试区电阻；
另外，方块电阻公式为：R方块=（π/ln2）×R12,34×f（1）。
其中，I12为所述第一衬垫和所述第二衬垫之间注入的电流，V12,34为注入电流I12时测得的所述第三衬垫和所述第四衬垫之间的电压，f为测试因子。
其中，在一示例中，所述第一衬垫1、所述第二衬垫2、所述第三衬垫3及所述第四衬垫4作为正方形布局PAD的四个点，对于对称形状而言，R方块=4.53（V12,34/I12）。
最后，如图2中的S4所示，进行步骤S4，对于所述待表征试样构成的伪MOS结构的电流电压公式为：R方块=fG1×VD/ID= fG1×V12,12/I12（3）；
其中，V12,12为注入电流I12时测得的所述第一衬垫和所述第二衬垫之间的电压，VD为漏端电流，ID为漏端电压，fG1为InGaAs基伪MOSFET的几何因子；假定不随几何因子变化，最后，基于公式（1）、（2）、（3）得出：fG1= f（π/ln2）（V12,34/ V12,12）。
进一步，对于正方形对称布局的PAD，fG1=4.53（V12,34/I12）（I12/V12,12）=4.53（V12,34/V12,12）。其中，如图6和图7所示，图6为I12和V12，V34之间的关系，图7则是计算的几何因子，其中，图7中虚线左侧为部分耗尽区（Partial depletion）曲线，虚线右侧为积累区（Accumulation）曲线。可以看出在积累区，其几何因子几乎稳定在0.28左右，约为0.29。
作为示例，在部分耗尽区，只有部分体区导通，假定体区迁移率为常数，体区电流Ivol为：Ivol=qfG1μvolNA,D(TInGaAs-WD)VD（4），所述耗尽层宽度WD为：WD =（COX/（qNA,D））（VG-VFB）（5），例如，选择为重掺杂的SOI圆片（1018 cm-3~1019 cm-3）。其中，q为电子电荷，fG1为几何因子，μvol为体区载流子迁移率，NA,D为受主（p型掺杂）或施主（n型掺杂）掺杂浓度，TInGaAs为顶InGaAs层厚度，VD为漏极电压，WD为耗尽层宽度，COX为氧化硅单位面积电容，VG为栅极电压，VFB为平带电压。进一步，基于公式（4）和（5）得出：Ivol =fG1μvolCOX (VG-V0)VD（6），另外，V0=VFB+（qNA,D/ COX）TInGaAs（7），V0为耗尽整个InGaAs层需要的虚拟电压。
通过上述方案，本发明可以基于伪MOSFET进行InGaAs几何因子确定方法。伪MOSFET能实现表征的关键是几何因子的确定。对于点接触的硅基伪MOSFET，通过与四探针测量的比较，可以确定几何因子约为0.75。而对于InGaAs基的伪MOSFET，其几何因子的确定变得十分困难。基于本发明的设计，有效的实现了nGaAs几何因子的确定。
另外，本发明还提供一种基于伪MOSFET的InGaAs晶圆几何因子表征系统，其中，本发明的上述表征方法优选采用本发明的表征系统进行表征。另外，本系统中的各个组成部分的特征、作用可以参见在表征方法中的描述，在此不再赘述。其中，所述表征系统包括待表征试样100及衬垫组，其中，所述待表征试样最上层为InGaAs层103，以构成伪MOS结构；所述衬垫组包括第一衬垫1、第二衬垫2、第三衬垫3及第四衬垫4，以形成四个测试点，所述表征系统采用如上述方案中任意一项所述的表征方法进行表征。
作为示例，所述衬垫组形成正方形对称布局，其中，所述第一衬垫、所述第二衬垫、所述第三衬垫及所述第四衬垫作为正方形的四个点。
作为示例，所述第一衬垫、第二衬垫、第三衬垫及第四衬垫中两两之间的距离大于1cm。
综上所述，本发明提供一种Pseudo-MOSFET表征InGaAs材料几何因子，本发明的基于伪MOSFET的InGaAs晶圆几何因子表征方法及表征系统，通过测试方法过程中测试方式的设计，可以实现InGaAs基的伪MOSFET的几何因子表征，表征方式简单，表征系统结构简单。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种基于伪MOSFET的InGaAs晶圆几何因子表征方法，其特征在于，所述表征方法包括：
提供待表征试样，所述待表征试样最上层为InGaAs层，以构成伪MOS结构；
在所述InGaAs层上制备衬垫组，包括第一衬垫、第二衬垫、第三衬垫及第四衬垫；
基于所述衬垫组进行测试，方块电阻公式为：R方块=（π/ln2）×R12,34×f（1），定义测试区电阻为：R12,34=V12,34/I12（2），其中，I12为所述第一衬垫和所述第二衬垫之间注入的电流，V12,34为注入电流I12时测得的所述第三衬垫和所述第四衬垫之间的电压，f为测试因子；
对于所述待表征试样构成的伪MOS结构的电流电压公式为：R方块=fG1×VD/ID= fG1×V12,12/I12（3）；V12,12为注入电流I12时测得的所述第一衬垫和所述第二衬垫之间的电压，VD为漏端电流，ID为漏端电压，fG1为InGaAs基伪MOSFET的几何因子；
基于公式（1）、（2）、（3）得出：fG1= f（π/ln2）（V12,34/ V12,12）。
2.根据权利要求1所述的基于伪MOSFET的InGaAs晶圆几何因子表征方法，其特征在于，所述衬垫组形成正方形对称布局，其中，所述第一衬垫、所述第二衬垫、所述第三衬垫及所述第四衬垫作为正方形的四个点，且R方块=4.53（V12,34/I12），fG1=4.53（V12,34/ V12,12）。
3.根据权利要求2所述的基于伪MOSFET的InGaAs晶圆几何因子表征方法，其特征在于，所述第一衬垫、所述第二衬垫、所述第三衬垫及所述第四衬垫中两两之间的距离大于1cm。
4.根据权利要求1所述的基于伪MOSFET的InGaAs晶圆几何因子表征方法，其特征在于，在部分耗尽区，体区电流Ivol为：Ivol=qfG1μvolNA,D(TInGaAs-WD)VD（4），所述耗尽层宽度WD为：WD=（COX/（qNA,D））（VG-VFB）（5），其中，q为电子电荷，fG1为几何因子，μvol为体区载流子迁移率，NA,D为受主（p型掺杂）或施主（n型掺杂）掺杂浓度，TInGaAs为顶InGaAs层厚度，VD为漏极电压，WD为耗尽层宽度，COX为氧化硅单位面积电容，VG为栅极电压，VFB为平带电压。
5.根据权利要求4所述的基于伪MOSFET的InGaAs晶圆几何因子表征方法，其特征在于，基于公式（4）和（5）得出：Ivol =fG1μvolCOX (VG-V0)VD（6），V0=VFB+（qNA,D/ COX）TInGaAs（7），V0为耗尽整个InGaAs层需要的虚拟电压。
6.根据权利要求1-5中任意一项所述的基于伪MOSFET的InGaAs晶圆几何因子表征方法，其特征在于，所述待表征试样自下而上包括底层硅、埋氧层、中间氮化硅层以及所述InGaAs层。
7.根据权利要求6所述的基于伪MOSFET的InGaAs晶圆几何因子表征方法，其特征在于，所述埋氧层的厚度介于220-240nm之间，所述中间氮化硅层的厚度介于4-6nm之间，所述InGaAs层的厚度介于22-28nm之间。
8.一种基于伪MOSFET的InGaAs晶圆几何因子表征系统，其特征在于，所述表征系统包括待表征试样及衬垫组，其中，所述待表征试样最上层为所述InGaAs层，以构成伪MOS结构；所述衬垫组包括所述第一衬垫、所述第二衬垫、所述第三衬垫及所述第四衬垫，以形成四个测试点，所述表征系统采用如权利要求1-7中任意一项所述的表征方法进行表征。
9.根据权利要求8所述的基于伪MOSFET的InGaAs晶圆几何因子表征系统，其特征在于，所述衬垫组形成正方形对称布局，其中，所述第一衬垫、所述第二衬垫、所述第三衬垫及所述第四衬垫作为正方形的四个点。
10.根据权利要求9所述的基于伪MOSFET的InGaAs晶圆几何因子表征系统，其特征在于，所述第一衬垫、所述第二衬垫、所述第三衬垫及所述第四衬垫中两两之间的距离大于1cm。
CN202110150684.3A 2021-02-04 2021-02-04 基于伪MOS的InGaAs几何因子表征方法及系统 Active CN112461900B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110150684.3A CN112461900B (zh) 2021-02-04 2021-02-04 基于伪MOS的InGaAs几何因子表征方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110150684.3A CN112461900B (zh) 2021-02-04 2021-02-04 基于伪MOS的InGaAs几何因子表征方法及系统

Publications (2)

Publication Number Publication Date
CN112461900A true CN112461900A (zh) 2021-03-09
CN112461900B CN112461900B (zh) 2021-04-20

Family

ID=74802424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110150684.3A Active CN112461900B (zh) 2021-02-04 2021-02-04 基于伪MOS的InGaAs几何因子表征方法及系统

Country Status (1)

Country Link
CN (1) CN112461900B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113311047A (zh) * 2021-05-06 2021-08-27 复旦大学 一种纳米金颗粒修饰的伪mos生化分子传感器及其制备方法
CN115616036A (zh) * 2022-12-02 2023-01-17 正泰新能科技有限公司 一种隧穿氧化层表征方法、装置、设备及可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000014675A (ko) * 1998-08-24 2000-03-15 김영환 반도체장치 금속선의 면저항 측정용 시험 패턴
CN101331403A (zh) * 2005-10-17 2008-12-24 卡普雷斯股份有限公司 消除四点电阻测量的成直线定位误差
CN110426558A (zh) * 2019-09-02 2019-11-08 麦峤里(上海)半导体科技有限责任公司 导电薄膜方块电阻多探针测量方法及测量头
CN112151403A (zh) * 2020-11-10 2020-12-29 微龛(广州)半导体有限公司 基于无结型晶体管的表征方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000014675A (ko) * 1998-08-24 2000-03-15 김영환 반도체장치 금속선의 면저항 측정용 시험 패턴
CN101331403A (zh) * 2005-10-17 2008-12-24 卡普雷斯股份有限公司 消除四点电阻测量的成直线定位误差
CN110426558A (zh) * 2019-09-02 2019-11-08 麦峤里(上海)半导体科技有限责任公司 导电薄膜方块电阻多探针测量方法及测量头
CN112151403A (zh) * 2020-11-10 2020-12-29 微龛(广州)半导体有限公司 基于无结型晶体管的表征方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
F.Y. LIU，ET AL.: "Characterization of heavily doped SOI wafers under pseudo-MOSFET configuration", 《SOLID-STATE ELECTRONICS》 *
LUCA PIRRO: "《Electrical characterization and modeling of advanced SOI substrates》", 12 January 2016 *
刘新福 等编著: "《半导体测试技术原理与应用》", 31 January 2007, 冶金工业出版社 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113311047A (zh) * 2021-05-06 2021-08-27 复旦大学 一种纳米金颗粒修饰的伪mos生化分子传感器及其制备方法
CN113311047B (zh) * 2021-05-06 2022-06-21 复旦大学 一种纳米金颗粒修饰的伪mos生化分子传感器及其制备方法
CN115616036A (zh) * 2022-12-02 2023-01-17 正泰新能科技有限公司 一种隧穿氧化层表征方法、装置、设备及可读存储介质

Also Published As

Publication number Publication date
CN112461900B (zh) 2021-04-20

Similar Documents

Publication Publication Date Title
Hanrath et al. Influence of surface states on electron transport through intrinsic Ge nanowires
CN112461900B (zh) 基于伪MOS的InGaAs几何因子表征方法及系统
Rochefort et al. Manufacturing of high aspect-ratio pn junctions using Vapor Phase Doping for application in multi-Resurf devices
Yaffe et al. Hg/Molecular monolayer− Si junctions: electrical interplay between monolayer properties and semiconductor doping density
EP1489428A2 (en) Flexible membrane probe and method of use thereof
CN101529592B (zh) 半导体晶片的评价方法
Buh et al. Imaging of a silicon pn junction under applied bias with scanning capacitance microscopy and Kelvin probe force microscopy
Greco et al. Conduction mechanisms at interface of AlN/SiN dielectric stacks with AlGaN/GaN heterostructures for normally-off high electron mobility transistors: Correlating device behavior with nanoscale interfaces properties
CN107037284A (zh) 测量以半导体为衬底的石墨烯微区迁移率的方法
Lotfi et al. LDMOS-transistors on semi-insulating silicon-on-polycrystalline-silicon carbide substrates for improved RF and thermal properties
CN112151403A (zh) 基于无结型晶体管的表征方法
Haddab et al. Quantized current jumps in silicon photoconductors at room temperature
US7521946B1 (en) Electrical measurements on semiconductors using corona and microwave techniques
Li et al. Self-assembled nanowire array capacitors: capacitance and interface state profile
Park et al. Electrode interdependence and hole capacitance in capacitance–voltage characteristics of hydrogenated amorphous silicon thin-film transistor
Fukutome et al. Two-dimensional characterization of carrier concentration in metal-oxide-semiconductor field-effect transistors with the use of scanning tunneling microscopy
Ye et al. Direct observation of surface charge redistribution in active nanoscale conducting channels by Kelvin Probe Force Microscopy
Fobelets et al. Electrical transport in polymer-covered silicon nanowires
Yu et al. Properties of dislocation networks formed by Si wafer direct bonding
Bera et al. Analysis of carrier generation lifetime in strained-Si/SiGe heterojunction MOSFETs from capacitance transient
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法
Schwarzenbach et al. Systematic evaluation of SOI buried oxide reliability for partially depleted and fully depleted applications
Peng et al. Electronic transport in hydrogen-terminated Si (001) nanomembranes
Minami et al. Electrical characterization of wafer-bonded Ge (111)-on-insulator substrates using four-point-probe pseudo-metal-oxide-semiconductor field-effect transistor method
JP3871131B2 (ja) 空乏層容量測定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant