CN112447259A - 存储器设备的训练方法、电子设备和包括其的电子系统 - Google Patents

存储器设备的训练方法、电子设备和包括其的电子系统 Download PDF

Info

Publication number
CN112447259A
CN112447259A CN202010883429.5A CN202010883429A CN112447259A CN 112447259 A CN112447259 A CN 112447259A CN 202010883429 A CN202010883429 A CN 202010883429A CN 112447259 A CN112447259 A CN 112447259A
Authority
CN
China
Prior art keywords
memory device
memory
configuration parameters
prediction model
training
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010883429.5A
Other languages
English (en)
Inventor
朴章善
金钟运
李柱灿
殷亨来
金东�
朴仁勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112447259A publication Critical patent/CN112447259A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/02—Knowledge representation; Symbolic representation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Computational Linguistics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种电子设备，包括：存储器设备；非易失性存储器，被配置为存储分别与存储器设备的操作电压相对应的多个第一配置参数和分别与存储器设备的操作温度相对应的多个第二配置参数；以及存储器控制器，被配置为：确定存储在非易失性存储器中的多个第一配置参数之中的与存储器设备的操作电压相对应的第三配置参数的值，而不执行训练操作；确定存储在非易失性存储器中的多个第二配置参数之中的与存储器设备的操作温度相对应的第四配置参数的值，而不执行训练操作；以及根据确定的第三配置参数和第四配置参数的值驱动存储器设备。

Description

存储器设备的训练方法、电子设备和包括其的电子系统
相关申请的交叉引用
本申请要求于2019年8月30日向韩国知识产权局提交的韩国专利申请第10-2019-0107008号的优先权，其全部内容通过引用合并于此。
技术领域
本公开的示例实施例涉及一种存储器设备的训练方法、电子设备和包括该电子设备的电子系统。
背景技术
为了训练存储器和/或存储器控制器，随着操作速度增加，需要更详细的训练算法，并且随着存储区块(rank)增加，该更详细的训练算法具有更长的开放时间(opentime)。因此，不适合在需要短的开放时间的存储器系统中执行完整训练。在驱动电子设备时周期性地执行训练。为了执行存储器/存储器控制器训练，存储器系统必须停止当前运行的操作，这会影响系统的性能。
另外，在存储器设备的操作电压和操作温度频繁变化的环境中，存储器设备的操作电压和温度成为影响训练的因素。通过反映这种环境来进行训练，并且正在对可以立即反映出操作电压和温度频繁变化的环境的训练进行研究。
发明内容
本公开的一个或多个示例实施例提供了一种电子设备，其能够减少训练运行时间，也就是说，执行对包括在电子设备中的存储器设备的训练所花费的时间。
本公开的一个或多个示例实施例还提供一种能够减少训练运行时间的存储器设备的训练方法。
本公开的一个或多个示例实施例还提供一种能够减少训练运行时间的电子系统。
然而，本公开的各方面不限于本文阐述的那些。通过参考下面给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员而言将变得更加清晰。
根据本发明构思的示例实施例的一方面，提供一种电子设备，该电子设备包括：存储器设备；非易失性存储器，被配置为存储分别与存储器设备的操作电压相对应的多个第一配置参数和分别与存储器设备的操作温度相对应的多个第二配置参数；以及存储器控制器，被配置为：确定存储在非易失性存储器中的多个第一配置参数之中的与存储器设备的操作电压相对应的第三配置参数的值，而不执行训练操作；确定存储在非易失性存储器中的多个第二配置参数之中的与存储器设备的操作温度相对应的第四配置参数的值，而不执行训练操作；以及根据确定的第三配置参数和第四配置参数的值驱动存储器设备。
根据本发明构思的示例实施例的一方面，提供一种存储器设备的训练方法，该方法包括：在存储单元中存储与存储器设备的操作电压和操作温度相对应的多个第一配置参数；在存储多个第一配置参数之后，执行存储器设备的启动；测量被启动的存储器设备的操作电压和操作温度；将多个第一配置参数之中的与操作电压和操作温度相对应的第二配置参数加载到存储器控制器中；以及将加载的第二配置参数映射到存储器设备，而不执行训练操作。
根据本发明构思的示例实施例的一方面，提供一种电子系统，该电子系统包括：第一电子设备，包括存储器设备中包括的第一存储器设备、被配置为存储与第一存储器设备的操作电压和操作温度相对应的多个第一配置参数的第一非易失性存储器、以及被配置为控制第一存储器设备的第一存储器控制器；以及第二电子设备，包括存储器设备中包括的第二存储器设备、被配置为存储与第二存储器设备的操作电压和操作温度相对应的多个第二配置参数的第二非易失性存储器、以及被配置为控制第二存储器设备的第二存储器控制器，第二电子设备与第一电子设备分开，其中第一存储器控制器还被配置为将多个第一配置参数之中的与第一存储器设备的操作电压和操作温度相对应的第三配置参数映射到第一存储器设备，而不执行训练操作，并且其中第二存储器控制器还被配置为将多个第二配置参数之中的与第二存储设备的操作电压和操作温度相对应的第四配置参数映射到第二存储器设备，而不执行训练操作。
附图说明
通过参照附图详细描述本公开的示例实施例，本公开的上述和其他方面以及特征将变得更加清晰，在附图中：
图1是示意性示出根据一些示例实施例的电子设备的框图；
图2是示出根据一些示例实施例的电子设备的主机的结构的框图；
图3是示出根据一些示例实施例的存储器设备的训练方法的流程图；
图4是说明图3的配置参数存储操作的示例实施例的流程图；
图5至图7是说明根据图4的示例实施例的示例统计预测建模的示图；
图8和图9是描述图4的训练操作的示例实施例的示图；
图10和图11是描述图3的配置参数存储操作的另一示例实施例的示图；
图12是描述图3的映射操作的示例实施例的示图；
图13是描述图3的映射操作的示例实施例的示图；
图14是描述根据图12的示例实施例的效果的定时图；
图15是描述根据图13的示例实施例的效果的定时图。
具体实施方式
在下文中，将参照附图描述本发明构思的示例实施例。
图1是示意性示出根据一些示例实施例的电子设备的框图。
参照图1，根据一些示例实施例的电子设备可以包括主机100和存储器设备200。可以在主机100和存储器设备200之间提供用于交换信号和数据的通道300。
主机100可以响应于用户的请求运行各种应用。主机100可以将应用加载到存储器设备200中以运行该应用。主机100可以驱动操作系统(OS)并在操作系统(OS)上运行各种应用。对于该操作，主机100可以将数据写入存储器设备200和/或读取存储在存储器设备200中的数据。
主机100可以在启动或特定情况下对存储器设备200的配置参数(CP)执行训练。如本文所使用的，术语“训练”是指搜索用于提供最佳可靠性的存储器通道的信号电平或等待时间(latency)的操作。通过训练，主机100可以提高与存储器设备200交换数据或信号的可靠性。例如，主机100可以在各种条件下向存储器设备200写入训练数据(TD)或从存储器设备200读取训练数据(TD)，以确定最佳时钟定时或参考电平。
具体地，根据本公开的一些示例实施例的主机100可以将用于执行训练的训练代码(TC)加载到存储器设备200。训练代码(TC)基本上对应于用于执行训练的可运行代码。如果训练代码中出现错误，则一般训练操作可能会失败。因此，需要确保训练代码(TC)的稳定性以确保数据或信号的可靠性。
存储器设备200可以作为电子设备的主存储器被驱动。当电子设备被启动时，操作系统(OS)或基本应用程序可以被加载到存储器设备200上。
例如，当主机被启动100时，可以基于启动序列(boot sequence)将存储在非易失性存储器(未示出)中的OS图像加载到存储器设备200上。操作系统可以支持主机100的各种输入/输出操作。
类似地，可以将应用程序加载到存储器设备200上，以便被用户选择或提供基本服务。另外，存储器设备200可以用作存储从诸如相机的图像传感器提供的图像数据的缓冲存储器。
存储器设备200可以是能够被字节访问的动态随机存取存储器(DRAM)。例如，低功率双倍数据速率同步DRAM(LPDDR SDRAM)、双倍数据速率(DDR)SDRAM或图形DDR SDRAM(GDDR SDRAM)可以应用于存储器设备200。LPDDR SDRAM的示例可以包括LPDDR3、LPDDR4和LPDDR5，并且DDR SDRAM的示例可以包括DDR4和DDR5，但不限于此。
对LPDDR SDRAM的配置参数(CP)的训练可以包括写入时钟(WCK)到时钟(CK)(WCK2CK)对准(leveling)训练、WCK-DQ训练、命令总线训练、写入对准和写入训练、读取训练、以及参考电压训练(或Vref训练)，但可以不限于此。
对DDR SDRAM的配置参数(CP)的训练可以包括写入对准、写入训练、读取训练和Vref训练。除了这些示例之外，还可以包括存储器设备200的配置参数(CP)的任何其他训练。
存储器设备200可以被提供作为可以被覆写的非易失性存储器设备。例如，存储器设备200可以被配置为非易失性RAM，诸如相变RAM(PRAM)、磁性RAM(MRAM)、电阻性RAM(ReRAM)、铁电RAM(FRAM)、NOR闪存和NAND闪存。当驱动电子设备时，存储器设备200存储操作系统(OS)、运行中的应用程序、更新的数据等。可以以具有堆叠的多个芯片的多芯片封装或模块的形式提供存储器设备200。然而，存储器设备200的配置方法不限于本文公开的示例。
通道300可以在主机100和存储器设备200上提供数据或信号的传输路径。尽管通道300在图1中示出为单通道，但是可以提供多个通道。当提供多个通道300时，可以根据通道交织方法来控制存储器设备200，并且存储器设备200和主机100可以独立地通过多个通道中的每一个交换数据。
图2是示出根据本公开的一些示例实施例的电子设备的主机的结构的框图。
参照图2，主机100可以在片上系统(SoC)中实现，并且SoC可以包括中央处理单元(CPU)110、存储器控制器120、图形处理单元(GPU)130、用户接口控制器140、非易失性存储器接口150、加速器160等。
应当理解，SoC的组件不限于图中所示的元件。例如，SoC可以进一步包括用于处理图像数据的硬件编解码器、安全块等。
CPU 110运行要在主机100中执行的软件(例如，应用程序、操作系统和设备驱动器)。CPU 110可以运行加载到存储器设备200上的操作系统(OS)。CPU 110可以运行要基于操作系统(OS)驱动的各种应用程序。具体地，CPU110可以将加载到存储器设备200上的训练代码(TC)打补丁(patch)并运行所述训练代码(TC)。
CPU 110可以控制存储器控制器120以根据训练代码(TC)的运行执行存储器设备200的训练操作。CPU 110可以被提供作为同构多核处理器或异构多核处理器。
存储器控制器120可以被包括在存储器设备200中，或者可以被包括在主机100中以控制存储器设备200。主机100可以向存储器控制器120发送读取请求以读取存储在存储器设备200中的数据。存储器控制器120可以访问存储器设备200以读取主机请求的数据。主机可以通过至少一个通道连接到存储器设备200。
因此，存储器控制器120可以提供存储器设备200和SoC之间的接口连接(interfacing)。存储器控制器120可以响应于CPU 110或另一个功能块(IP)的请求来访问存储器设备200。
例如，存储器控制器120可以响应于CPU 110的写入请求将数据写入到存储器设备200。替选地，存储器控制器120可以从存储器设备200读取数据并且将数据传送到CPU 110或非易失性存储器接口150。在训练操作期间，存储器控制器120可以响应于CPU 110的请求释放通道交织或调整通道交织的单元。
另外，存储器控制器120可以响应于主机的各种主功能块(或主IP)的请求来访问存储器设备200。例如，响应于访问存储器设备200的请求，存储器控制器120可以与选通信号DQS同步地传送数据DQ。替选地，存储器控制器120可以与选通信号DQS同步地接收从存储器设备200输出的数据DQ。
GPU 130响应于CPU 110的请求执行各种图形操作。例如，GPU 130可以将请求进行处理的数据转换为适合于显示器(未示出)的数据。GPU 130可以具有对于并行处理是有利的计算结构，在该并行处理中重复处理相似操作。
用户接口控制器140控制来自用户接口设备(例如，键盘、触摸面板或显示器)的用户输入和输出。例如，用户接口控制器140可以在CPU 110的控制下在显示器(未示出)上显示用于接收数据的键盘屏幕。替选地，用户接口控制器140可以控制显示器以示出用户请求的数据。用户接口控制器140可以将从用户输入接口设备(诸如键盘、鼠标和触摸面板)提供的数据解码为用户输入数据。
非易失性存储器接口150响应于CPU 110的请求访问非易失性存储器180。也就是说，非易失性存储器接口150提供SoC与非易失性存储器180之间的接口。例如，由CPU 110处理的数据通过非易失性存储器接口150存储在非易失性存储器180中。此外，存储在非易失性存储器180中的数据可以通过非易失性存储器接口150提供给CPU 110。
加速器160可以被提供作为单独的功能块，用于改善多媒体或多媒体数据的处理速度。例如，加速器160可以被提供作为功能块(IP)，用于改善文本、音频、静止图像、动画、视频、二维数据或三维数据的处理性能。
系统互连器170是用于在SoC内部提供片上网络的系统总线。系统互连器170可以包括例如数据总线、地址总线和控制总线。数据总线提供数据行进所通过的路径。数据总线可以主要提供存储器访问路径，通过该存储器访问路径可以对存储器设备200或非易失性存储器180进行访问。地址总线提供地址交换路径，通过该地址交换路径可以在功能块(IP)之间交换地址。控制总线提供在功能块(IP)之间传送控制信号所通过的路径。然而，系统互连器170的配置不限于以上描述，并且可以进一步包括用于有效管理的中介(mediation)装置。
非易失性存储器180被提供作为主机的存储介质(或存储单元)。非易失性存储器180可以存储固件(FW)、应用程序、OS图像和各种数据。具体地，用于训练存储器设备200的训练代码(TC)可以被存储在非易失性存储器180的特定区域中。然而，训练代码(TC)可以被存储在除了非易失性存储器180之外的非易失性存储器中。非易失性存储器180可以被提供作为存储卡(例如，MMC、eMMC、安全数字(SD)、微型SD等)。例如，非易失性存储器180可以包括具有大存储容量的NAND型闪存存储器。
替选地，非易失性存储器180可以包括NOR闪存存储器或下一代非易失性存储器，诸如PRAM、MRAM、ReRAM、FRAM等。在本公开的另一示例实施例中，非易失性存储器180可以是在SoC内部提供的内部存储器。
图3是示出根据一些示例实施例的存储器设备的训练方法的流程图。
参照图2和图3，可以描述根据一些示例实施例的存储器设备200的训练方法。
首先，提供非易失性存储器和存储器设备(操作S100)。进一步参照以下将描述的图5，例如，可以提供从第一电子设备Device_1到第M电子设备Device_M的总共M个电子设备。可以以包括生产等的各种形式来执行提供存储器设备的方法。从第一电子设备Device_1到第M电子设备Device_M，可以提供任何一个电子设备，即，第m电子设备Device_m(1≤m≤M)。
将配置参数存储在每个电子设备的非易失性存储器中(操作S200)。在根据一些示例实施例的操作S200中，通过存储在非易失性存储器中的固件(FW)，可以存储多个配置参数(CP)，其值取决于存储器设备的电压和温度而变化。
在操作S200中，根据示例实施例，存储配置参数(CP)的方法可以变化。稍后将描述操作S200的示例实施例的详细描述。
测量存储器设备200的操作电压和操作温度(操作S300)。在操作S300中，当存储器设备200在启动之后操作时，测量操作存储器设备200所需的操作电压和操作温度。
将与存储器设备200的操作电压和操作温度相对应的配置参数(CP)映射到存储器设备200(操作S400)。进一步参照图12，在执行映射之前，产品固件(PFW)可以将多个配置参数(CP)当中的与操作电压和操作温度相对应的配置参数(CP)加载到存储器控制器120上。
可以通过存储器控制器120将加载的配置参数(CP)映射到存储器设备200而不执行单独的训练操作，这将在下面描述。如在上述测量操作中那样，可以在启动存储器设备200之后执行存储器设备200的映射操作。
图4是说明图3的配置参数存储操作的示例实施例的流程图。图5至图7是说明根据图4的示例实施例的示例统计预测建模的示图。图8和图9是描述图4的训练操作S250的示图。
将配置参数CP1与电压和温度一起存储在每个电子设备的非易失性存储器180中(操作S210)。
将存储在非易失性存储器180中的电压、温度以及与电压和温度相对应的配置参数发送到服务器(操作S220)。
参照图3和图5，在操作S100中，提供包括多个(M个)电子设备(Device_1～Device_M)的电子系统。第一电子设备Device_1包括第一存储器设备200_1、第一存储器控制器120_1和第一非易失性存储器180_1。第一非易失性存储器180_1存储第一固件FW1。第一固件FW1可以将第一存储器设备200_1的第一操作电压V_1、第一操作温度T_1以及与第一操作电压V_1和第一操作温度T_1相对应的第一配置参数CP1(1,1)存储到第一非易失性存储器180_1中。
第一存储器控制器120_1可以将第一存储器设备200_1的第一操作电压V_1、第一操作温度T_1以及与第一操作电压V_1和第一操作温度T_1相对应的第一配置参数CP1(1,1)发送到第一非易失性存储器180_1。第一固件FW1可以将第一操作电压V_1、第一操作温度T_1以及与第一操作电压V_1和第一操作温度T_1相对应的第一配置参数CP1(1,1)发送到服务器500。
第M电子设备Device_M包括第M存储器设备200_M、第M存储器控制器120_M和第M非易失性存储器180_M。第M非易失性存储器180_M存储第一固件FW1。第一固件FW1可以将第M存储器设备200_M的第M操作电压V_M、第M操作温度T_M以及与第M操作电压V_M和第M操作温度T_M相对应的第一配置参数CP1(M,M)存储到第M非易失性存储器180_M中。
第M存储器控制器120_M可以将第M存储器设备200_M的第M操作电压V_M、第M操作温度T_M以及与第M操作电压V_M和第M操作温度T_M相对应的第一配置参数CP1(M,M)发送到第M非易失性存储器180_M。第一固件FW1可以将第M操作电压V_M、第M操作温度T_M以及与第M操作电压V_M和第M操作温度T_M相对应的第一配置参数CP1(M,M)发送到服务器500。
第m电子设备(Device_m)包括第m存储器设备200_m、第m存储器控制器120_m和第m非易失性存储器180_m。第m非易失性存储器180_m存储第一固件FW1。第一固件FW1可以将第m存储器设备200_m的第m操作电压V_m、第m操作温度T_m以及与第m操作电压V_m和第m操作温度T_m相对应的第一配置参数CP1(m,m)存储到第m非易失性存储器180_m中。
第m存储器控制器120_m可以将第m存储器设备200_m的第m操作电压V_m、第m操作温度T_m以及与第m操作电压V_m和第m操作温度T_m相对应的第一配置参数CP1(m,m)发送到第m非易失性存储器180_m。第一固件FW1可以将第m操作电压V_m、第m操作温度T_m以及与第m操作电压V_m和第m操作温度T_m相对应的第一配置参数CP1(m,m)发送到服务器500。
第一操作电压V_1、第m操作电压V_m和第M操作电压V_M可以彼此相同或不同。第一操作温度T_1、第m操作温度T_m和第M操作温度T_M可以彼此相同或不同。在此仅出于说明性目的给出第一配置参数CP1的描述作为本公开的配置参数(CP)的示例，并且本公开的配置参数(CP)不限于第一配置参数CP1。
存储在非易失性存储器180中的固件FW1可以将操作电压、操作温度和配置参数存储到非易失性存储器180中，并且可以将存储的数据发送到服务器500。如上所述，可以通过非易失性存储器接口150和系统互连器170执行到服务器500的传输，但是传输方案可以取决于实施例而变化。
服务器对在操作S220中发送的与电压和温度相对应的配置参数(CP)执行统计预测建模(操作S230)。根据示例实施例，可以存在用于存储器设备200的多个配置参数(CP)。服务器可以使用电压和温度作为自变量针对每个配置参数(CP)单独(individually)执行统计预测建模。
参照图6，服务器500可以存储关于第一配置参数CP1的M组数据(V,T,CP1)。关于第一配置参数CP1，M个数据可以存在于V-T图区域中，并且相应数据可以在V-T区域中重叠。
例如，如图6所示，在V-T区域中，(V_m,T_m)和(V_n,T_n)可以相同，但是CP1(m,m)和CP1(n,n)可以如图6所示彼此不同，或者CP1(m,m)和CP1(n,n)可以相同。服务器500可以对M组数据(V,T,CP1)执行统计预测建模。
统计预测建模技术可以包括Akaike信息准则(AIC)、AIC校正(AICc)、贝叶斯信息准则、最大似然估计(MLE)和贝叶斯方法。然而，根据示例实施例的统计预测建模不限于上述建模方法。上述方法可以通过使用来自给定数据的候选模型的似然函数值在候选模型中选择最合适的模型，并且取决于实施例可以考虑数据的数量和/或参数的数量来选择与上面提出的模型不同的模型。
在对与第一配置参数CP1有关的M组数据(V,T,CP1)执行统计预测建模之后，服务器500可以提供与电压-温度(V-T)和第一配置参数CP1有关的统计预测模型f(V,T)＝CP1。
将统计预测模型f(V,T)＝CP1存储在每个电子设备的非易失性存储器180中(操作S240)。根据一些示例实施例的训练方法可以包括通过第一固件FW1将统计预测模型存储在非易失性存储器180中。
进一步参照图7，在以上操作S240中，在根据一些示例实施例的电子系统中，存储在第一至第M电子设备(Device 1～Device M)的第一至第M非易失性存储器(180_1～180_M)中的与第一配置参数CP1有关的统计预测模型f(V,T)＝CP1可以相同。
根据一些示例实施例，与第一配置参数CP1有关的统计预测模型f(V,T)＝CP1可以通过第一固件FW1存储在非易失性存储器180中。
执行根据每个存储器设备200的特性对存储的统计预测模型的训练(操作S250)。在根据一些示例实施例的训练方法中，第二固件FW2(或调整固件)可以执行用于调整存储的统计预测模型的训练。
参照图8和图9，存储器控制器120将存储在非易失性存储器180中的统计预测模型f(V,T)＝CP1和第一训练代码TC1加载到存储器设备200上(操作S251)。
参照图9，在图6中建模的统计预测模型f(V,T)＝CP1和用于第一配置参数CP1的第一训练代码TC1可以被存储在第m电子设备Device_m中包括的第m非易失性存储器180_m中。第二固件FW2可以将统计预测模型和第一训练代码TC1发送到第m存储器控制器120_m，并且第m存储器控制器120_m可以将其加载到第m存储器设备200_m。
CPU 110对加载的统计预测模型f(V,T)＝CP1执行训练(操作S252)。第m CPU 110_m允许第m存储器设备200_m通过第m存储器控制器120_m使用第一训练代码TC1对加载的统计预测模型f(V,T)＝CP1执行训练。操作S252中的训练可以反映第m电子设备Device_m的第m存储器设备200_m的操作特性。因此，通过与不同的电子设备的第一配置参数CP1相关联地调整存储的统计预测模型而获得的调整统计预测模型可以彼此不同。
统计预测模型、要训练的配置参数和训练代码包括与第一配置参数CP1有关的统计预测模型f(V,T)＝CP1、对应的第一配置参数CP1和训练代码TC1，但不限于此。
在根据一些示例实施例的训练方法中，可以通过软件训练(S/W训练)来执行操作S252。S/W训练对应于用于更精细地调整通过硬件训练(H/W训练)确定的参数的精细训练。S/W训练是用于将通过H/W训练设置的参数重新调整为用于及时提供数据的最佳可靠性的值的过程。然而，如果考虑训练的目的和效率需要执行不同的训练，则操作S252中的训练不限于S/W训练。
第二固件FW2在非易失性存储器180中存储已经对其执行训练的调整统计预测模型g(V,T)＝CP′1(操作S253)。
根据一些示例实施例的第二固件FW2可以在指定位置中存储与第一配置参数CP1有关的调整统计预测模型g(V,T)＝CP′1，使得产品固件(PFW)可以使用调整统计预测模型。根据一些示例实施例的第二固件FW2可以被PFW代替，并且在示例实施例中，在图3的操作S200中，可以通过调整统计预测模型g(V,T)＝CP′1来存储多个第一配置参数CP1。
图10和图11是描述图3的配置参数存储操作的另一示例实施例的示图。
参照图10和图11，提供了包括多个电子设备(Device 1～Device M)的电子系统。与第一配置参数CP1相关联的多个预定的第一_第一配置参数CP1_1可以通过固件(FW)存储在第一电子设备Device_1的第一非易失性存储器180_1中。
与第一配置参数CP1相关联的多个预定的第一_第M配置参数CP1_M可以通过固件(FW)存储在第M电子设备Device_M的第M非易失性存储器180_M中。
与第一配置参数CP1相关联的多个预定的第一_第m配置参数CP1_m可以通过固件(FW)存储在第m电子设备Device_m(1≤m≤M)的第m非易失性存储器180_m中。
第一_第一配置参数CP1_1、第一_第m配置参数CP1_m和第一_第M配置参数CP1_M与第一配置参数CP1相关联，并且它们的值可以取决于存储器设备200的操作电压和操作温度而变化。
根据示例实施例，可能存在对应于相同操作电压和相同操作温度，电子系统中的第一_第一配置参数CP1_1、第一_第m配置参数CP1_m和第一_第M配置参数CP1_M的值相同的情况，并且可能存在对应于相同操作电压和相同操作温度，电子系统中的第一_第一配置参数CP1_1、第一_第m配置参数CP1_m和第一_第M配置参数CP1_M的值不同的情况。
如上所述，用于存储器设备200的配置参数(CP)可以包括除了第一配置参数CP1之外的其他配置参数(CP)，并且可以包括第n配置参数CPn和第m配置参数CPm。
根据一些示例实施例，多个预定的第n_第m配置参数CPn_m和多个预定的第m_第m配置参数CPm_m可以存储在电子系统中的第m电子设备Device_m的第m非易失性存储器180_m中。
根据示例实施例，参数值可以取决于第m存储器设备200_m的操作电压(V_a,...,V_m,...,V_x)和操作温度(T_a,...,T_n,...,T_y)而变化。预定的第n_第m配置参数CPn_m和预定的第m_第m配置参数CPm_m可以以表格的形式存储在第m非易失性存储器180_m中。
仅出于说明性目的给出第m电子设备Device_m的描述作为示例，并且本公开不限于第m电子设备Device_m。
图12是描述图3的映射操作中的示例实施例的示图。
参照图12，当第m电子设备Device_m被启动时，第m存储器设备200_m的操作电压V和操作温度T被发送到PFW。可以将与操作电压V和操作温度T相对应的第一配置参数CP1发送到第m存储器控制器120_m。
第m存储器控制器120_m可以将接收的第一配置参数CP1映射到第m存储器设备200_m。映射操作可以以与训练相同的方式执行配置参数的调整，而不执行使用第一训练代码TC1的训练操作。
图13是描述图3的映射操作中的示例实施例的示图。
参照图13，在驱动第m电子设备Device_m时，传感器400可以周期性地感测第m存储器设备200_m的操作电压V和操作温度T。在感测期间，如果存在第m存储器设备200_m的操作电压V和操作温度T的变化，则传感器400可以将改变后的操作电压V和/或改变后的操作温度T发送到PFW。发送之后的操作与图12相同。
图14是描述根据图12的示例实施例的效果的定时图。
参照图3和图14，电子设备的启动B1、B2和B3可以存在于一般常规训练中。在多个启动B1、B2和B3之后，执行训练Tr。假定在从执行训练Tr的时间到下一次启动的时间段内电子设备断电。训练Tr可以包括使用训练代码来调整配置参数。因此，在第一启动B1、第二启动B2和第三启动B3之后的训练Tr中调整配置参数所需的时间可以相同。
在根据一些示例实施例的训练方法中，可以存在多个启动B′1、B′2和B′3。训练Tr’可以在第一启动B′1之后执行。随后，在第二启动B′2之后，可以发生映射M，而在第三启动B′3之后，可以发生映射M。
在第一启动B′1之后，训练Tr’可以包括图3的操作S200至S400，并且在第二启动B'2或第三启动B'3之后的映射M可以包括图3的操作S400，而不包括图3的操作S200。在执行图3的操作S200之后，根据一些示例实施例的训练方法可以考虑电压和/或温度变化而仅通过映射M来调整训练参数，而无需执行使用训练代码TC的单独训练操作。因此，在第二启动B'2之后，可以缩短调整训练参数所需的时间。
在图14中，在实施例的第一启动B′1之后执行图13的操作S200。然而，在根据一些示例实施例的电子设备中，多个配置参数(CP)可以被存储在非易失性存储器180中而无需单独的启动。
图15是描述根据图13的示例实施例的效果的定时图。
参照图3和图15，电子设备的多个启动B1和B2可以存在于一般常规训练中。在第二启动B2之后，可能发生第一电压温度变化C1和第二电压温度变化C2。在第一电压温度变化C1和第二电压温度变化C2之后，可以分别执行用于存储器设备的第一电压温度感测S1和第二电压温度感测S2。可以周期性地执行电压温度感测S1和S2，并且该周期可以不受限制。
在多个启动B1和B2中的每一个以及电压温度感测S1和S2中的每一个之后，执行训练Tr。训练Tr可以包括使用训练代码来调整配置参数。因此，在第一启动B1、第二启动B2、第一电压温度感测S1和第二电压温度感测S2中的每一个之后的训练Tr中，调整配置参数所需的时间可以是相同的。
在根据一些示例实施例的训练方法中，可以存在电子设备的多个启动B′1和B′2。在第二启动B′2之后，可能发生第一电压温度变化C′1和第二电压温度变化C′2。在第一电压温度变化C′1和第二电压温度变化C′2之后，可以分别执行用于存储器设备的第一电压温度感测S’1和第二电压温度感测S’2。可以周期性地执行电压温度感测S’1和S’2，并且该周期可以不受限制。
如图14中那样，在实施例的第一启动B′1之后，训练Tr’可以包括图3的操作S200至S400，并且映射M可以包括图3的操作S400，而不包括图3的操作S200。在执行图3的操作S200之后，根据一些示例实施例的训练方法可以考虑电压和/或温度变化而仅通过映射M来调整训练参数，而无需执行使用训练代码TC的单独训练操作。因此，在第二启动B′2之后，可以缩短调整训练参数所需的时间。
在图15中，在第一启动B′1之后执行图3的操作S200。然而，在根据一些示例实施例的电子设备中，多个配置参数(CP)可以被存储在非易失性存储器180中，而无需单独的启动。
根据一些示例实施例的电子设备可以通过预存储电子设备中包括的存储器设备的取决于设备而具有不同值的配置参数、操作电压和/或操作温度来减少启动时间。此外，通过周期性地调整配置参数，电子设备可以减少训练时间，从而减少存储器设备的开放时间。
本公开的效果不限于上述效果，并且根据以下描述，本文中未描述的其他效果对于本领域技术人员而言将变得清晰。
根据示例实施例，本文描述的组件、元件、模块或单元中的至少一个可以体现为运行上述相应功能的各种数量的硬件、软件和/或固件结构。例如，这些组件、元件或单元中的至少一个可以使用直接电路结构，诸如存储器、处理器、逻辑电路、查找表等，其可通过一个或多个微处理器或其他控制装置的控制来运行相应功能。此外，这些组件、元件或单元中的至少一个可以由包含用于执行指定的逻辑功能的一个或多个可运行指令的模块、程序或代码的一部分具体体现，并由一个或多个微处理器或其他控制装置来运行。此外，这些组件、元件或单元中的至少一个可以进一步包括处理器或由处理器实现，诸如执行相应功能的中央处理单元(CPU)、微处理器等。这些组件、元件或单元中的两个或更多个可以组合成执行组合的两个或更多个组件、元件或单元的所有操作或功能的一个单个组件、元件或单元。此外，这些组件、元件或单元中的至少一个的至少一部分功能可以由这些组件、元件或单元中的另一个来执行。此外，组件、元件或单元之间的通信可以通过总线执行。可以用在一个或多个处理器上运行的算法来实现以上示例实施例的功能方面。此外，由块或处理操作表示的组件、元件或单元可以采用用于电子配置、信号处理和/或控制、数据处理等的任意数量的相关技术。
应当理解，本文描述的实施例应仅在描述性意义上考虑，而不是用于限制的目的。每个实施例中的特征或方面的描述典型地应被认为可用于其他实施例中的其他类似特征或方面。尽管已经参照附图描述了一个或多个实施例，但是本领域普通技术人员将理解，可以在不脱离由所附权利要求限定的精神和范围的情况下在其中进行形式和细节上的各种改变。

Claims (20)

1.一种电子设备，包括：
存储器设备；
非易失性存储器，被配置为存储分别与存储器设备的操作电压相对应的多个第一配置参数和分别与存储器设备的操作温度相对应的多个第二配置参数；以及
存储器控制器，被配置为：
确定存储在非易失性存储器中的多个第一配置参数之中的与存储器设备的操作电压相对应的第三配置参数的值，而不执行训练操作；
确定存储在非易失性存储器中的多个第二配置参数之中的与存储器设备的操作温度相对应的第四配置参数的值，而不执行训练操作；以及
根据确定的第三配置参数和第四配置参数的值驱动存储器设备。
2.根据权利要求1所述的电子设备，其中，非易失性存储器还被配置为存储与第一配置参数相对应并基于电压建模的第一统计预测模型、以及与第二配置参数相对应并基于温度建模的第二统计预测模型，
其中，非易失性存储器还被配置为存储调整固件，所述调整固件被配置为：
基于存储器设备的电压特性，将第一统计预测模型调整为第一调整的统计预测模型；以及
基于存储器设备的温度特性，将第二统计预测模型调整为第二调整的统计预测模型，
其中，在第一调整的统计预测模型中第三配置参数被加载到存储器控制器上，以及在第二调整的统计预测模型中第四配置参数被加载到存储器控制器上。
3.根据权利要求2所述的电子设备，其中，调整固件还被配置为对第一统计预测模型执行精细训练以反映存储器设备的电压特性，并对第二统计预测模型执行精细训练以反映存储器设备的温度特性。
4.根据权利要求2所述的电子设备，其中，存储器控制器还被配置为将加载的第三配置参数和第四配置参数映射到存储器设备。
5.根据权利要求1所述的电子设备，其中，非易失性存储器还被配置为存储关于第一配置参数的第一表和关于第二配置参数的第二表，在第一表中第一配置参数的值基于操作电压而变化，以及在第二表中第二配置参数的值基于操作温度而变化。
6.根据权利要求5所述的电子设备，其中，非易失性存储器还包括产品固件，该产品固件被配置为分别根据操作电压和操作温度加载第三配置参数和第四配置参数。
7.根据权利要求1所述的电子设备，其中，非易失性存储器还包括产品固件，该产品固件被配置为加载分别与操作电压和操作温度相对应的第三配置参数和第四配置参数。
8.根据权利要求7所述的电子设备，其中，存储器控制器还被配置为在存储器设备上电之后，将加载的第三配置参数和第四配置参数映射到存储器设备。
9.根据权利要求7所述的电子设备，其中，产品固件还被配置为基于操作电压和操作温度中的至少一个被改变，加载与改变后的操作电压和操作温度中的至少一个相对应的第三配置参数和第四配置参数，以及
其中，存储器控制器还被配置为将加载的第三配置参数和第四配置参数映射到存储器设备。
10.根据权利要求1所述的电子设备，其中，存储器设备被配置为在存储器设备断电之后保留存储在存储器设备中的数据。
11.根据权利要求1所述的电子设备，其中，存储器设备被配置为在存储器设备断电之后删除存储在存储器设备中的数据。
12.一种训练存储器设备的方法，所述方法包括：
在存储单元中存储与存储器设备的操作电压和操作温度相对应的多个第一配置参数；
在存储多个第一配置参数之后，执行存储器设备的启动；
测量被启动的存储器设备的操作电压和操作温度；
将多个第一配置参数之中的与操作电压和操作温度相对应的第二配置参数加载到存储器控制器中；以及
将加载的第二配置参数映射到存储器设备，而不执行训练操作。
13.根据权利要求12所述的方法，其中，存储多个第一配置参数包括：
在存储单元中存储关于第一配置参数基于电压和温度建模的统计预测模型；
基于存储器设备的操作特性执行将存储的统计预测模型调整为调整的统计预测模型的训练；以及
将调整的统计预测模型存储在存储单元中。
14.根据权利要求13所述的方法，其中，执行训练包括通过反映存储器设备的操作特性对统计预测模型执行精细训练。
15.根据权利要求13所述的方法，其中，存储调整的统计预测模型包括将调整的统计预测模型存储在存储单元中的预定位置中，以允许产品固件加载第二配置参数。
16.根据权利要求12所述的方法，其中，存储多个第一配置参数包括：将根据操作电压和操作温度预定的多个第一配置参数存储在存储单元中。
17.根据权利要求12所述的方法，还包括：在映射之后，
重新测量存储器设备的操作电压和操作温度；以及
基于改变操作电压和操作温度中的至少一个，将与改变后的操作电压和操作温度中的至少一个相对应的第二配置参数重新映射到存储器设备。
18.根据权利要求17所述的方法，其中，所述重新映射包括执行重新映射，而不执行训练操作。
19.一种电子系统，包括：
第一电子设备，包括：存储器设备中包括的第一存储器设备；第一非易失性存储器，被配置为存储与第一存储器设备的操作电压和操作温度相对应的多个第一配置参数；以及第一存储器控制器，被配置为控制第一存储器设备；以及
第二电子设备，包括：存储器设备中包括的第二存储器设备；第二非易失性存储器，被配置为存储与第二存储器设备的操作电压和操作温度相对应的多个第二配置参数；第二存储器控制器，被配置为控制第二存储器设备，第二电子设备与第一电子设备分开，
其中，第一存储器控制器还被配置为将多个第一配置参数之中的与第一存储器设备的操作电压和操作温度相对应的第三配置参数映射到第一存储器设备，而不执行训练操作；
其中，第二存储器控制器还被配置为将多个第二配置参数之中的与第二存储设备的操作电压和操作温度相对应的第四配置参数映射到第二存储器设备，而不执行训练操作。
20.根据权利要求19所述的电子系统，其中，第一非易失性存储器包括第一固件，该第一固件被配置为基于第一存储器设备的操作特性，将关于第一配置参数基于电压和温度建模的统计预测模型调整为第一统计预测模型，第一固件还被配置为将第一统计预测模型存储在第一非易失性存储器中，
其中，第二非易失性存储器包括第二固件，该第二固件被配置为基于第二存储器设备的操作特性，将关于第二配置参数基于电压和温度建模的统计预测模型调整为第二统计预测模型，第二固件还被配置为将第二统计预测模型存储在第二非易失性存储器中。
CN202010883429.5A 2019-08-30 2020-08-28 存储器设备的训练方法、电子设备和包括其的电子系统 Pending CN112447259A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0107008 2019-08-30
KR1020190107008A KR20210026353A (ko) 2019-08-30 2019-08-30 메모리 장치 트레이닝 방법 및 이를 포함한 전자 기기 및 전자 시스템

Publications (1)

Publication Number Publication Date
CN112447259A true CN112447259A (zh) 2021-03-05

Family

ID=74679779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010883429.5A Pending CN112447259A (zh) 2019-08-30 2020-08-28 存储器设备的训练方法、电子设备和包括其的电子系统

Country Status (3)

Country Link
US (1) US11461113B2 (zh)
KR (1) KR20210026353A (zh)
CN (1) CN112447259A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117076081A (zh) * 2023-08-22 2023-11-17 上海合芯数字科技有限公司 存储器训练方法、设备、存储介质及程序产品

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113722242B (zh) * 2021-08-31 2023-12-08 龙芯中科技术股份有限公司 内存配置方法、装置、电子设备及可读介质
EP4390925A1 (en) * 2021-11-04 2024-06-26 Samsung Electronics Co., Ltd. Electronic device for controlling operation of volatile memory and operation method thereof
WO2023080624A1 (ko) * 2021-11-04 2023-05-11 삼성전자 주식회사 휘발성 메모리의 동작을 제어하는 전자 장치와 이의 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007028870A1 (de) * 2007-06-22 2009-01-02 Qimonda Ag Speicherbauteil, Datenverarbeitungssystem, Verfahren zum Einstellen von Betriebsparametern eines Speichers und Computerprogramms
KR100910852B1 (ko) 2007-12-26 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 소자
US20120284576A1 (en) 2011-05-06 2012-11-08 Housty Oswin E Hardware stimulus engine for memory receive and transmit signals
KR101603718B1 (ko) 2015-04-30 2016-03-17 대한민국 북극해빙농도 통계예측 방법 및 시스템
KR102519663B1 (ko) * 2015-07-31 2023-04-07 삼성전자주식회사 스토리지 장치, 스토리지 장치를 포함하는 시스템 및 그것의 동작 방법
KR102389820B1 (ko) 2015-09-22 2022-04-22 삼성전자주식회사 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
KR20180007374A (ko) * 2016-07-12 2018-01-23 삼성전자주식회사 메모리 채널의 소프트웨어 트레이닝을 수행하는 전자 장치 및 그것의 메모리 채널 트레이닝 방법
KR20180083975A (ko) 2017-01-13 2018-07-24 삼성전자주식회사 트레이닝 동작을 수행하는 메모리 시스템
KR102273191B1 (ko) 2017-09-08 2021-07-06 삼성전자주식회사 스토리지 장치 및 그것의 데이터 트레이닝 방법
KR102447493B1 (ko) 2017-12-04 2022-09-26 삼성전자주식회사 랭크 단위로 메모리 장치를 트레이닝하는 전자 장치 및 그것의 메모리 트레이닝 방법
KR102407439B1 (ko) 2017-12-05 2022-06-10 삼성전자주식회사 메모리 장치의 구동 강도, odt 트레이닝 방법, 이를 수행하는 컴퓨팅 시스템 및 시스템 온 칩

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117076081A (zh) * 2023-08-22 2023-11-17 上海合芯数字科技有限公司 存储器训练方法、设备、存储介质及程序产品

Also Published As

Publication number Publication date
KR20210026353A (ko) 2021-03-10
US20210064390A1 (en) 2021-03-04
US11461113B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
CN112447259A (zh) 存储器设备的训练方法、电子设备和包括其的电子系统
US10579279B2 (en) Data storage device and data processing system having the same
CN107621959B (zh) 电子装置及其软件训练方法、计算系统
US10991446B2 (en) Electronic device performing training on memory device by rank unit and training method thereof
JP5613103B2 (ja) １つのインターフェースを有するハイブリッド・メモリ・デバイス
TWI781439B (zh) 映射未經分類之記憶體存取至經分類之記憶體存取
US11379381B2 (en) Main memory device having heterogeneous memories, computer system including the same, and data management method thereof
CN110162491B (zh) 存储器控制器及其操作方法、应用处理器和数据处理系统
US20130326113A1 (en) Usage of a flag bit to suppress data transfer in a mass storage system having non-volatile memory
TWI764265B (zh) 用於將資料連結至記憶體命名空間的記憶體系統
KR20100116396A (ko) 컨트롤러, 이를 포함하는 데이터 저장 장치 및 데이터 저장 시스템, 및 그 방법
US20180018095A1 (en) Method of operating storage device and method of operating data processing system including the device
US20170212835A1 (en) Computing system with memory management mechanism and method of operation thereof
KR20210051921A (ko) 메모리 시스템 및 그것의 동작방법
CN112445423A (zh) 存储器系统、计算机系统及其数据管理方法
US11055220B2 (en) Hybrid memory systems with cache management
WO2019094260A1 (en) Computer memory content movement
EP4060505A1 (en) Techniques for near data acceleration for a multi-core architecture
US11526441B2 (en) Hybrid memory systems with cache management
JP2021149374A (ja) データ処理装置
US11954022B2 (en) Throttling host writes in a host buffer to a storage device
KR20180094386A (ko) 메모리 시스템 및 그것의 동작 방법
CN111158582A (zh) 存储装置和电子装置
CN118210437A (zh) 存储装置、存储装置操作方法和资源管理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination