CN112435156B - 一种基于fpga的图像处理方法、装置、设备及介质 - Google Patents

一种基于fpga的图像处理方法、装置、设备及介质 Download PDF

Info

Publication number
CN112435156B
CN112435156B CN202011423923.XA CN202011423923A CN112435156B CN 112435156 B CN112435156 B CN 112435156B CN 202011423923 A CN202011423923 A CN 202011423923A CN 112435156 B CN112435156 B CN 112435156B
Authority
CN
China
Prior art keywords
pixel point
value
weight
data register
target pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011423923.XA
Other languages
English (en)
Other versions
CN112435156A (zh
Inventor
康萌萌
于盛楠
王婷婷
张啸辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iray Technology Co Ltd
Original Assignee
Iray Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iray Technology Co Ltd filed Critical Iray Technology Co Ltd
Priority to CN202011423923.XA priority Critical patent/CN112435156B/zh
Priority to PCT/CN2021/070781 priority patent/WO2022121077A1/zh
Publication of CN112435156A publication Critical patent/CN112435156A/zh
Application granted granted Critical
Publication of CN112435156B publication Critical patent/CN112435156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)

Abstract

本申请公开了一种基于FPGA的图像处理方法，获取到待处理图像中的目标像素点后，从预先存储的查找表中查找邻域像素点对应的权重值以及像素差值与权重值的乘积，然后根据查找到的值对目标像素点进行双边滤波。应用以上技术方案，将空域权重和值域权重计算中复杂的指数运算由实时计算改为查表，在FPGA中无需进行指数运算与乘法运算，降低了运算压力，减小了双边滤波中除法运算的带宽压力；由于查表的速度远大于指数运算与乘法运算的速度，因此进一步提升了应用双边滤波进行图像处理的速度，满足了图像处理中实时性的要求。此外，本申请提供的一种基于FPGA的图像处理装置、设备及介质，与上述基于FPGA的图像处理方法对应，效果同上。

Description

一种基于FPGA的图像处理方法、装置、设备及介质
技术领域
本申请涉及图像处理技术领域，特别是涉及一种基于现场可编程门阵列(Field－Programmable Gate Array，FPGA)的图像处理方法、装置、设备及介质。
背景技术
在图像采集过程中，由于受图像传感器材料属性、电路结构、工作环境等的影响，生成的红外图像会受到各种噪声的污染。目前，常用的降噪算法有均值滤波、中值滤波、高斯滤波以及基于全变分、小波变换的降噪算法等。但是这些算法往往存在保边效果较差、对高频离散噪声去除效果较差、算法复杂度较高难以用FPGA实现等问题。
双边滤波同时考虑空域信息和灰度相似性，结合图像的空间邻近度和像素的灰度值相似度对图像进行滤波，可在滤除噪声的同时较好地保存图像的边缘信息。然而双边滤波中指数函数的运算使得在FPGA中实现双边滤波具有难度，因此，现有技术中根据滤波窗口中像素的位置顺序，在空域权重表中存储邻域像素对应的空域权重值，根据像素差值在值域权重表中查找确定与该差值对应的值域权重值，将指数计算结果保存成查找表，通过查表减轻FPGA计算压力，这使得在FPGA上实现双边滤波成为可能。但是这种传统的查表方式没有充分利用双边滤波的空域特性和值域特性，运算依然存在大量的乘法器，运算压力较大，且乘法器中存在原始的灰度数据(即像素值，一般为12～16bit)，带宽压力较大。
鉴于上述现有技术，寻求一种减轻计算压力的双边滤波方法是本领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种基于FPGA的图像处理方法、装置、设备及介质，以降低运算压力，减小带宽压力，提升应用双边滤波进行图像处理的速度。
为解决上述技术问题，本申请提供一种基于FPGA的图像处理方法，包括：
获取待处理图像中的目标像素点；其中，所述目标像素点为所述目标像素点对应的滤波窗口的中心像素点；
从预先存储的查找表中查找所述滤波窗口内的邻域像素点对应的权重值；其中，所述权重值为所述邻域像素点对应的空域权重值和值域权重值的乘积；
从所述查找表中查找所述邻域像素点对应的像素差值与所述权重值的乘积；其中，所述像素差值等于所述邻域像素点的像素值减去所述目标像素点的像素值；
依据所述像素差值与所述权重值的乘积，以及所述权重值对所述目标像素点进行双边滤波。
优选地，所述依据所述像素差值与所述权重值的乘积，以及所述权重值对所述目标像素点进行双边滤波包括：
依次改变所述目标像素点的位置，在所述滤波窗口内将不同时刻的所述目标像素点与各所述邻域像素点之间的所述权重值进行累加；
依次改变所述目标像素点的位置，在所述滤波窗口内将不同时刻的所述目标像素点与各所述邻域像素点之间的所述像素差值与所述权重值的乘积进行累加。
优选地，所述查找表包括空域权重查找表，所述空域权重查找表根据各所述邻域像素点与所述目标像素点的空域欧式距离关系得到。
优选地，所述查找表还包括值域权重查找表，所述值域权重查找表根据以下方式得到：
预先设定第一阈值；
分别对各所述像素差值与所述第一阈值进行比较，根据不大于所述第一阈值的各所述像素差值，构建值域权重查找表。
优选地，还包括：
以所述目标像素点和所述邻域像素点之间的空域欧式距离和值域欧式距离为索引，将所述空域权重查找表和所述值域权重查找表合并以作为所述查找表。
优选地，所述值域欧式距离具体为所述像素差值的绝对值。
优选地，所述滤波窗口具体为以所述目标像素点为中心，以第一距离为半径的圆形窗口。
为解决上述技术问题，本申请还提供一种基于FPGA的图像处理装置，包括：
获取模块，用于获取待处理图像中的目标像素点；其中，所述目标像素点为所述目标像素点对应的滤波窗口的中心像素点；
第一查找模块，用于从预先存储的查找表中查找所述邻域像素点对应的权重值；其中，所述权重值为所述邻域像素点对应的空域权重值和值域权重值的乘积；
第二查找模块，用于从所述查找表中查找所述邻域像素点对应的像素差值与所述权重值的乘积；其中，所述像素差值等于所述邻域像素点的像素值减去所述目标像素点的像素值；
滤波模块，用于依据所述像素差值与所述权重值的乘积，以及所述权重值对所述目标像素点进行双边滤波。
为解决上述技术问题，本申请还提供一种基于FPGA的图像处理装置，包括存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如所述的基于FPGA的图像处理方法的步骤。
为解决上述技术问题，本申请还提供一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如所述的基于FPGA的图像处理方法的步骤。
为解决上述技术问题，本申请还提供一种基于FPGA的图像处理设备，包括：
控制电路，用于获取待处理图像中的目标像素点；其中，所述目标像素点为所述目标像素点对应的滤波窗口的中心像素点；从预先存储的查找表中查找所述滤波窗口内的邻域像素点对应的权重值；其中，所述权重值为所述邻域像素点对应的空域权重值和值域权重值的乘积；从所述查找表中查找所述邻域像素点对应的像素差值与所述权重值的乘积；其中，所述像素差值等于所述邻域像素点的像素值减去所述目标像素点的像素值；
滤波电路，用于依据所述像素差值与所述权重值的乘积，以及所述权重值对所述目标像素点进行双边滤波。
优选地，所述滤波电路包括数据寄存器、移位器、权值运算器、权值寄存器和加法器；
所述数据寄存器用于存储表征各像素点的位置的数据；
所述移位器与所述数据寄存器连接，用于改变所述目标像素点的位置；还用于将所述像素差值与所述权重值的乘积的累加值，以及所述权重值的累加值移动至下一时刻的对应位置；
所述权值运算器与所述数据寄存器连接，用于表征所述像素差值与所述权重值的乘积，以及所述权重值；
所述权值寄存器与所述权值移位器连接，用于存储对应时刻的所述像素差值与所述权重值的乘积的累加值，以及所述权重值的累加值；
所述加法器用于连接各所述权值运算器，以在所述目标像素点的位置改变的情况下，在所述滤波窗口内将不同时刻的所述目标像素点与各所述邻域像素点之间的所述权重值进行累加；以及在所述滤波窗口内将不同时刻的所述目标像素点与各所述邻域像素点之间的所述像素差值与所述权重值的乘积进行累加。
本申请所提供的基于FPGA的图像处理方法，获取到待处理图像中的目标像素点后，从预先存储的查找表中查找邻域像素点对应的权重值以及像素差值与权重值的乘积，然后根据查找到的值对目标像素点进行双边滤波。应用以上技术方案，将空域权重和值域权重计算中复杂的指数运算由实时计算改为查表，将像素差值与权重值的乘积以及权重值存储在查找表中，在FPGA中无需进行指数运算与乘法运算，降低了运算压力；由于像素差值的有效位宽远小于像素值的有效位宽，因此减小了双边滤波中除法运算的带宽压力；由于查表操作的速度远远大于指数运算与乘法运算的速度，因此进一步提升了应用双边滤波进行图像处理的速度，满足了图像处理中实时性的要求。
此外，本申请提供的一种基于FPGA的图像处理装置、设备及介质，与上述基于FPGA的图像处理方法对应，效果同上。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种基于FPGA的图像处理方法的流程图；
图2为现有技术提供的滤波电路示意图；
图3为本申请实施例提供的滤波电路的数据寄存器和移位器示意图；
图4为本申请实施例提供的滤波电路示意图；
图5为本申请实施例提供的横向数据流下的滤波电路示意图；
图6为本申请实施例提供的纵向数据流下的滤波电路示意图；
图7为本申请实施例提供的空域权重中i2+j2的分布图；
图8为本申请实施例提供的滤波窗口示意图；
图9为本申请实施例提供的一种基于FPGA的图像处理装置的结构示意图；
图10为本申请另一实施例提供的基于FPGA的图像处理装置的结构图；
图11为本申请实施例提供的一种基于FPGA的图像处理设备的结构图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
本申请的核心是提供一种基于FPGA的图像处理方法、装置、设备及介质，以降低运算压力，减小带宽压力，提升应用双边滤波进行图像处理的速度。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
图1为本申请实施例提供的一种基于FPGA的图像处理方法的流程图。如图1所示，该方法包括：
S10：获取待处理图像中的目标像素点。其中，目标像素点为目标像素点对应的滤波窗口的中心像素点。
在具体实施中，一般以滤波窗口为单元对目标像素点进行滤波，滤波窗口一般是尺寸为(2N+1)×(2N+1)的正方形，具体尺寸可以是3×3、5×5、7×7或者是别的数量，本申请以尺寸为5×5的滤波窗口进行说明。
S11：从预先存储的查找表中查找滤波窗口内的邻域像素点对应的权重值。其中，权重值为邻域像素点对应的空域权重值和值域权重值的乘积。
S12：从查找表中查找邻域像素点对应的像素差值与权重值的乘积。其中，像素差值等于邻域像素点的像素值减去目标像素点的像素值。
S13：依据像素差值与权重值的乘积，以及权重值对目标像素点进行双边滤波。
在具体实施中，根据下列公式，对目标像素点的像素值进行双边滤波：
Figure BDA0002823865640000061
其中，W(x+i,y+j)＝Ws(x+i,y+j)·Wr(x+i,y+j)，ΔG＝G(x+i,y+j)-G(x,y)，滤波窗口的尺寸为(2N+1)×(2N+1)，N为正整数，G(x,y)为目标像素点的像素值，G(x+i,y+j)为邻域像素点的像素值，i为横坐标x的增加量，j为纵坐标y的增加量，Ws(x+i,y+j)为邻域像素点对应的空域权重值，Wr(x+i,y+j)为邻域像素点对应的值域权重值。
本申请所提供的基于FPGA的图像处理方法，获取到待处理图像中的目标像素点后，从预先存储的查找表中查找邻域像素点对应的权重值以及像素差值与权重值的乘积，然后根据查找到的值对目标像素点进行双边滤波。应用以上技术方案，将空域权重和值域权重计算中复杂的指数运算由实时计算改为查表，将像素差值与权重值的乘积以及权重值存储在查找表中，在FPGA中无需进行指数运算与乘法运算，降低了运算压力；由于像素差值的有效位宽远小于像素值的有效位宽，因此减小了双边滤波中除法运算的带宽压力；由于查表操作的速度远远大于指数运算与乘法运算的速度，因此进一步提升了应用双边滤波进行图像处理的速度，满足了图像处理中实时性的要求。
以上实施例中并没有限定在双边滤波过程中对权重值进行累加以及对像素差值与权重值的乘积进行累加时的具体方式，现有的双边滤波电路设计中，一般采用寄存器阵列来保持数据窗口，并在窗口内进行实时运算。图2为现有技术提供的滤波电路示意图，如图2所示，以5×5的滤波窗口为例，需要在同一时刻计算出24个邻域像素点与目标像素点之间的关系，即需要4个数据移位器(Shifter)，包括Shifter A至Shifter D，用于换行；25个数据寄存器(即A0、A1……E4)，用于存储其对应位置的像素值等数据；24个权值运算器，即(A0,C2)、(A1,C2)……(E4,C2)，23个加法器，所有的加法器都在同一加法树下，数据路径较长，而且所有的权值函数都与滤波窗口内中心点的灰度数据有关，中心位置寄存器的扇出数量多、范围广，对布线会产生不利影响，当面阵较大，帧频提升，这种算法很难满足实时性的要求。
作为一种优选地实施例，S13包括：
依次改变目标像素点的位置，在滤波窗口内将不同时刻的目标像素点与各邻域像素点之间的权重值进行累加；
依次改变目标像素点的位置，在滤波窗口内将不同时刻的目标像素点与各邻域像素点之间的像素差值与权重值的乘积进行累加。
图3为本申请实施例提供的滤波电路的数据寄存器和移位器示意图。图4为本申请实施例提供的滤波电路示意图。
需要说明的是，本申请所提供的移位器包括数据移位器和权值移位器，数据移位器用于改变目标像素点的位置；权值移位器用于将像素差值与权重值的乘积的累加值，以及权重值的累加值移动至下一时刻的对应位置。本申请中的数据移位器和权值移位器的功能由同一个移位器实现，在其它实施例中，还可以由不同的移位器实现，本申请不作限定。
如图3和图4所示，本实施例利用数据流的概念，在上述实施例中的查找表中查找到权重值以及像素差值与权重值的乘积，然后分别进行求和，最后对分别求得的和进行除法计算。为便于说明，这里将权重值以及像素差值与权重值的乘积统称为目标像素点与邻域像素点之间的对应关系。
在第一时刻，将第一数据寄存器A2所在位置的像素点作为当前目标像素点，将第三数据寄存器C0、第四数据寄存器C1、第五数据寄存器C2、第六数据寄存器C3、第七数据寄存器C4所在位置的像素点作为当前邻域像素点，分别查找到当前目标像素点与各当前邻域像素点之间的对应关系，然后分别进行累加；
在第二时刻，将第二数据寄存器B2所在位置的像素点作为当前目标像素点，将第三数据寄存器C0、第四数据寄存器C1、第五数据寄存器C2、第六数据寄存器C3、第七数据寄存器C4所在位置的像素点作为当前邻域像素点，分别查找到当前目标像素点与各当前邻域像素点之间的对应关系，然后分别进行累加；
在第三时刻，将第三数据寄存器C0所在位置的像素点作为当前目标像素点，将第一数据寄存器A2、第二数据寄存器B2、第五数据寄存器C2所在位置的像素点作为当前邻域像素点，分别查找到当前目标像素点与各当前邻域像素点之间的对应关系，然后分别进行累加；
在第四时刻，将第四数据寄存器C1所在位置的像素点作为当前目标像素点，将第一数据寄存器A2、第二数据寄存器B2、第五数据寄存器C2所在位置的像素点作为当前邻域像素点，分别查找到当前目标像素点与各当前邻域像素点之间的对应关系，然后分别进行累加；
在第五时刻，将第五数据寄存器C2所在位置的像素点作为当前目标像素点，将第一数据寄存器A2、第二数据寄存器B2、第三数据寄存器C0、第四数据寄存器C1所在位置的像素点作为当前邻域像素点，分别查找到当前目标像素点与各当前邻域像素点之间的对应关系，然后分别进行累加；
在第六时刻，将第六数据寄存器C3所在位置的像素点作为当前目标像素点，将第一数据寄存器A2、第二数据寄存器B2所在位置的像素点作为当前邻域像素点，分别查找到当前目标像素点与各当前邻域像素点之间的对应关系，然后分别进行累加；
在第七时刻，将第七数据寄存器C4所在位置的像素点作为当前目标像素点，将第一数据寄存器A2、第二数据寄存器B2所在位置的像素点作为当前邻域像素点，分别查找到当前目标像素点与各当前邻域像素点之间的对应关系，然后分别进行累加。
如图4所示，第一移位器ShifterW(A)用于分别对各数据寄存器和对应关系移动和换行，第二移位器ShifterW(B)与其作用一致。权值寄存器W(0)～W(4)用于在数据流动过程中对某些时刻累加的对应关系进行缓存，W(C2)表示最终计算出的对应关系累加和，即ΔG·W(x+i,y+j)和W(x+i,y+j)的函数关系累加和。权值运算器，即(C0,A2)、(C1,A2)……(C1,C2)中存储着当前目标像素点与各当前邻域像素点之间的对应关系。
需要说明的是，对于任意一个点P0(x,y)，其与邻域内的一点P1(x+i,y+j)在运算中有两次相遇，一次以P0(x,y)为中心点，另一次以P1(x+i,y+j)为中心点。两次相遇的ΔG绝对值相同，符号相反。Wr(x+i,y+j)是关于ΔG的偶函数，因此-ΔG·Wr(-ΔG)＝-ΔG·Wr(ΔG)。可见两次运算的结果分母相同，分子相反，可并为一次运算，因此查表及累加运算量得以减半。
利用以上规律，将第三数据寄存器C0所在位置的像素点作为当前目标像素点，将第一数据寄存器A2所在位置的像素点作为当前邻域像素点计算的ΔG·W(x+i,y+j)，与将第一数据寄存器A2所在位置的像素点作为当前目标像素点，将第三数据寄存器C0所在位置的像素点作为当前邻域像素点计算的ΔG·W(x+i,y+j)符号相反，大小相同。将第三数据寄存器C0所在位置的像素点作为当前目标像素点，将第一数据寄存器A2所在位置的像素点作为当前邻域像素点计算的W(x+i,y+j)，与将第一数据寄存器A2所在位置的像素点作为当前目标像素点，将第三数据寄存器C0所在位置的像素点作为当前邻域像素点计算的W(x+i,y+j)，符号相同，大小相同。
图5为本申请实施例提供的横向数据流下的滤波电路示意图。图6为本申请实施例提供的纵向数据流下的滤波电路示意图。为了让本领域技术人员更加清楚本发明提供的技术方案，本文将图4拆分成图5和图6分别展示横向和纵向的运算过程。如图5和图6所示，优化后的滤波电路需要2个移位器，7个数据寄存器，4个权值寄存器，12个权值运算器，23个加法器，相比较现有技术省去12个权值运算器和大量数据寄存器，而且加法树分为多棵，权值运算器的输入来源也相对分散，可以有效降低电路复杂度并克服传统结构中权值运算和累加过度集中化的问题。对于大面阵依然可以在FPGA中使用双边滤波进行实时降噪处理，满足更大面阵、更高帧频的需求。
进一步地，查找表包括空域权重查找表，空域权重查找表根据各邻域像素点与目标像素点的空域欧式距离关系得到。
在具体实施中，根据下列公式计算领域像素点对目标像素点的空域影响权重：
Figure BDA0002823865640000101
其中，Ws(x+i，y+j)为空域权重，σs为空域方差。
由空域权重的计算公式可知，空域权重Ws(x+i，y+j)与目标像素点的坐标x和y无关，对于任意目标像素点(x，y)，Ws(x+i，y+j)值均相等，因此本实施例提前计算出了滤波窗口的空域权重值，整个面阵对于各滤波窗口进行权值共享。图7为本申请实施例提供的空域权重中i2+j2的分布图。如图7所示，以5×5的滤波窗口为例，若按照位置索引信息需要存储5×5＝25个空域权重，由于(2N+1)×(2N+1)的滤波窗口内权重既是中心对称也是轴对称，求得的空域权重矩阵中存在大量重复计算，若进行利用，按照邻域与中心点欧氏距离的平方只需存储5个空域权重，可以大大缩小查找表的大小。表1为本实施例提供的空域权重查找表：
表1
索引(i<sup>2</sup>+j<sup>2</sup>) W<sub>s</sub>
1 Ws<sub>1</sub>
2 Ws<sub>2</sub>
4 Ws<sub>3</sub>
5 Ws<sub>4</sub>
8 Ws<sub>5</sub>
优选地，由于权重是[0，1]之间的小数，为了满足精度的要求，这里的空域权重值，根据实际情况进行移位放大处理。
本实施例提供的基于FPGA的图像处理方法，根据各邻域像素点与目标像素点的空域欧式距离关系构建空域权重查找表，大大缩小了查找表的大小。
进一步地，查找表还包括值域权重查找表，值域权重查找表根据以下方式得到：
预先设定第一阈值；
分别对各像素差值与第一阈值进行比较，根据不大于第一阈值的各像素差值，构建值域权重查找表。
在具体实施中，根据下列公式计算领域像素点对目标像素点的值域影响权重：
Figure BDA0002823865640000111
其中，Wr(x+i,y+j)为值域权重，σr为值域方差。
在具体实施中，根据像素差值的绝对值预先设定第一阈值K，当|ΔG|＞K时，表示两个像素点灰度差异太大，邻域像素点对目标像素点像素值的影响可以忽略不计。可以理解，在其它实施例中，第一阈值K还可以是根据像素差值的平方设置，第一阈值K的值可以根据实际情况设定，本申请对此不作限定。
需要说明的是，在平坦的邻域内，邻域像素点与目标像素点的像素值往往较为接近，|ΔG|较小，在边缘邻域，|ΔG|往往较大，邻域像素点对目标像素点的像素值的影响较小。
本实施例根据如下分段函数确定值域权重：
Figure BDA0002823865640000112
表2为本实施例提供的值域权重查找表，如表2所示，值域权重查找表只存储像素差值范围在[0,K]内的离散的点。由于本实施例在双边滤波过程中需要用到邻域像素点对应的像素差值与权重值的乘积，因此也将像素差值与值域权重值的乘积存储在值域权重查找表中。为了满足精度的要求，这里的值域权重值，根据实际情况进行移位放大处理。
表2
索引|ΔG| Wr |ΔG|·wr
0 Wr<sub>0</sub> 0
1 Wr<sub>1</sub> Wr<sub>1</sub>
2 Wr<sub>2</sub> 2·wr<sub>2</sub>
3 Wr<sub>3</sub> 3·Wr<sub>3</sub>
... ... ...
K Wr<sub>K</sub> K·Wr<sub>K</sub>
本实施例提供的基于FPGA的图像处理方法，根据不大于第一阈值的各像素差值，构建值域权重查找表，进一步缩小了查找表的大小。
在上述实施例的基础上，作为一种优选地实施例，还包括以目标像素点和邻域像素点之间的空域欧式距离和值域欧式距离为索引，将空域权重查找表和值域权重查找表合并以作为查找表。
在具体实施中，可以将上述实施例中得到的空域权重查找表和值域权重查找表合并以作为查找表，以空域欧式距离和值域欧式距离为索引，并排存储Ws(x+i，y+j)·ΔG·Wr(x+i，y+j)和Ws(x+i，y+j)·Wr(x+i，y+j)。进一步地，作为替换方案，可以将除法运算转化为移位计算，也可以将下列式子根据精度要求进行移位计算，将
Figure BDA0002823865640000121
移位后得到Wsr(x+i，y+j)，然后并排存储Ws(x+i，y+j)·ΔG·Wr(x+i，y+j)和Wsr(x+i，y+j)。
表3为本实施例提供的值域权重查找表，如表3所示，通过该查找表可以同时获得双边滤波公式中分子和分母的值，节省了乘法器的同时减少了查表次数。
表3
索引(i<sup>2</sup>+j<sup>2</sup>) 索引|ΔG(i，j)| w<sub>s</sub>·W<sub>r</sub> W<sub>s</sub>·|ΔG|·W<sub>r</sub>
1 0 Ws<sub>1</sub>·Wr<sub>0</sub> 0
1 1 Ws<sub>1</sub>·Wr<sub>1</sub> ws<sub>1</sub>·wr<sub>1</sub>
1 2 Ws<sub>1</sub>·Wr<sub>2</sub> Ws<sub>1</sub>·2·Wr<sub>1</sub>
1 3 Ws<sub>1</sub>·Wr<sub>3</sub> Ws<sub>1</sub>·3·Wr<sub>1</sub>
1 ... ... ...
1 K ws<sub>1</sub>·Wr<sub>1</sub> Ws<sub>1</sub>·K·Wr<sub>1</sub>
2 0 Ws<sub>2</sub>·Wr<sub>0</sub> 0
2 1 Ws<sub>2</sub>·Wr<sub>1</sub> Ws<sub>2</sub>·Wr<sub>1</sub>
2 2 Ws<sub>2</sub>·Wr<sub>2</sub> Ws<sub>2</sub>·2·Wr<sub>1</sub>
2 3 Ws<sub>2</sub>·Wr<sub>2</sub> Ws<sub>2</sub>·3·Wr<sub>1</sub>
2 ... ... ...
2 K Ws<sub>2</sub>·Wr<sub>1</sub> Ws<sub>2</sub>·K·Wr<sub>1</sub>
... ... ... ...
8 0 Ws<sub>5</sub>·Wr<sub>0</sub> 0
8 1 Ws<sub>5</sub>·Wr<sub>1</sub> Ws<sub>5</sub>·Wr<sub>1</sub>
8 2 Ws<sub>5</sub>·Wr<sub>2</sub> Ws<sub>5</sub>·2·Wr<sub>1</sub>
8 3 Ws<sub>5</sub>·Wr<sub>3</sub> Ws<sub>5</sub>·3·Wr<sub>1</sub>
8 ... ... ...
8 K Ws<sub>5</sub>·Wr<sub>1</sub> Ws<sub>5</sub>·K·Wr<sub>1</sub>
需要说明的是，本实施例中所提到的值域欧式距离可以是像素差值的绝对值或者像素差值，优选地，值域欧式距离具体为像素差值的绝对值。由于对于任意一个点其与邻域内的一点在运算中分别以各自为中心有两次相遇，两次运算的像素差值互为相反数，以像素差值的绝对值为索引即使得查找表的大小减半，进一步缩小了查找表的大小。
在上述实施例的基础上，作为一种优选地实施例，滤波窗口具体为以目标像素点为中心，以第一距离为半径的圆形窗口。
图8为本申请实施例提供的滤波窗口示意图。如图8所示，由于四个角的空域权重与其他位置相差较大，与目标像素点距离较远，对目标像素点影响较小，可以舍掉四个角的空域权重和值域权重，只存储中间接近圆形的空域权重和值域权重，将方形的滤波窗口变成近似圆形的滤波窗口。进一步减少了计算量，加快了应用双边滤波进行图像处理的速度。
在上述实施例中，对于基于FPGA的图像处理方法进行了详细描述，本申请还提供基于FPGA的图像处理装置对应的实施例。需要说明的是，本申请从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。
图9为本申请实施例提供的一种基于FPGA的图像处理装置的结构示意图。如图9所示，基于功能模块的角度，该装置包括：
获取模块10，用于获取待处理图像中的目标像素点；其中，目标像素点为目标像素点对应的滤波窗口的中心像素点；
第一查找模块11，用于从预先存储的查找表中查找邻域像素点对应的权重值；其中，权重值为邻域像素点对应的空域权重值和值域权重值的乘积；
第二查找模块12，用于从查找表中查找邻域像素点对应的像素差值与权重值的乘积；其中，像素差值等于邻域像素点的像素值减去目标像素点的像素值；
滤波模块13，用于依据像素差值与权重值的乘积，以及权重值对目标像素点进行双边滤波。
由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
本申请所提供的基于FPGA的图像处理装置，获取到待处理图像中的目标像素点后，从预先存储的查找表中查找邻域像素点对应的权重值以及像素差值与权重值的乘积，然后根据查找到的值对目标像素点进行双边滤波。应用以上技术方案，将空域权重和值域权重计算中复杂的指数运算由实时计算改为查表，将像素差值与权重值的乘积以及权重值存储在查找表中，在FPGA中无需进行指数运算与乘法运算，降低了运算压力；由于像素差值的有效位宽远小于像素值的有效位宽，因此减小了双边滤波中除法运算的带宽压力；由于查表操作的速度远远大于指数运算与乘法运算的速度，因此进一步提升了应用双边滤波进行图像处理的速度，满足了图像处理中实时性的要求。
图10为本申请另一实施例提供的基于FPGA的图像处理装置的结构图，如图10所示，基于硬件结构的角度，该装置包括：存储器20，用于存储计算机程序；
处理器21，用于执行计算机程序时实现如上述实施例中基于FPGA的图像处理方法的步骤。
其中，存储器20至少包括一种类型的可读存储介质，所述可读存储介质包括闪存、硬盘、多媒体卡、卡型存储器(例如，SD或DX存储器等)、磁性存储器、磁盘、光盘等。存储器20在一些实施例中可以是基于FPGA的图像处理装置的内部存储单元。
处理器21在一些实施例中可以是一中央处理器(Central Processing Unit,CPU)、控制器、微控制器、微处理器或其他数据处理芯片，用于运行存储器20中存储的程序代码或处理数据，例如执行基于FPGA的图像处理方法对应的程序等。
在一些实施例中，还可以包含有总线22可以是外设部件互连标准(peripheralcomponent interconnect，简称PCI)总线或扩展工业标准结构(extended industrystandard architecture，简称EISA)总线等。该总线可以分为地址总线、数据总线、控制总线等。为便于表示，图10中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
本领域技术人员可以理解，图10中示出的结构并不构成对基于FPGA的图像处理装置的限定，可以包括比图示更多或更少的组件。
本申请实施例提供的基于FPGA的图像处理装置，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：获取到待处理图像中的目标像素点后，从预先存储的查找表中查找邻域像素点对应的权重值以及像素差值与权重值的乘积，然后根据查找到的值对目标像素点进行双边滤波。应用以上技术方案，将空域权重和值域权重计算中复杂的指数运算由实时计算改为查表，将像素差值与权重值的乘积以及权重值存储在查找表中，在FPGA中无需进行指数运算与乘法运算，降低了运算压力；由于像素差值的有效位宽远小于像素值的有效位宽，因此减小了双边滤波中除法运算的带宽压力；由于查表操作的速度远远大于指数运算与乘法运算的速度，因此进一步提升了应用双边滤波进行图像处理的速度，满足了图像处理中实时性的要求。
此外，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后，本申请还提供一种基于FPGA的图像处理设备对应的实施例。图11为本申请实施例提供的一种基于FPGA的图像处理设备的结构图，如图11所示，该设备包括：
控制电路30，用于获取待处理图像中的目标像素点；其中，目标像素点为目标像素点对应的滤波窗口的中心像素点；从预先存储的查找表中查找滤波窗口内的邻域像素点对应的权重值；其中，权重值为邻域像素点对应的空域权重值和值域权重值的乘积；从查找表中查找邻域像素点对应的像素差值与权重值的乘积；其中，像素差值等于邻域像素点的像素值减去目标像素点的像素值；
滤波电路31，用于依据像素差值与权重值的乘积，以及权重值对目标像素点进行双边滤波。
进一步地，滤波电路31包括数据寄存器、移位器、权值运算器、权值寄存器和加法器；
数据寄存器用于存储表征各像素点的位置的数据；
移位器与数据寄存器连接，用于改变目标像素点的位置；还用于将像素差值与权重值的乘积的累加值，以及权重值的累加值移动至下一时刻的对应位置；
权值运算器与数据寄存器连接，用于表征像素差值与权重值的乘积，以及权重值；
权值寄存器与权值移位器连接，用于存储对应时刻的像素差值与权重值的乘积的累加值，以及权重值的累加值；
加法器用于连接各权值运算器，以在目标像素点的位置改变的情况下，在滤波窗口内将不同时刻的目标像素点与各邻域像素点之间的权重值进行累加；以及在滤波窗口内将不同时刻的目标像素点与各邻域像素点之间的像素差值与权重值的乘积进行累加。
由于在上文中对于基于FPGA的图像处理方法结合基于FPGA的图像处理设备详细说明，故本实施例不再赘述。
本实施例提供的基于FPGA的图像处理设备，获取到待处理图像中的目标像素点后，从预先存储的查找表中查找邻域像素点对应的权重值以及像素差值与权重值的乘积，然后根据查找到的值对目标像素点进行双边滤波。应用以上技术方案，将空域权重和值域权重计算中复杂的指数运算由实时计算改为查表，将像素差值与权重值的乘积以及权重值存储在查找表中，在FPGA中无需进行指数运算与乘法运算，降低了运算压力；由于像素差值的有效位宽远小于像素值的有效位宽，因此减小了双边滤波中除法运算的带宽压力；由于查表操作的速度远远大于指数运算与乘法运算的速度，因此进一步提升了应用双边滤波进行图像处理的速度，满足了图像处理中实时性的要求。进一步地，相比较现有技术省去多个权值运算器和大量数据寄存器，而且加法树分为多棵，权值运算器的输入来源也相对分散，可以有效降低电路复杂度并克服传统结构中权值运算和累加过度集中化的问题。对于大面阵依然可以在FPGA中使用双边滤波进行实时降噪处理，满足更大面阵、更高帧频的需求。
以上对本申请所提供的一种基于FPGA的图像处理方法、装置、设备及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (6)

1.一种基于FPGA的图像处理方法，其特征在于，包括：
获取待处理图像中的目标像素点；其中，所述目标像素点为所述目标像素点对应的滤波窗口的中心像素点；
从预先存储的查找表中查找所述滤波窗口内的邻域像素点对应的权重值以及所述权重值与像素差值绝对值的乘积；其中，所述权重值为所述邻域像素点对应的空域权重值、值域权重值的乘积；
以所述滤波窗口内的所述邻域像素点和所述目标像素点的空域欧式距离的平方为索引，并按照指数函数关系计算后得到空域权重查找表；其中，所述滤波窗口为(2N+1)×(2N+1)的正方形，N为正整数，且所述滤波窗口内的全部所述空域权重值构成的空域权重矩阵是中心轴对称的矩阵，所述空域权重为[0，1]之间的小数，并进行移位放大处理；
值域权重查找表根据以下方式得到：
预先设定第一阈值；
根据分段函数确定值域权重值，分别对各所述像素差值的绝对值与所述第一阈值进行比较，为便于将所述查找表减半，以不大于所述第一阈值的各所述像素差值的绝对值为索引，构建所述值域权重查找表；其中，所述值域权重查找表中存储有所述像素差值与所述值域权重值的乘积；并将所述值域权重值进行移位放大处理；
以所述目标像素点和所述邻域像素点之间的空域欧式距离的平方和值域差值的绝对值为索引，将所述空域权重查找表和所述值域权重查找表合并以作为最终权重查找表，通过该查找表可以同时获得双边滤波公式中分子和分母的值；
基于数据流，在第一时刻，将第一数据寄存器A2所在位置的像素点作为当前目标像素点，将第三数据寄存器C0、第四数据寄存器C1、第五数据寄存器C2、第六数据寄存器C3、第七数据寄存器C4所在位置的像素点作为当前邻域像素点，分别查找到所述当前目标像素点与各所述当前邻域像素点之间的对应关系，分别进行累加；其中所述对应关系为所述权重值以及所述像素差值与所述权重值的乘积；
在第二时刻，将第二数据寄存器B2所在位置的像素点作为所述当前目标像素点，将所述第三数据寄存器C0、所述第四数据寄存器C1、所述第五数据寄存器C2、所述第六数据寄存器C3、所述第七数据寄存器C4所在位置的像素点作为所述当前邻域像素点，分别查找所述当前目标像素点与各所述当前邻域像素点之间的对应关系，分别进行累加；
在第三时刻，将所述第三数据寄存器C0所在位置的像素点作为所述当前目标像素点，将所述第一数据寄存器A2、所述第二数据寄存器B2、所述第五数据寄存器C2所在位置的像素点作为所述当前邻域像素点，分别查找所述当前目标像素点与各所述当前邻域像素点之间的对应关系，分别进行累加；
在第四时刻，将所述第四数据寄存器C1所在位置的像素点作为所述当前目标像素点，将所述第一数据寄存器A2、所述第二数据寄存器B2、所述第五数据寄存器C2所在位置的像素点作为所述当前邻域像素点，分别查找所述当前目标像素点与各所述当前邻域像素点之间的对应关系，分别进行累加；
在第五时刻，将所述第五数据寄存器C2所在位置的像素点作为所述当前目标像素点，将所述第一数据寄存器A2、所述第二数据寄存器B2、所述第三数据寄存器C0、所述第四数据寄存器C1所在位置的像素点作为所述当前邻域像素点，分别查找所述当前目标像素点与各所述当前邻域像素点之间的对应关系，分别进行累加；
在第六时刻，将所述第六数据寄存器C3所在位置的像素点作为所述当前目标像素点，将所述第一数据寄存器A2、所述第二数据寄存器B2所在位置的像素点作为所述当前邻域像素点，分别查找所述当前目标像素点与各所述当前邻域像素点之间的对应关系，分别进行累加；
在第七时刻，将所述第七数据寄存器C4所在位置的像素点作为所述当前目标像素点，将所述第一数据寄存器A2、所述第二数据寄存器B2所在位置的像素点作为所述当前邻域像素点，分别查找所述当前目标像素点与各所述当前邻域像素点之间的对应关系，分别进行累加；
第一移位器ShifterW(A)用于分别对各数据寄存器和所述对应关系移动和换行，第二移位器ShifterW(B)用于分别对各所述数据寄存器和所述对应关系移动和换行；权值寄存器W(0)～W(4)用于在数据流动过程中对各时刻累加的所述对应关系进行缓存，W(C2)表示所述对应关系累加和，即ΔG·W(x+i,y+j)和W(x+i,y+j)的函数关系累加和；权值运算器(C0,A2)、(C1,A2)……(C1,C2)中存储有所述当前目标像素点与各所述当前邻域像素点之间的对应关系；
其中，W(x+i,y+j)＝Ws(x+i,y+j)·Wr(x+i,y+j)，ΔG＝G(x+i,y+j)-G(x,y)，G(x,y)为目标像素点的像素值，G(x+i,y+j)为邻域像素点的像素值，i为横坐标x的增加量，j为纵坐标y的增加量，Ws(x+i,y+j)为邻域像素点对应的空域权重值，Wr(x+i,y+j)为邻域像素点对应的值域权重值；
所述滤波窗口具体为以所述目标像素点为中心，以第一距离为半径的近似圆形窗口，以减少所述空域权重查找表的长度。
2.如权利要求1所述的基于FPGA的图像处理方法，其特征在于，对所述权重值进行符号运算和加法运算得到双边滤波的分母和双边滤波的分子后，进行双边滤波，并得到双边滤波结果包括：
将所述空域权重查找表和所述值域权重查找表进行乘法运算，得到由所述空域权重值和所述值域权重值进行乘法运算后的乘积、以及由所述值域差值绝对值的乘积与所述由所述空域权重值和所述值域权重值进行乘法运算后的乘积进行乘法运算后的乘积；
依次改变所述目标像素点的位置，在所述滤波窗口内将不同时刻的所述目标像素点与各所述邻域像素点之间的所述权重值进行累加；
依次改变所述目标像素点的位置，在所述滤波窗口内将不同时刻的所述目标像素点与各所述邻域像素点之间的所述像素差值与所述权重值的乘积进行累加。
3.一种基于FPGA的图像处理装置，其特征在于，包括存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1或2所述的基于FPGA的图像处理方法的步骤。
4.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1或2所述的基于FPGA的图像处理方法的步骤。
5.一种基于FPGA的图像处理设备，其特征在于，包括：
控制电路，用于获取待处理图像中的目标像素点；其中，所述目标像素点为所述目标像素点对应的滤波窗口的中心像素点；从预先存储的查找表中查找所述滤波窗口内的邻域像素点对应的权重值和所述值域差值绝对值的乘积，用于实现如权利要求1或2所述的基于FPGA的图像处理方法的步骤。
6.如权利要求5所述的基于FPGA的图像处理设备，其特征在于，滤波电路包括数据寄存器、移位器、权值运算器、权值寄存器和加法器；
所述数据寄存器用于存储表征各像素点的位置的数据；
所述移位器与所述数据寄存器连接，用于改变所述目标像素点的位置；还用于将所述像素差值与所述权重值的乘积的累加值，以及所述权重值的累加值移动至下一时刻的对应位置；
所述权值运算器与所述数据寄存器连接，用于表征所述像素差值与所述权重值的乘积，以及所述权重值；
所述权值寄存器与权值移位器连接，用于存储对应时刻的所述像素差值与所述权重值的乘积的累加值，以及所述权重值的累加值；
所述加法器用于连接各所述权值运算器，以在所述目标像素点的位置改变的情况下，在所述滤波窗口内将不同时刻的所述目标像素点与各所述邻域像素点之间的所述权重值进行累加；以及在所述滤波窗口内将不同时刻的所述目标像素点与各所述邻域像素点之间的所述像素差值与所述权重值的乘积进行累加。
CN202011423923.XA 2020-12-08 2020-12-08 一种基于fpga的图像处理方法、装置、设备及介质 Active CN112435156B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011423923.XA CN112435156B (zh) 2020-12-08 2020-12-08 一种基于fpga的图像处理方法、装置、设备及介质
PCT/CN2021/070781 WO2022121077A1 (zh) 2020-12-08 2021-01-08 一种基于fpga的图像处理方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011423923.XA CN112435156B (zh) 2020-12-08 2020-12-08 一种基于fpga的图像处理方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN112435156A CN112435156A (zh) 2021-03-02
CN112435156B true CN112435156B (zh) 2022-12-09

Family

ID=74691740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011423923.XA Active CN112435156B (zh) 2020-12-08 2020-12-08 一种基于fpga的图像处理方法、装置、设备及介质

Country Status (2)

Country Link
CN (1) CN112435156B (zh)
WO (1) WO2022121077A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113643198B (zh) * 2021-07-22 2024-07-16 海宁奕斯伟集成电路设计有限公司 图像处理方法、装置、电子设备及存储介质
CN115908596B (zh) * 2021-08-20 2023-11-24 荣耀终端有限公司 一种图像处理方法及电子设备
CN113822827B (zh) * 2021-09-18 2024-03-22 凌云光技术股份有限公司 一种基于fpga外置存储器的均值滤波方法及装置
CN115689895B (zh) * 2023-01-01 2023-04-07 武汉图科智能科技有限公司 基于Lanczos插值的上采样硬件处理系统
CN116228601B (zh) * 2023-05-08 2023-07-21 山东中都机器有限公司 一种火车双向平煤的平煤效果视觉监控方法
CN116563156B (zh) * 2023-05-10 2024-06-14 深圳聚源视芯科技有限公司 一种基于非局部均值滤波算法的图像降噪方法及装置
CN116453029B (zh) * 2023-06-16 2023-08-29 济南东庆软件技术有限公司 基于图像数据的楼宇火灾环境检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230190A (zh) * 2017-05-23 2017-10-03 北京奇艺世纪科技有限公司 一种图像双边滤波方法和装置
WO2018134128A1 (en) * 2017-01-19 2018-07-26 Telefonaktiebolaget Lm Ericsson (Publ) Filtering of video data using a shared look-up table
CN109636755A (zh) * 2018-12-12 2019-04-16 电子科技大学 一种通过加权估计实现红外热图像增强的方法
CN110930313A (zh) * 2018-09-19 2020-03-27 北京图森未来科技有限公司 在fpga中实现图像双边滤波的方法和装置、fpga

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5007228B2 (ja) * 2004-06-14 2012-08-22 プレコード，インコーポレイテッド 画像クリーンアップおよび前置符号化

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018134128A1 (en) * 2017-01-19 2018-07-26 Telefonaktiebolaget Lm Ericsson (Publ) Filtering of video data using a shared look-up table
CN107230190A (zh) * 2017-05-23 2017-10-03 北京奇艺世纪科技有限公司 一种图像双边滤波方法和装置
CN110930313A (zh) * 2018-09-19 2020-03-27 北京图森未来科技有限公司 在fpga中实现图像双边滤波的方法和装置、fpga
CN109636755A (zh) * 2018-12-12 2019-04-16 电子科技大学 一种通过加权估计实现红外热图像增强的方法

Also Published As

Publication number Publication date
WO2022121077A1 (zh) 2022-06-16
CN112435156A (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
CN112435156B (zh) 一种基于fpga的图像处理方法、装置、设备及介质
US9020297B2 (en) Method and device for parallel processing of images
CN103116875B (zh) 自适应双边滤波图像去噪方法
Huang et al. Joint blur kernel estimation and CNN for blind image restoration
CN107169979A (zh) 一种改进Canny算子的图像边缘检测方法
US20070223834A1 (en) Method for small detail restoration in digital images
CN101261733A (zh) 利用任意内核滤波器对数据进行滤波的方法
CN112150371B (zh) 图像降噪方法、装置、设备及存储介质
CN112308872B (zh) 基于多尺度Gabor一阶导数的图像边缘检测方法
US8953901B2 (en) Method and system for applying filter to image
Fuguo et al. A novel image median filtering algorithm based on incomplete quick sort algorithm
WO2005004057A1 (ja) 画像処理装置、画像処理方法及びプログラム及び記録媒体
CN112488958A (zh) 一种基于尺度空间的图像对比度增强方法
CN115293993A (zh) 一种滤除椒盐噪声的采样方法及系统
Shavetov et al. Computer vision in control and robotics for educational purposes
CN108710851A (zh) 地震信号随机噪声衰减方法、终端设备及存储介质
CN103839247B (zh) 边缘像素确定方法、边缘像素确定装置和图像处理设备
Liu et al. A novel fusion framework of infrared and visible images based on RLNSST and guided filter
Wu et al. A high-throughput VLSI architecture for real-time full-HD gradient guided image filter
US8738678B2 (en) Methods and systems for determining an enhanced rank order value of a data set
CN107798663B (zh) 一种基于偏微分方程和bm3d的无参数化图像恢复方法
Gamini et al. Fractional-order diffusion based image denoising model
Liqin et al. Edge detection on real time using LOG filter
Lee et al. Implementation of the high-speed feature extraction algorithm based on energy efficient threshold value selection
Ehsan et al. Exploring integral image word length reduction techniques for SURF detector

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20210302

Assignee: INFIRAY TECHNOLOGIES CO.,LTD.

Assignor: Yantai Airui Photo-Electric Technology Co.,Ltd.

Contract record no.: X2024980006380

Denomination of invention: A FPGA based image processing method, device, device, and medium

Granted publication date: 20221209

License type: Common License

Record date: 20240530