CN112433839A - 实现网络芯片高速调度的方法、设备及存储介质 - Google Patents
实现网络芯片高速调度的方法、设备及存储介质 Download PDFInfo
- Publication number
- CN112433839A CN112433839A CN202011491125.0A CN202011491125A CN112433839A CN 112433839 A CN112433839 A CN 112433839A CN 202011491125 A CN202011491125 A CN 202011491125A CN 112433839 A CN112433839 A CN 112433839A
- Authority
- CN
- China
- Prior art keywords
- queue
- linked list
- memory
- address
- queue number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000015654 memory Effects 0.000 claims description 137
- 238000004590 computer program Methods 0.000 claims description 11
- 238000013461 design Methods 0.000 abstract description 4
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/546—Message passing systems or structures, e.g. queues
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明提供一种实现网络芯片高速调度的方法、设备及存储介质，所述方法包括：为每一存储队列配置结构相同的Y个次级链表；任一队列接收数据；轮询查询当前队列的Y个次级链表，获取当前匹配的次级链表编号以作为当前报文对应的次级编号偏移值；以次级队列编号替换当前报文携带的原始队列编号，并以当前报文对应的次级队列编号作为新的队列编号进行链表操作，所述次级队列编号包括：原始队列编号，以及次级编号偏移值。本发明通过分级调度，切断整队队列状态更新周期和队列最小调度间隔的耦合性，极大的提高了网络芯片的设计的灵活性。
Description
技术领域
本发明属于通信技术领域，主要涉及一种实现网络芯片高速调度的方法、设备及存储介质。
背景技术
在高密度网络芯片中，存在大量的数据包存储-调度需求。典型的数据包存储-调度模型如图1所示，输入信号包括：{队列编号，数据，链表地址(写信息地址)}。
存储调度模型主要由以下几个模块组成：数据存储器，所述数据存储器根据输入信号的“写信息地址”将“数据”缓存起来。链表控制模块，用来控制常规的链表“入队”“出队”操作；链表的控制属于通用的技术范畴，本发明不作赘述；链表控制模块主要包含四个子模块：{头指针存储器，尾指针存储器，链表存储器，队列读状态}。所述头指针存储器用于存储数据头指针指向的存储地址，所述尾指针存储器用于存储数据尾指针指向的存储地址，所述链表存储器用于存储数据对应的存储地址；所述队列读状态用于指示链表控制模块的状态，当其为“0”时，说明此时队列中没有其他数据等待调度，当其为“1”时，说明队列中有其他数据等待调度。调度器，如果队列读状态为1，即队列状态不为空，则调度器参与调度，调度器会将调度出的队列发送给“链表控制模块”获取该队列的读“链表地址”并且触发“链表控制模块”更新队列读状态信息。读信息模块，根据调度器获取的读“链表地址”访问数据存储器，得到数据，并输出。读信息模块，根据调度器获取的“链表地址”访问数据存储器，得到数据，产生输出。
由于队列状态直接决定了当前的队列能否参与调度，导致调度器产生“队列编号”，并触发“链表控制模块”更新“队列状态”有一定的延时限制。当调度器很复杂，队列数量很多，链表存储器很大时，往往需要多个时钟周期才能完成“队列状态”的更新。例如，在一个复杂系统中，完成一次“队列状态”更新需要J个时钟周期，如果系统要求每个队列最小调度间隔为K个时钟周期(K<J),此时该队列的调度性能不能得到保证；基于此，典型的调度器设计原理仅适用于低复杂度、低速率要求的系统。
发明内容
为解决上述技术问题，本发明的目的在于提供一种实现网络芯片高速调度的方法、网络芯片及可读存储介质。
为了实现上述发明目的之一，本发明一实施方式提供一种实现网络芯片高速调度的方法，所述方法包括：为每一存储队列配置结构相同的Y个次级链表，Y为整数，
J为队列状态更新周期；K为每个队列的最小调度间隔周期；每一次级链表均包括：头指针存储器、尾指针存储器以及次级链表存储器；
任一队列接收数据；
轮询查询当前队列的Y个次级链表，获取当前匹配的次级链表编号以作为当前报文对应的次级编号偏移值；
以次级队列编号替换当前报文携带的原始队列编号，并以当前报文对应的次级队列编号作为新的队列编号进行链表操作，所述次级队列编号包括：原始队列编号，以及次级编号偏移值。
作为本发明一实施方式的进一步改进，配置队列轮询状态寄存器；
接收任一报文后，查询轮询状态寄存器，以获取当前报文匹配的次级编号偏移值。
作为本发明一实施方式的进一步改进，所述方法还包括：为每一次级链表均配置次级队列状态存储器，通过查询次级队列状态存储器的状态，判断查询的次级链表是否为空。
作为本发明一实施方式的进一步改进，以次级队列编号替换当前报文携带的原始队列编号，并以当前报文对应的次级队列编号作为新的队列编号进行链表操作包括：
所述链表操作为入队操作，则：
查询当前匹配的次级链表，若匹配的次级链表为空，则使用当前报文携带的次级队列编号作为地址，当前报文携带的链表地址作为值，分别写入当前次级链表匹配的头指针寄存器和尾指针寄存器；同时，使用次级队列编号作为地址，将次级队列状态存储器置为使能；
若匹配的次级链表不为空，则使用当前报文携带的链表地址作为值，尾指针寄存器的值作为地址，写入当前次级链表匹配的次级链表存储器；同时，使用当前报文携带的次级队列编号作为地址，当前报文携带的链表地址作为值写入并替换尾当前次级链表匹配的指针寄存器。
作为本发明一实施方式的进一步改进，所述方法还包括：配置终级调度器，终极队列状态存储器，链表地址存储器，以及配置次级调度器，次级调度器状态存储器，次级总队列状态存储器；
所述终级调度器执行终级调度逻辑；
所述终极队列状态存储器用于存储每一队列的存储状态；
所述链表地址存储器用于存储任一数据的存储地址；
所述次级调度器执行次级调度逻辑；
所述次级总队列状态存储器用于存储每一次级队列的存储状态；
在次级队列状态存储器使能状态下，通过查询所述次级调度器状态存储器的对应存储位置是否使能，判断是否可以对当前的次级队列执行次级调度逻辑。
作为本发明一实施方式的进一步改进，所述方法还包括：
任一队列读出数据时，以次级队列编号进行链表操作；
所述链表操作为对应当前队列的出队操作，执行终极调度逻辑和次级调度逻辑；
所述终极调度逻辑包括：
M11、调度当前进行出队操作的报文所对应的队列编号，采用轮询方式依次访问队列编号所对应的每一次级队列，获取次级队列状态存储器为使能、且最先轮询到的次级队列所存储的次级队列编号，并以第一次级队列编号表示；
M12、根据所述第一次级队列编号访问链表地址存储器，获取访问地址，以所述访问地址访问数据存储器读出数据；
所述次级调度逻辑包括：
M21、在调度队列对应的次级队列状态存储器为使能，且次级调度器状态存储器为非使能时，调度当前队列按照轮询方式匹配的次级队列编号，以第二队列编号表示；之后，使用第二次级队列编号作为地址将次级调度器状态存储器置为使能；
M22、根据调度出的第二次级队列编号访问其所对应的次级链表，在次级链表对应的头指针存储器和尾指针存储器中分别获取头指针和尾指针，将获取的头指针作为值，第二次级队列编号作为地址，写进链表地址存储器；
判断获取的头指针和尾指针是否相同，若是，使用第二次级队列编号作为地址，将其对应的次级链表中的次级队列状态存储器置为非使能；若否，根据获取的头指针访问其所对应的次级链表存储器得到下一跳指针，将获取的下一跳指针作为值，第二次级队列编号作为地址写进对应的头指针存储器中；
M23、以调度出的第二次级队列编号作为地址，将其对应的次级总队列状态置为使能，同时，解析第二次级队列编号，获取其对应的原始队列编号，以及次级编号偏移值；并使用原始队列编号作为地址，将其对应的终极队列状态存储器为使能。
作为本发明一实施方式的进一步改进，所述方法还包括：
任一数据调度完成后，将第一次级队列编号对应次级链表中的次级总队列状态存储器置为非使能，同时，解析第一次级队列编号获取初始队列编号，若初始队列编号对应的所有次级队列中的次级队列状态存储器全部为非使能，则将解析出的初始队列编号所对应的队列状态置为非使能。
作为本发明一实施方式的进一步改进，步骤M11包括：
以第一次级队列编号访问次级队列状态存储器，
若次级队列状态存储器为非使能，则使用第一次级队列编号作为地址，将对应的次级调度器状态存储器置为非使能；
若次级队列状态存储器为使能，则优先以第一次级队列编号执行所述次级调度逻辑。
为了实现上述发明目的之一，本发明一实施方式提供一种电子设备，包括存储器和处理器，所述存储器存储有可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现如上所述实现网络芯片高速调度的方法中的步骤。
为了实现上述发明目的之一，本发明一实施方式提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述实现网络芯片高速调度的方法中的步骤。
与现有技术相比，本发明的有益效果是：本发明的实现网络芯片高速调度的方法、设备及存储介质，通过分级调度，切断整队队列状态更新周期和队列最小调度间隔的耦合性，极大的提高了网络芯片的设计的灵活性。
附图说明
图1是背景技术提供的数据存储-调度模型结构示意图；
图2是本发明一实施方式提供的实现网络芯片高速调度的方法的流程示意图；
图3是本发明一调度模型的结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
结合图2、图3所示，本发明一实施方式提供的实现网络芯片高速调度的方法，所述方法包括：
S1、为每一存储队列配置结构相同的Y个次级链表，Y为整数，
J为队列状态更新周期；K为每个队列的最小调度间隔周期；每一次级链表均包括：头指针存储器、尾指针存储器以及次级链表存储器；
S2、任一队列接收报文；
轮询查询当前队列的Y个次级链表，获取当前匹配的次级链表编号以作为当前报文对应的次级编号偏移值；
以次级队列编号替换当前报文携带的原始队列编号，并以当前报文对应的次级队列编号作为新的队列编号进行链表操作，所述次级队列编号包括：原始队列编号，以及次级编号偏移值。
对于步骤S1，链表控制模块中通过设置Y个次级链表，以分别存储每一队列的链接状态，如此，可以将调度器上队列的调度间隔缩小至
个时钟周期；相应的，通过上式可知：Y值越大，调度器调度队列的间隔将越短；同时，Y值越大，占用的空间也越多，本发明较佳实施方式中，所述Y的取值可以为
的最小整数值。
对于步骤S2，本发明一较佳实施方式中，在入队操作过程中，为了便于查询对应当前队列的空闲链表，配置队列轮询状态寄存器；接收任一报文后，查询轮询状态寄存器，以获取当前报文匹配的次级编号偏移值。
所述次级编号偏移值实际为数据入队操作过程中，写入的次级链表的编号；对于任一队列，所述次级链表的数量为Y个；以Y等于2为例，则次级编号偏移值为2个，例如：严格按照0、1交替；以Y等于4为例，则次级编号偏移值为4个，例如：严格按照0、1、2、3交替；当然，次级编号偏移值的具体数值可以根据需要具体设定，只要可以区分不同的次级链表即可，在此不做进一步的赘述。
以次级队列编号替换当前报文携带的原始队列编号，以形成新的入队信息；相应的，对于数据，其包含的入队信息表示为{次级队列编号，数据，链表地址}；相应的，使用链表地址作为地址，数据作为值写数据存储器，使用次级队列编号进行链表操作。
较佳的，本发明为每一次级链表均配置次级队列状态存储器，通过查询次级队列状态存储器的状态，判断查询的次级链表是否为空。若次级队列状态存储器为非使能，表示其所对应的次级链表为空，数据可以对当前次级链表做链接操作；若次级队列状态存储器为使能，表示其所对应的次级链表不为空，数据需等待当前的次级链表所对应的数据被读出后，才可以对当前次级链表做链接操作。
通常情况下，以二进制字符“0”“1”其中之一表示使能，以另一表示非使能，当然，对于其他存储器，均是以二进制字符表示使能和非使能，本发明具体示例中，以二进制数值的“0”表示非使能，以“1”表示使能。
具体的，步骤S2以次级队列编号替换当前报文携带的原始队列编号，并以当前报文对应的次级队列编号作为新的队列编号进行链表操作时，所述链表操作为入队操作，则执行下述步骤：
查询当前匹配的次级链表，若匹配的次级链表为空，则使用当前报文携带的次级队列编号作为地址，当前报文携带的链表地址作为值，分别写入当前次级链表匹配的头指针寄存器和尾指针寄存器；同时，使用次级队列编号作为地址，将次级队列状态存储器置为使能；
若匹配的次级链表不为空，则使用当前报文携带的链表地址作为值，尾指针寄存器的值作为地址，写入当前次级链表匹配的次级链表存储器；同时，使用当前报文携带的次级队列编号作为地址，当前报文携带的链表地址作为值写入并替换尾当前次级链表匹配的指针寄存器。
该入对操作过程中，通过次级队列编号获取对应的次级链表，并通过查询次级链表对应的次级队列状态存储器查询次级链表是否为空，进而对相应的次级链表进行链接操作。
进一步的，任一队列读出数据时，同样以次级队列编号进行链表操作，进而保证系统对调度性能的要求。
本发明较佳实施方式中，接续图3所示，所述方法还包括：配置终级调度器，终极队列状态存储器，链表地址存储器，以及配置次级调度器，次级调度器状态存储器，次级总队列状态存储器；
所述终级调度器执行终级调度逻辑；
所述终极队列状态存储器用于存储每一队列的存储状态；以初始队列编号查询终极队列状态存储器，若该队列编号对应的存储位置为使能，则表示对应该队列存储有数据可以读出，若其为非使能，则表示该队列未存储数据。
所述链表地址存储器用于存储任一数据的存储地址；
所述次级调度器执行次级调度逻辑；
所述次级总队列状态存储器用于存储每一次级队列的存储状态；例如：对于某一队列对应两个次级链表，则次级总队列状态存储器的两个位置分别用于存储对应两个次级链表的状态，即该两个位置分别对应两个次级队列状态存储器的使能状态；相应的，当对应存储两个次级链表至少其中之一的位置为使能时，即表示其所对应的队列中有数据可以做出队操作。
在次级队列状态存储器使能状态下，通过查询所述次级调度器状态存储器的对应存储位置是否使能，判断是否可以对当前的次级队列执行次级调度逻辑；在这里，只有次级调度器状态存储器对应使能的次级队列状态存储器的位置为使能时，才可以执行次级调度逻辑。
具体的，任一队列读出数据时，以次级队列编号进行链表操作；所述链表操作为对应当前队列的出队操作，执行终极调度逻辑和次级调度逻辑；
所述终极调度逻辑包括：
M11、调度当前进行出队操作的报文所对应的队列编号，采用轮询方式依次访问队列编号所对应的每一次级队列，获取次级队列状态存储器为使能、且最先轮询到的次级队列所存储的次级队列编号，并以第一次级队列编号表示。
在这里，终极调度器根据实际的队列状态和预设的调度策列调度出队列编号，该队列编号为数据携带的初始队列编号；进一步，以该队列编号访问次级总队列状态存储器，可以得到该队列下Y个次级成员的状态，特别的，这里还是需要采用轮询的方式访问该队列对应的每一个次级成员，以得到有效的次级队列编号，即第一次级队列编号；这里需要说明的是，在同一时刻，终极调度器得到的第一次级队列编号和下述次级调度器调度的第二次级队列编号可能相同，也可能不同，在此不做赘述。
M12、根据所述第一次级队列编号访问链表地址存储器，获取访问地址，以所述访问地址访问数据存储器读出数据。
这里，所述访问地址即为下述次级调度逻辑执行过程中缓存在头指针寄存器中的头指针。
所述次级调度逻辑包括：
M21、在调度队列对应的次级队列状态存储器为使能，且次级调度器状态存储器为非使能时，调度当前队列按照轮询方式匹配的次级队列编号，以第二队列编号表示；之后，使用第二次级队列编号作为地址将次级调度器状态存储器置为使能；
在这里，次级队列状态存储器为1，且次级调度器状态存储器为0时，次级调度器按照预定的调度策略调度第二次级队列编号，需要强调的是，相同队列所对应的多个次级链表，必须严格按照轮询的方式进行调度，否则将导致队列内部数据乱序。
M22、根据调度出的第二次级队列编号访问其所对应的次级链表，在次级链表对应的头指针存储器和尾指针存储器中分别获取头指针和尾指针，将获取的头指针作为值，第二次级队列编号作为地址，写进链表地址存储器；
判断获取的头指针和尾指针是否相同，若是，使用第二次级队列编号作为地址，将其对应的次级链表中的次级队列状态存储器置为非使能；若否，根据获取的头指针访问其所对应的次级链表存储器得到下一跳指针，将获取的下一跳指针作为值，第二次级队列编号作为地址写进对应的头指针存储器中。
在这里，采用次级调度器调度出的第二次级队列编号执行次级链表的出队操作。
M23、以调度出的第二次级队列编号作为地址，将其对应的次级总队列状态置为使能，同时，解析第二次级队列编号，获取其对应的原始队列编号，以及次级编号偏移值；并使用原始队列编号作为地址，将其对应的终极队列状态存储器置为使能。
进一步的，在数据完成出队操作后，需要更新链表，即：
任一数据调度完成后，将第一次级队列编号对应次级链表中的次级总队列状态存储器置为非使能，同时，解析第一次级队列编号获取初非始队列编号，若初始队列编号对应的所有次级队列中的次级队列状态存储器全部为非使能，则将解析出的初始队列编号所对应的队列状态置为非使能；
相应的，若初始队列编号对应的所有次级队列中的次级队列状态存储器至少其中之一为使能，则将解析出的初始队列编号所对应的队列状态置为使能。
另外，步骤M11还包括：终极调度器使用第一次级队列编号向次级调度器发起调度请求；在该过程中，以第一次级队列编号访问次级队列状态存储器，若次级队列状态存储器为非使能，则使用第一次级队列编号作为地址，将对应的次级调度器状态存储器置为非使能；
若次级队列状态存储器为使能，则优先以第一次级队列编号执行所述次级调度逻辑。
在这里，次级队列状态存储器为非使能说明没有待调度的数据；次级队列状态存储器为使能，说明存在待调度的数据，此时，优先调度该次级队列编号，继续执行次级调度逻辑，直至所有数据被调度完成；即在终极调度器完成出队操作后，需要反向触发次级调度器，如此，以实现高速调度。
较佳的，本发明一实施方式提供一种电子设备，包括存储器和处理器，所述存储器存储有可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现如上所述实现网络芯片高速调度的方法中的步骤。
较佳的，本发明一实施方式提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述实现网络芯片高速调度的方法中的步骤。
综上所述，本发明的实现网络芯片高速调度的方法、设备及存储介质，通过特殊设计的分级调度，切断整队队列状态更新周期和队列最小调度间隔的耦合性，在不改变调度器策略和队列数量的情况下，实现高速调度的目的，极大的提高了网络芯片的设计的灵活性。
以上所描述的系统实施方式仅仅是示意性的，其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件是逻辑模块，即可以位于芯片逻辑中的一个模块中，或者也可以分布到芯片内的多个数据处理模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施方式方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
本申请可用于众多通用或专用的通信芯片中。例如：交换芯片、路由器芯片，服务器芯片等等。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (10)
1.一种实现网络芯片高速调度的方法，其特征在于，所述方法包括：
为每一存储队列配置结构相同的Y个次级链表，Y为整数，
J为队列状态更新周期；K为每个队列的最小调度间隔周期；每一次级链表均包括：头指针存储器、尾指针存储器以及次级链表存储器；
任一队列接收数据；
轮询查询当前队列的Y个次级链表，获取当前匹配的次级链表编号以作为当前报文对应的次级编号偏移值；
以次级队列编号替换当前报文携带的原始队列编号，并以当前报文对应的次级队列编号作为新的队列编号进行链表操作，所述次级队列编号包括：原始队列编号，以及次级编号偏移值。
2.根据权利要求1所述的实现网络芯片高速调度的方法，其特征在于，配置队列轮询状态寄存器；
接收任一报文后，查询轮询状态寄存器，以获取当前报文匹配的次级编号偏移值。
3.根据权利要求1所述的实现网络芯片高速调度的方法，其特征在于，所述方法还包括：为每一次级链表均配置次级队列状态存储器，通过查询次级队列状态存储器的状态，判断查询的次级链表是否为空。
4.根据权利要求3所述的实现网络芯片高速调度的方法，其特征在于，以次级队列编号替换当前报文携带的原始队列编号，并以当前报文对应的次级队列编号作为新的队列编号进行链表操作包括：
所述链表操作为入队操作，则：
查询当前匹配的次级链表，若匹配的次级链表为空，则使用当前报文携带的次级队列编号作为地址，当前报文携带的链表地址作为值，分别写入当前次级链表匹配的头指针寄存器和尾指针寄存器；同时，使用次级队列编号作为地址，将次级队列状态存储器置为使能；
若匹配的次级链表不为空，则使用当前报文携带的链表地址作为值，尾指针寄存器的值作为地址，写入当前次级链表匹配的次级链表存储器；同时，使用当前报文携带的次级队列编号作为地址，当前报文携带的链表地址作为值写入并替换尾当前次级链表匹配的指针寄存器。
5.根据权利要求3所述的实现网络芯片高速调度的方法，其特征在于，所述方法还包括：配置终级调度器，终极队列状态存储器，链表地址存储器，以及配置次级调度器，次级调度器状态存储器，次级总队列状态存储器；
所述终级调度器执行终级调度逻辑；
所述终极队列状态存储器用于存储每一队列的存储状态；
所述链表地址存储器用于存储任一数据的存储地址；
所述次级调度器执行次级调度逻辑；
所述次级总队列状态存储器用于存储每一次级队列的存储状态；
在次级队列状态存储器使能状态下，通过查询所述次级调度器状态存储器的对应存储位置是否使能，判断是否可以对当前的次级队列执行次级调度逻辑。
6.根据权利要求5所述的实现网络芯片高速调度的方法，其特征在于，所述方法还包括：
任一队列读出数据时，以次级队列编号进行链表操作；
所述链表操作为对应当前队列的出队操作，执行终极调度逻辑和次级调度逻辑；
所述终极调度逻辑包括：
M11、调度当前进行出队操作的报文所对应的队列编号，采用轮询方式依次访问队列编号所对应的每一次级队列，获取次级队列状态存储器为使能、且最先轮询到的次级队列所存储的次级队列编号，并以第一次级队列编号表示；
M12、根据所述第一次级队列编号访问链表地址存储器，获取访问地址，以所述访问地址访问数据存储器读出数据；
所述次级调度逻辑包括：
M21、在调度队列对应的次级队列状态存储器为使能，且次级调度器状态存储器为非使能时，调度当前队列按照轮询方式匹配的次级队列编号，以第二队列编号表示；之后，使用第二次级队列编号作为地址将次级调度器状态存储器置为使能；
M22、根据调度出的第二次级队列编号访问其所对应的次级链表，在次级链表对应的头指针存储器和尾指针存储器中分别获取头指针和尾指针，将获取的头指针作为值，第二次级队列编号作为地址，写进链表地址存储器；
判断获取的头指针和尾指针是否相同，若是，使用第二次级队列编号作为地址，将其对应的次级链表中的次级队列状态存储器置为非使能；若否，根据获取的头指针访问其所对应的次级链表存储器得到下一跳指针，将获取的下一跳指针作为值，第二次级队列编号作为地址写进对应的头指针存储器中；
M23、以调度出的第二次级队列编号作为地址，将其对应的次级总队列状态置为使能，同时，解析第二次级队列编号，获取其对应的原始队列编号，以及次级编号偏移值；并使用原始队列编号作为地址，将其对应的终极队列状态存储器为使能。
7.根据权利要求6所述的实现网络芯片高速调度的方法，其特征在于，所述方法还包括：
任一数据调度完成后，将第一次级队列编号对应次级链表中的次级总队列状态存储器置为非使能，同时，解析第一次级队列编号获取初始队列编号，若初始队列编号对应的所有次级队列中的次级队列状态存储器全部为非使能，则将解析出的初始队列编号所对应的队列状态置为非使能。
8.根据权利要求6所述的实现网络芯片高速调度的方法，其特征在于，步骤M11包括：
以第一次级队列编号访问次级队列状态存储器，
若次级队列状态存储器为非使能，则使用第一次级队列编号作为地址，将对应的次级调度器状态存储器置为非使能；
若次级队列状态存储器为使能，则优先以第一次级队列编号执行所述次级调度逻辑。
9.一种电子设备，包括存储器和处理器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现权利要求1-8任意一项所述实现网络芯片高速调度的方法中的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-8任意一项所述实现网络芯片高速调度的方法中的步骤。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011491125.0A CN112433839B (zh) | 2020-12-16 | 2020-12-16 | 实现网络芯片高速调度的方法、设备及存储介质 |
| PCT/CN2021/138905 WO2022127873A1 (zh) | 2020-12-16 | 2021-12-16 | 实现网络芯片高速调度的方法、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011491125.0A CN112433839B (zh) | 2020-12-16 | 2020-12-16 | 实现网络芯片高速调度的方法、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112433839A true CN112433839A (zh) | 2021-03-02 |
| CN112433839B CN112433839B (zh) | 2024-04-02 |
Family
ID=74692530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011491125.0A Active CN112433839B (zh) | 2020-12-16 | 2020-12-16 | 实现网络芯片高速调度的方法、设备及存储介质 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112433839B (zh) |
| WO (1) | WO2022127873A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022127873A1 (zh) * | 2020-12-16 | 2022-06-23 | 苏州盛科通信股份有限公司 | 实现网络芯片高速调度的方法、设备及存储介质 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114885045B (zh) * | 2022-07-07 | 2022-10-04 | 浙江锐文科技有限公司 | 一种在高速智能网卡/dpu内节约dma通道资源方法和装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180159802A1 (en) * | 2015-07-30 | 2018-06-07 | Huawei Technologies Co., Ltd. | Data enqueuing method, data dequeuing method, and queue management circuit |
| CN109840145A (zh) * | 2019-01-08 | 2019-06-04 | 盛科网络（苏州）有限公司 | 一种多级调度方法、装置、网络芯片及存储介质 |
| CN110519180A (zh) * | 2019-07-17 | 2019-11-29 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 网卡虚拟化队列调度方法及系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112433839B (zh) * | 2020-12-16 | 2024-04-02 | 苏州盛科通信股份有限公司 | 实现网络芯片高速调度的方法、设备及存储介质 |
-
2020
- 2020-12-16 CN CN202011491125.0A patent/CN112433839B/zh active Active
-
2021
- 2021-12-16 WO PCT/CN2021/138905 patent/WO2022127873A1/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180159802A1 (en) * | 2015-07-30 | 2018-06-07 | Huawei Technologies Co., Ltd. | Data enqueuing method, data dequeuing method, and queue management circuit |
| CN109840145A (zh) * | 2019-01-08 | 2019-06-04 | 盛科网络（苏州）有限公司 | 一种多级调度方法、装置、网络芯片及存储介质 |
| CN110519180A (zh) * | 2019-07-17 | 2019-11-29 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 网卡虚拟化队列调度方法及系统 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022127873A1 (zh) * | 2020-12-16 | 2022-06-23 | 苏州盛科通信股份有限公司 | 实现网络芯片高速调度的方法、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112433839B (zh) | 2024-04-02 |
| WO2022127873A1 (zh) | 2022-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6577542B2 (en) | Scratchpad memory | |
| US7913034B2 (en) | DRAM access command queuing | |
| US11243898B2 (en) | Memory controller and method for controlling a memory device to process access requests issued by at least one master device | |
| CN112433839A (zh) | 实现网络芯片高速调度的方法、设备及存储介质 | |
| CN103647807A (zh) | 一种信息缓存方法、装置和通信设备 | |
| CN102970202B (zh) | 基于抢占式策略的1553b总线通信方法 | |
| CN109614049B (zh) | 闪存控制方法、闪存控制器及闪存系统 | |
| CN112948293A (zh) | 一种多用户接口的ddr仲裁器及ddr控制器芯片 | |
| CN109062857B (zh) | 一种能高速实现多处理器间通信的新型消息控制器及其通信方法 | |
| CN114827048A (zh) | 一种动态可配高性能队列调度方法、系统、处理器及协议 | |
| CN112600764B (zh) | 直通转发模式的调度方法、设备及存储介质 | |
| CN116955247B (zh) | 一种缓存描述符管理装置及其方法、介质、芯片 | |
| CN110399219B (zh) | 内存访问方法、dmc及存储介质 | |
| CN113126911A (zh) | 基于ddr3 sdram的队列管理方法、介质、设备 | |
| CN115955441A (zh) | 一种基于tsn队列的管理调度方法、装置 | |
| CN112822126B (zh) | 报文存储方法、报文出入队列方法及存储调度装置 | |
| CN100471175C (zh) | 一种报文存储转发的方法及报文存储转发电路 | |
| CN111831227A (zh) | 一种nvme协议命令加速处理系统 | |
| CN116800692B (zh) | 活动队列的调度方法、装置及存储介质 | |
| CN116383123A (zh) | 一种数据处理方法及相关设备 | |
| CN117312197A (zh) | 报文处理方法、装置、电子设备及非易失性存储介质 | |
| CN115794446B (zh) | 一种消息处理方法、装置、电子设备和存储介质 | |
| WO2024066545A1 (zh) | 多端口读写的缓存管理方法及装置 | |
| CN112559400A (zh) | 多级调度装置、方法、网络芯片及计算机可读存储介质 | |
| Siipola | Programmable packet scheduling in data centers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province Applicant after: Suzhou Shengke Communication Co.,Ltd. Address before: Xinghan Street Industrial Park of Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit Applicant before: CENTEC NETWORKS (SUZHOU) Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |