CN112417521A - 基于fpga+处理器架构的信息安全系统及其工作方法 - Google Patents
基于fpga+处理器架构的信息安全系统及其工作方法 Download PDFInfo
- Publication number
- CN112417521A CN112417521A CN202011227092.9A CN202011227092A CN112417521A CN 112417521 A CN112417521 A CN 112417521A CN 202011227092 A CN202011227092 A CN 202011227092A CN 112417521 A CN112417521 A CN 112417521A
- Authority
- CN
- China
- Prior art keywords
- fpga
- processor
- key
- encryption
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/14—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using a plurality of keys or algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开提供一种基于FPGA+处理器架构的信息安全系统及其工作方法,系统包括:FPGA,通用处理器,存储器,FPGA分别与处理器和FLASH互联;存储器,用于FPGA的上电配置和软件程序的存储,存储的软件包括加密引导程序和加密应用程序;FPGA,用于对存储器中存储的加密引导程序进行解密,还用于通过运行应用程序密钥的加密软件生成用于处理器解密加密应用程序的密文;处理器,用于运行经由FPGA解密后的引导程序,以及运行解密后的应用程序。本发明实施例解决了现有嵌入式计算机中的缺乏信息安全的保密措施,存在核心数据和关键应用程序代码易被窃取的问题。
Description
技术领域
本发明明涉及但不限于嵌入式计算机信息安全技术领域,尤其一种基于FPGA+处理器架构的信息安全系统及其工作方法。
背景技术
密码技术是确保信息安全的主导力量,密码算法的研究与应用是信息安全技术的核心研究领域。目前已经公布的国密算法包括:SM1对称算法、SM2非对称算法、SM3杂凑(Hash)算法、SM4分组加密算法。
当前,部分新型的FPGA芯片内通过集成bit流解密逻辑,以提供高度的设计安全性。不知道加密密钥,潜在的盗版者无法分析外部拦截的比特流来理解或克隆设计。譬如Xilinx公司生产的7系列FPGA可以保证设计不能被复制或反向工程。FPGA AES系统基于软件的比特流加密和片上比特流解密,具有专用的存储加密密钥的存储器,使用Xilinx工具,用户生成加密密钥和加密比特流。7系列设备支持两种密钥存储方案,一种是加密密钥存储在内部专用RAM中,由外部连接的小电池进行供电;一种是存储在eFUSE中。加密密钥只能是通过JTAG端口编程到设备上。7系列FPGA AES加密逻辑使用256位加密密钥。
上述各加密保护方式,仅保护了FPGA中逻辑代码,但无法提供计算机中应用程序的保护。
发明内容
本发明的目的:
本发明实施例提供一种基于FPGA+处理器架构的信息安全系统及其工作方法,以解决现有嵌入式计算机中的缺乏信息安全的保密措施,存在核心数据和关键应用程序代码易被窃取的问题。
本发明的技术方案:
本发明实施例提出一种基于FPGA+处理器架构的信息安全系统,信息安全系统硬件组成至少包括:FPGA,通用处理器,FPGA上电配置用的存储器,所述FPGA分别与处理器和FLASH互联,处理器与FLASH之间通过FPGA隔离,其中,所述FPGA支持密钥存储;
所述存储器,用于FPGA的上电配置和软件程序的存储,存储的软件包括加密引导程序和加密应用程序;
所述FPGA中运行的软件包括:开机认证软件、引导程序加载控制及解密软件、应用程序密钥的加密软件,且FPGA中存储有所述加密引导程序的密钥和所述加密应用程序的密钥;
所述FPGA,用于通过运行开机认证软件和引导程序加载控制及解密软件对存储器中存储的加密引导程序进行解密,还用于通过运行应用程序密钥的加密软件生成用于处理器解密加密应用程序的密文;
所述处理器,用于运行经由FPGA解密后的引导程序,以及运行解密后的应用程序,所述应用程序为处理器从FPGA中获取密文进行解密的。
可选地,如上所述的基于FPGA+处理器架构的信息安全系统中,所述FPGA中运行的软件采用FPGA代码实现,引导程序的加解密密钥[B]和应用程序的加解密密钥[C]均嵌入在所述FPGA代码中。
可选地,如上所述的基于FPGA+处理器架构的信息安全系统中,所述FPGA还支持bit流加解密;
所述FPGA,还用于将嵌入解密密钥的FPGA代码经FPGA加密软件加密后形成加密FPGA bit流,并将加密FPGA bit流存入FPGA的上电配置存储器中。
可选地,如上所述的基于FPGA+处理器架构的信息安全系统中,所述加密FPGA bit流用的密钥[A]保存在FPGA内部的专用存储单元中。
可选地,如上所述的基于FPGA+处理器架构的信息安全系统中,
运行在处理器上引导程序和应用程序通过对称加密算法加密后存储在FPGA的上电配置存储器中。
本发明实施例还提供一种基于FPGA+处理器架构的信息安全系统的工作方法,所述工作方法包括采用如上述所述信息安全系统加载执行开机认证、引导程序和应用程序。
可选地,如上所述的基于FPGA+处理器架构的信息安全系统的工作方法中,加载执行开机认证及引导程序的实施步骤包括:
步骤1:FPGA通过加载FPGA bit流完成启动后,自动运行开机认证软件,开机认证软件读取FLASH中加密引导程序和加密应用程序并计算特征值,当计算出的特征值与FPGA中存储的特征值一致时,则正常开机,当计算出的特征值与FPGA中存储的特征值不一致时,则停机;
步骤2:FPGA的开机认证软件读取通过对称加密算法加密得到的加密引导程序;
步骤3:FPGA采用密钥[B]对加密引导程序进行解密;
步骤4:FPGA将解密后的引导程序存入FPGA内部的存储器中;
步骤5:FPGA启动处理器并将解密后的引导程序加载到处理器中;
步骤6:处理器运行引导程序。
可选地,如上所述的基于FPGA+处理器架构的信息安全系统的工作方法中,加载执行应用程序的实施步骤包括:
步骤1:处理器中的引导程序对称加密算法生成密钥对,所述密钥对包括公钥[D]和私钥[E],公钥[D]通过局部总线发给FPGA,私钥[E]留在处理器内部;
步骤2:FPGA用公钥[D]对密钥[C]进行加密形成密文,处理器通过总线获取密文;
步骤3:处理器采用私钥[E]对密文进行解密,获得应用程序的加解密密钥[C]。
步骤4:处理器经由FPGA读取加密应用程序的数据,并用密钥[C]对加密数据进行解密;
步骤5:处理器跳转至解密后的应用程序处,执行应用程序。
本发明的有益效果:
本发明实施例提出一种基于FPGA+处理器架构的信息安全系统及其工作方法,以FPGA为中心,构建嵌入式计算机信息安全防护方案;基于现有硬件平台,无需额外增加专用安全防护芯片,主要采用软件逻辑实现,无硬件成本。具备以下核心功能。
1)防应用程序破解。FPGA配置FLASH存储的上电配置和软件程序均为密文,其中FPGA上电bit流采用对称加密算法加密,引导程序和应用程序等亦采用对称加密算法加密。引导程序和应用程序加解密密钥均嵌入在FPGA加密bit流中,而FPGA加密bit流的密钥存放在FPGA中外部无法读取,因此,潜在的盗版者无法通过分析bit流获取引导程序和应用程序代码密钥。
2)防程序代码非法篡改。
3)防数据链路测量。处理器和FPGA之间的采用非对称加密算法对应用程序密钥进行加密传输,私钥存放于处理器内部,可以防止潜在的盗版者通过测量总线获取密钥。
附图说明
附图用来提供对本发明技术方案的进一步理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本发明的技术方案,并不构成对本发明技术方案的限制。
图1为本发明实施例提供的一种基于FPGA+处理器架构的信息安全系统的结构示意图;
图2为采用本发明实施例提供的基于FPGA+处理器架构的信息安全系加载执行开机认证及引导程序的原理图;
图3为采用本发明实施例提供的基于FPGA+处理器架构的信息安全系加载执行应用程序的原理图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
针对现有加密保护方式,仅保护了FPGA中逻辑代码,但无法提供计算机中应用程序的保护的问题。本发明实施例一种基于FPGA+处理器架构的信息安全系统,该信息安全系统的设计方案选用以支持密钥存储、bit流加解密的FPGA为核心,构建面向信息安全的嵌入计算机,FPGA实现密码的存储、数据解密、数据链路加密等功能,FLASH存储器中的代码和数据均经过加密算法加密,加密用的密钥嵌入FPGA内部外部不可取。
本发明提供以下几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本发明实施例提供一种基于FPGA+处理器架构的信息安全系统的结构示意图。本发明实施例提供的信息安全系统的硬件组成至少包括:支持密钥存储、bit流解密的FPGA,通用处理器,例如为CPU/DSP,FPGA上电配置用的存储器,例如为FLASH,其中FPGA与处理器互联,FPGA与FLASH互联,处理器与FLASH之间通过FPGA隔离。
信息安全系统的软件包括在FPGA中运行的软件和在处理器中运行的软件。在处理器中运行的软件为解密后的引导程序和应用程序;在FPGA中运行的软件为开机认证软件、引导程序加载控制及解密软件、应用程序密钥的加密软件等。
所述在处理器中运行的引导程序和应用程序采用对称加密算法(例如国密SM4或AES算法)加密后存储在FPGA的上电配置FLASH中;所述在FPGA中运行的软件采用FPGA代码实现,引导程序的加解密密钥[B]和应用程序的加解密密钥[C]均嵌入在FPGA代码中,上述嵌入解密密钥的代码经FPGA加密软件加密后形成加密FPGA bit流,并将该加密FPGA bit流存入FPGA的上电配置FLSAH中,其中,加密FPGA bit流用的密钥[A]保存在FPGA内部的专用存储单元中,例如保存在FPGA内部的SRAM或eFUSE中。
基于本发明上述实施例提供的基于FPGA+处理器架构的信息安全系,本发明实施例还提供一种基于FPGA+处理器架构的信息安全系统的工作方法。本发明实施例提供的工作方法包括采用上述实施例提供的信息安全系统加载执行开机认证、引导程序和应用程序。
图2为采用本发明实施例提供的基于FPGA+处理器架构的信息安全系加载执行开机认证及引导程序的原理图。图3为采用本发明实施例提供的基于FPGA+处理器架构的信息安全系加载执行应用程序的原理图。
一方面,如图2所示,为采用本发明实施例提供的基于FPGA+处理器架构的信息安全系加载执行开机认证及引导程序的原理图,信息安全系统加载执行开机认证及引导程序的实施步骤包括:
步骤1:FPGA通过加载FPGA bit流完成启动后,自动运行开机认证软件,开机认证软件读取FLASH中的加密引导程序和加密应用程序并计算特征值,当计算出的特征值与FPGA中存储的特征值一致时,则正常开机,当计算出的特征值与FPGA中存储的特征值不一致时,则停机。
步骤2:FPGA的开机认证软件读取加密引导程序,所述加密引导程序为采用对称加密算法加密得到的,例如为采用SM4或AES算法加密的。
步骤3:FPGA采用密钥[B]对加密引导程序进行解密。
步骤4:FPGA将解密后的引导程序存入FPGA内部的存储器(例如SRAM)中。
步骤5:FPGA启动处理器并将解密后的引导程序加载到处理器中。
步骤6:处理器运行引导程序。
另一方面,如图3所示,为采用本发明实施例提供的基于FPGA+处理器架构的信息安全系加载执行应用程序的原理图,信息安全系统加载执行应用程序的实施步骤包括:
步骤1:处理器中的引导程序采用SM2或RSA算法生成密钥对,包括公钥[D]和私钥[E]。公钥[D]通过局部总线发给FPGA,私钥[E]留在处理器内部。
步骤2:FPGA用公钥[D]对密钥[C]进行加密形成密文,处理器通过总线获取密文。
步骤3:处理器采用私钥[E]对密文进行解密,获得应用程序的加解密密钥[C]。
步骤4:处理器经由FPGA读取加密应用程序,并用密钥[C]对加密应用程序进行解密;
步骤5:处理器跳转至解密后的应用程序处,执行应用程序。
本发明实施例提出的基于FPGA+处理器架构的信息安全系统及其工作方法,以FPGA为中心,构建嵌入式计算机信息安全防护方案;基于现有硬件平台,无需额外增加专用安全防护芯片,主要采用软件逻辑实现,无硬件成本。具备以下核心功能。
1)防应用程序破解。FPGA配置FLASH存储的上电配置和软件程序均为密文,其中FPGA上电bit流采用对称加密算法加密,引导程序和应用程序等亦采用对称加密算法加密。引导程序和应用程序加解密密钥均嵌入在FPGA加密bit流中,而FPGA加密bit流的密钥存放在FPGA中外部无法读取,因此,潜在的盗版者无法通过分析bit流获取引导程序和应用程序代码密钥。
2)防程序代码非法篡改。
3)防数据链路测量。处理器和FPGA之间的采用非对称加密算法对应用程序密钥进行加密传输,私钥存放于处理器内部,可以防止潜在的盗版者通过测量总线获取密钥。
以下通过一个具体实施例对本发明实施例提供的基于FPGA+处理器架构的信息安全系统及其工作方法进行详细说明。具体包括以下内容:
(1)硬件电路组成包括:处理器为Ti公司生产的DSP TMS320C6678,FPGA为Xilinx公司生产的XC7K325T,FLASH为CYPRESS公司生产的S29GL01GT。FPGA与DSP通过EMIF总线互联,FPGA与FLASH通过CPI(Common Flash Interface)总线互联,处理器与FLASH之间通过FPGA隔离。如图1所示。
(2)信息安全系统软件包括在FPGA中运行的软件和在DSP中运行的软件。在DSP中运行的软件为解密后的引导程序和应用程序;在FPGA中运行的软件为开机认证软件、引导程序加载控制及解密软件、应用程序密钥的加密软件等。
(3)引导程序和应用程序采用国密SM4或AES算法加密后存储在FPGA的上电配置FLASH中;FPGA中运行的软件采用FPGA代码实现,引导程序的加解密密钥[B]和应用程序的加解密密钥[C]均嵌入在FPGA代码中;上述嵌入解密密钥的代码经FPGA加密软件加密后形成加密FPGA bit流,并将该加密FPGA bit流存入FPGA的上电配置FLSAH中,加密FPGA bit流用的密钥[A]保存在FPGA内部的专用SRAM或eFUSE中。
(4)开机认证程序及引导程序加载执行实施步骤如下:
步骤1:FPGA通过加载加密FPGA bit流完成启动后,自动运行开机认证软件,开机认证软件读取FLASH中的加密的引导程序和加密应用程序并计算特征值,如果该特征值与FPGA中存储的特征值一致,则正常开机,否则停机。
步骤2:FPGA读取采用SM4或AES算法加密得到的加密引导程序,见图2中的①。
步骤3:FPGA采用密钥[B]对加密引导程序进行解密,见图2中的②。
步骤4:FPGA将解密后的引导程序存入FPGA内部的SRAM中,见图2中的③。
步骤5:FPGA启动处理器并将解密后的引导程序加载到处理器中,见图2中的④。
步骤6:处理器运行引导程序,见图2中的⑤。
(5)应用程序加载执行实施步骤如下:
步骤1:处理器中的引导程序采用SM2或RSA算法生成密钥对,包括公钥[D]和私钥[E]。公钥[D]通过局部总线发给FPGA,私钥[E]留在处理器内部,见图3中的①。
步骤2:FPGA用公钥[D]对密钥[C]进行加密形成密文,处理器通过总线获取密文,见图3中的②。
步骤3:处理器采用私钥[E]对密文进行解密,获得应用程序的加解密密钥[C],见图3中的③。
步骤4:处理器经由FPGA读取加密应用程序,并用密钥[C]对加密应用程序解密,见图3中的④。
步骤5:处理器跳转至解密后的应用程序处执行,见图3中的⑤。
虽然本发明所揭露的实施方式如上,但所述的内容仅为便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属领域内的技术人员,在不脱离本发明所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本发明的专利保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (8)
1.一种基于FPGA+处理器架构的信息安全系统,其特征在于,信息安全系统硬件组成至少包括:FPGA,通用处理器,FPGA上电配置用的存储器,所述FPGA分别与处理器和FLASH互联,处理器与FLASH之间通过FPGA隔离,其中,所述FPGA支持密钥存储;
所述存储器,用于FPGA的上电配置和软件程序的存储,存储的软件包括加密引导程序和加密应用程序;
所述FPGA中运行的软件包括:开机认证软件、引导程序加载控制及解密软件、应用程序密钥的加密软件,且FPGA中存储有所述加密引导程序的密钥和所述加密应用程序的密钥;
所述FPGA,用于通过运行开机认证软件和引导程序加载控制及解密软件对存储器中存储的加密引导程序进行解密,还用于通过运行应用程序密钥的加密软件生成用于处理器解密加密应用程序的密文;
所述处理器,用于运行经由FPGA解密后的引导程序,以及运行解密后的应用程序,所述应用程序为处理器从FPGA中获取密文进行解密的。
2.根据权利要求1所述的基于FPGA+处理器架构的信息安全系统,其特征在于,所述FPGA中运行的软件采用FPGA代码实现,引导程序的加解密密钥[B]和应用程序的加解密密钥[C]均嵌入在所述FPGA代码中。
3.根据权利要求2所述的基于FPGA+处理器架构的信息安全系统,其特征在于,所述FPGA还支持bit流加解密;
所述FPGA,还用于将嵌入解密密钥的FPGA代码经FPGA加密软件加密后形成加密FPGAbit流,并将加密FPGA bit流存入FPGA的上电配置存储器中。
4.根据权利要求3所述的基于FPGA+处理器架构的信息安全系统,其特征在于,所述加密FPGA bit流用的密钥[A]保存在FPGA内部的专用存储单元中。
5.根据权利要求1~4中任一项所述的基于FPGA+处理器架构的信息安全系统,其特征在于,
运行在处理器上引导程序和应用程序通过对称加密算法加密后存储在FPGA的上电配置存储器中。
6.一种基于FPGA+处理器架构的信息安全系统的工作方法,其特征在于,所述工作方法包括采用如权利要求1~4中任一项所述信息安全系统加载执行开机认证、引导程序和应用程序。
7.根据权利要求5所述的基于FPGA+处理器架构的信息安全系统的工作方法,其特征在于,加载执行开机认证及引导程序的实施步骤包括:
步骤1:FPGA通过加载FPGA bit流完成启动后,自动运行开机认证软件,开机认证软件读取FLASH中加密引导程序和加密应用程序并计算特征值,当计算出的特征值与FPGA中存储的特征值一致时,则正常开机,当计算出的特征值与FPGA中存储的特征值不一致时,则停机;
步骤2:FPGA的开机认证软件读取通过对称加密算法加密得到的加密引导程序;
步骤3:FPGA采用密钥[B]对加密引导程序进行解密;
步骤4:FPGA将解密后的引导程序存入FPGA内部的存储器中;
步骤5:FPGA启动处理器并将解密后的引导程序加载到处理器中;
步骤6:处理器运行引导程序。
8.根据权利要求7所述的基于FPGA+处理器架构的信息安全系统的工作方法,其特征在于,加载执行应用程序的实施步骤包括:
步骤1:处理器中的引导程序对称加密算法生成密钥对,所述密钥对包括公钥[D]和私钥[E],公钥[D]通过局部总线发给FPGA,私钥[E]留在处理器内部;
步骤2:FPGA用公钥[D]对密钥[C]进行加密形成密文,处理器通过总线获取密文;
步骤3:处理器采用私钥[E]对密文进行解密,获得应用程序的加解密密钥[C]。
步骤4:处理器经由FPGA读取加密应用程序的数据,并用密钥[C]对加密数据进行解密;
步骤5:处理器跳转至解密后的应用程序处,执行应用程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011227092.9A CN112417521B (zh) | 2020-11-05 | 2020-11-05 | 基于fpga+处理器架构的信息安全系统及其工作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011227092.9A CN112417521B (zh) | 2020-11-05 | 2020-11-05 | 基于fpga+处理器架构的信息安全系统及其工作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112417521A true CN112417521A (zh) | 2021-02-26 |
CN112417521B CN112417521B (zh) | 2023-09-05 |
Family
ID=74827734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011227092.9A Active CN112417521B (zh) | 2020-11-05 | 2020-11-05 | 基于fpga+处理器架构的信息安全系统及其工作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112417521B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114064131A (zh) * | 2021-09-26 | 2022-02-18 | 湖北三江航天红峰控制有限公司 | 一种基于外部存储的Zynq安全启动系统及方法 |
CN114996725A (zh) * | 2022-05-06 | 2022-09-02 | 北京中科昊芯科技有限公司 | 一种保护开发程序的方法以及处理器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060026417A1 (en) * | 2004-07-30 | 2006-02-02 | Information Assurance Systems L.L.C. | High-assurance secure boot content protection |
CN103488916A (zh) * | 2013-08-12 | 2014-01-01 | 中国航天科工集团第三研究院第八三五七研究所 | 一种弹上软件加密保护方法 |
CN108090378A (zh) * | 2017-12-07 | 2018-05-29 | 中国航空工业集团公司西安航空计算技术研究所 | 一种ima存储系统的信息加密控制器及控制机制 |
CN109428720A (zh) * | 2017-08-24 | 2019-03-05 | 上海复旦微电子集团股份有限公司 | 一种数据加密方法、解密方法、加密系统及解密系统 |
-
2020
- 2020-11-05 CN CN202011227092.9A patent/CN112417521B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060026417A1 (en) * | 2004-07-30 | 2006-02-02 | Information Assurance Systems L.L.C. | High-assurance secure boot content protection |
CN103488916A (zh) * | 2013-08-12 | 2014-01-01 | 中国航天科工集团第三研究院第八三五七研究所 | 一种弹上软件加密保护方法 |
CN109428720A (zh) * | 2017-08-24 | 2019-03-05 | 上海复旦微电子集团股份有限公司 | 一种数据加密方法、解密方法、加密系统及解密系统 |
CN108090378A (zh) * | 2017-12-07 | 2018-05-29 | 中国航空工业集团公司西安航空计算技术研究所 | 一种ima存储系统的信息加密控制器及控制机制 |
Non-Patent Citations (1)
Title |
---|
李新明等: "可信计算机平台密钥管理", 《南京理工大学学报(自然科学版)》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114064131A (zh) * | 2021-09-26 | 2022-02-18 | 湖北三江航天红峰控制有限公司 | 一种基于外部存储的Zynq安全启动系统及方法 |
CN114996725A (zh) * | 2022-05-06 | 2022-09-02 | 北京中科昊芯科技有限公司 | 一种保护开发程序的方法以及处理器 |
Also Published As
Publication number | Publication date |
---|---|
CN112417521B (zh) | 2023-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9251380B1 (en) | Method and storage device for isolating and preventing access to processor and memory used in decryption of text | |
US7613924B2 (en) | Encrypted and other keys in public and private battery memories | |
US7802111B1 (en) | System and method for limiting exposure of cryptographic keys protected by a trusted platform module | |
US11308241B2 (en) | Security data generation based upon software unreadable registers | |
US10110380B2 (en) | Secure dynamic on chip key programming | |
US20150186679A1 (en) | Secure processor system without need for manufacturer and user to know encryption information of each other | |
CA2537299A1 (en) | On-chip storage, creation, and manipulation of an encryption key | |
KR101303278B1 (ko) | 비트스트림 보호를 위한 fpga 장치 및 그 방법 | |
US20090119503A1 (en) | Secure programmable hardware component | |
KR20110051181A (ko) | 데이터 보안 시스템, 방법 및 컴퓨터 판독가능 매체 | |
US7841014B2 (en) | Confidential information processing method, confidential information processor, and content data playback system | |
CN109657479B (zh) | 数据防泄漏方法及计算机可读存储介质 | |
CN104866784B (zh) | 一种基于bios加密的安全硬盘、数据加密及解密方法 | |
US11405202B2 (en) | Key processing method and apparatus | |
CN112417521B (zh) | 基于fpga+处理器架构的信息安全系统及其工作方法 | |
EP4319041A1 (en) | Cipher card and root key protection method therefor, and computer readable storage medium | |
US9571273B2 (en) | Method and system for the accelerated decryption of cryptographically protected user data units | |
US10291402B2 (en) | Method for cryptographically processing data | |
CN115442032A (zh) | 一种数据处理方法、片上系统及可读存储介质 | |
CN110046489B (zh) | 一种基于国产龙芯处理器的可信访问验证系统,计算机及可读存储介质 | |
KR20230124027A (ko) | 격리 암호화를 통한 프라이버시 강화 컴퓨팅 | |
CN102769525A (zh) | 一种tcm的用户密钥备份与恢复方法 | |
CN113722741A (zh) | 数据加密方法及装置、数据解密方法及装置 | |
CN110932853B (zh) | 一种基于可信模块的密钥管理装置和密钥管理方法 | |
CN108256346B (zh) | 关键数据的保护方法、加密保护装置及嵌入式系统装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |