CN112395227A - 一种usb3.0与usb2.0总线双向互转的方法 - Google Patents
一种usb3.0与usb2.0总线双向互转的方法 Download PDFInfo
- Publication number
- CN112395227A CN112395227A CN202011428648.0A CN202011428648A CN112395227A CN 112395227 A CN112395227 A CN 112395227A CN 202011428648 A CN202011428648 A CN 202011428648A CN 112395227 A CN112395227 A CN 112395227A
- Authority
- CN
- China
- Prior art keywords
- modules
- data
- module
- data buffer
- parallel conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 27
- 230000003139 buffering effect Effects 0.000 claims description 3
- 241001522296 Erithacus rubecula Species 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明涉及数据传输的技术领域，特别是涉及一种USB3.0与USB2.0总线双向互转的方法，将USB3.0与USB2.0总线进行双向互转，满足需要，提高实用性；包括USB2.0物理层模块、USB3.0物理层模块、第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路，USB2.0物理层模块与第一数据串并转换模块连接，第一数据串并转换模块与多个第一端点模块连接，多个第一端点模块分别与多个第一数据缓冲模块连接，多个第一数据缓冲模块均与仲裁电路连接，仲裁电路与多个第二数据缓冲模块连接，多个第二数据缓冲模块分别与多个第二端点模块连接。
Description
技术领域
本发明涉及数据传输的技术领域，特别是涉及一种USB3.0与USB2.0总线双向互转的方法。
背景技术
由于USB2.0采用了半双工机制，双向2线制传输数据；USB3.0则采用了全双工机制，双向4线制进行数据传输，因此二者不能直接互通。
而在工程领域，若干场景下，如：1、新式CPU不带USB2.0接口，而用户需要使用USB2.0的设备；2、USB总线需要跨长距离传输，需要采用光纤介质，而光收发器件不能实现USB2.0的半双工机制，只能传输USB3.0信号；必须将USB3.0与USB2.0总线进行双向互转，因此提供一种USB3.0与USB2.0总线双向互转的方法。
发明内容
为解决上述技术问题，本发明提供一种USB3.0与USB2.0总线双向互转的方法，将USB3.0与USB2.0总线进行双向互转，满足需要，提高实用性。
本发明的一种USB3.0与USB2.0总线双向互转的方法，包括USB2.0物理层模块、USB3.0物理层模块、第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路，USB2.0物理层模块与第一数据串并转换模块连接，第一数据串并转换模块与多个第一端点模块连接，多个第一端点模块分别与多个第一数据缓冲模块连接，多个第一数据缓冲模块均与仲裁电路连接，仲裁电路与多个第二数据缓冲模块连接，多个第二数据缓冲模块分别与多个第二端点模块连接，多个第二端点模块均与第二数据串并转换模块连接，第二数据串并转换模块与USB3.0物理层模块连接。
本发明的一种USB3.0与USB2.0总线双向互转的方法，USB2.0物理层模块采用型号为USB3300的芯片，USB3.0物理层模块采用型号为TUSB1310的芯片，第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路均在FPGA芯片内部实现。
本发明的一种USB3.0与USB2.0总线双向互转的方法，FPGA型号选用XC7K325T。
本发明的一种USB3.0与USB2.0总线双向互转的方法，多个第一端点模块和多个第二端点模块均采用参数化设计，通过更改参数实现4～16个第一端点模块和第二端点模块动态改变。
本发明的一种USB3.0与USB2.0总线双向互转的方法，多个第一数据缓冲模块以及多个第二数据缓冲模块均使用FPGA内部的BRAM资源实现，可以根据第一端点模块和第二端点模块的个数动态改变。
本发明的一种USB3.0与USB2.0总线双向互转的方法，所述仲裁电路包括1、Roundrobin仲裁策略；2、先来先服务仲裁策略；3、短服务优先策略。
本发明的一种USB3.0与USB2.0总线双向互转的方法，三种策略的仲裁模块可以通过参数进行三选一选择。
与现有技术相比本发明的有益效果为：通过USB2.0物理层模块、USB3.0物理层模块、第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路，可使USB3.0与USB2.0总线进行双向互转。
附图说明
图1是本发明的结构示意图；
附图标记：1、USB2.0物理层模块；2、USB3.0物理层模块；3、第一数据串并转换模块；4、第二数据串并转换模块；5、第一端点模块；6、第二端点模块；7、第一数据缓冲模块；8、第二数据缓冲模块；9、仲裁电路。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
如图1所示，本发明的一种USB3.0与USB2.0总线双向互转的方法，包括USB2.0物理层模块1、USB3.0物理层模块2、第一数据串并转换模块3、第二数据串并转换模块4、多个第一端点模块5、多个第二端点模块6、多个第一数据缓冲模块7、多个第二数据缓冲模块8和仲裁电路9，USB2.0物理层模块1与第一数据串并转换模块3连接，第一数据串并转换模块3与多个第一端点模块5连接，多个第一端点模块5分别与多个第一数据缓冲模块7连接，多个第一数据缓冲模块7均与仲裁电路9连接，仲裁电路9与多个第二数据缓冲模块8连接，多个第二数据缓冲模块8分别与多个第二端点模块6连接，多个第二端点模块6均与第二数据串并转换模块4连接，第二数据串并转换模块4与USB3.0物理层模块2连接。
本发明的一种USB3.0与USB2.0总线双向互转的方法，USB2.0物理层模块1采用型号为USB3300的芯片，USB3.0物理层模块2采用型号为TUSB1310的芯片，第一数据串并转换模块3、第二数据串并转换模块4、多个第一端点模块5、多个第二端点模块6、多个第一数据缓冲模块7、多个第二数据缓冲模块8和仲裁电路9均在FPGA芯片内部实现。
本发明的一种USB3.0与USB2.0总线双向互转的方法，FPGA型号选用XC7K325T。
本发明的一种USB3.0与USB2.0总线双向互转的方法，多个第一端点模块5和多个第二端点模块6均采用参数化设计，通过更改参数实现4～16个第一端点模块5和第二端点模块6动态改变。
本发明的一种USB3.0与USB2.0总线双向互转的方法，多个第一数据缓冲模块7以及多个第二数据缓冲模块8均使用FPGA内部的BRAM资源实现，可以根据第一端点模块5和第二端点模块6的个数动态改变。
本发明的一种USB3.0与USB2.0总线双向互转的方法，所述仲裁电路9包括1、Roundrobin仲裁策略；2、先来先服务仲裁策略；3、短服务优先策略。
本发明的一种USB3.0与USB2.0总线双向互转的方法，三种策略的仲裁模块可以通过参数进行三选一选择。
本发明的一种USB3.0与USB2.0总线双向互转的方法，上述所有用电模块及用电器均为市面常见电器件，买回使用时仅需按照一同购回的使用说明书相互电连接即可进行使用，且控制模块为其常见自带模块，故均在此不再赘述。
本发明的一种USB3.0与USB2.0总线双向互转的方法，在未作相反说明的情况下，“上下左右、前后内外以及垂直水平”等包含在术语中的方位词仅代表该术语在常规使用状态下的方位，或为本领域技术人员理解的俗称，而不应视为对该术语的限制，与此同时，“第一”、“第二”和“第三”等数列名词不代表具体的数量及顺序，仅仅是用于名称的区分，而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。
Claims (7)
1.一种USB3.0与USB2.0总线双向互转的方法，其特征在于，包括USB2.0物理层模块、USB3.0物理层模块、第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路，USB2.0物理层模块与第一数据串并转换模块连接，第一数据串并转换模块与多个第一端点模块连接，多个第一端点模块分别与多个第一数据缓冲模块连接，多个第一数据缓冲模块均与仲裁电路连接，仲裁电路与多个第二数据缓冲模块连接，多个第二数据缓冲模块分别与多个第二端点模块连接，多个第二端点模块均与第二数据串并转换模块连接，第二数据串并转换模块与USB3.0物理层模块连接。
2.如权利要求1所述的一种USB3.0与USB2.0总线双向互转的方法，其特征在于，USB2.0物理层模块采用型号为USB3300的芯片，USB3.0物理层模块采用型号为TUSB1310的芯片，第一数据串并转换模块、第二数据串并转换模块、多个第一端点模块、多个第二端点模块、多个第一数据缓冲模块、多个第二数据缓冲模块和仲裁电路均在FPGA芯片内部实现。
3.如权利要求2所述的一种USB3.0与USB2.0总线双向互转的方法，其特征在于，FPGA型号选用XC7K325T。
4.如权利要求1所述的一种USB3.0与USB2.0总线双向互转的方法，其特征在于，多个第一端点模块和多个第二端点模块均采用参数化设计，通过更改参数实现4～16个第一端点模块和第二端点模块动态改变。
5.如权利要求1所述的一种USB3.0与USB2.0总线双向互转的方法，其特征在于，多个第一数据缓冲模块以及多个第二数据缓冲模块均使用FPGA内部的BRAM资源实现，可以根据第一端点模块和第二端点模块的个数动态改变。
6.如权利要求1所述的一种USB3.0与USB2.0总线双向互转的方法，其特征在于，所述仲裁电路包括1、Round robin仲裁策略；2、先来先服务仲裁策略；3、短服务优先策略。
7.如权利要求6所述的一种USB3.0与USB2.0总线双向互转的方法，其特征在于，三种策略的仲裁模块可以通过参数进行三选一选择。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011428648.0A CN112395227A (zh) | 2020-12-09 | 2020-12-09 | 一种usb3.0与usb2.0总线双向互转的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011428648.0A CN112395227A (zh) | 2020-12-09 | 2020-12-09 | 一种usb3.0与usb2.0总线双向互转的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112395227A true CN112395227A (zh) | 2021-02-23 |
Family
ID=74624767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011428648.0A Pending CN112395227A (zh) | 2020-12-09 | 2020-12-09 | 一种usb3.0与usb2.0总线双向互转的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112395227A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101788972A (zh) * | 2010-03-08 | 2010-07-28 | 威盛电子股份有限公司 | 一种数据传输的系统与方法 |
| CN102023948A (zh) * | 2010-12-02 | 2011-04-20 | 西北工业大学 | Usb3.0总线与高速智能统一总线的直接接口方法 |
| CN105893295A (zh) * | 2016-04-22 | 2016-08-24 | 福州瑞芯微电子股份有限公司 | 一种基于usb3.0端口复用系统 |
| CN107807892A (zh) * | 2017-11-14 | 2018-03-16 | 深圳增强现实技术有限公司 | 一种usb type‑c转usb3.0的方法及转接头 |
| CN111090603A (zh) * | 2019-12-31 | 2020-05-01 | 中国科学院合肥物质科学研究院 | 一种lvds转usb3.0适配器 |
-
2020
- 2020-12-09 CN CN202011428648.0A patent/CN112395227A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101788972A (zh) * | 2010-03-08 | 2010-07-28 | 威盛电子股份有限公司 | 一种数据传输的系统与方法 |
| CN102023948A (zh) * | 2010-12-02 | 2011-04-20 | 西北工业大学 | Usb3.0总线与高速智能统一总线的直接接口方法 |
| CN105893295A (zh) * | 2016-04-22 | 2016-08-24 | 福州瑞芯微电子股份有限公司 | 一种基于usb3.0端口复用系统 |
| CN107807892A (zh) * | 2017-11-14 | 2018-03-16 | 深圳增强现实技术有限公司 | 一种usb type‑c转usb3.0的方法及转接头 |
| CN111090603A (zh) * | 2019-12-31 | 2020-05-01 | 中国科学院合肥物质科学研究院 | 一种lvds转usb3.0适配器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100468378C (zh) | Spi设备通信电路 | |
| CN104348673B (zh) | 一种调测的方法、主控板和业务板 | |
| CN101499046A (zh) | Spi设备通信电路 | |
| CN204650513U (zh) | 分布式架构设备及其串口复用电路 | |
| US7111106B2 (en) | Bus communication system by unrestrained connection and a communication control method therefor | |
| CN205844970U (zh) | 一种具有USB Type‑C接口的显示终端和显示系统 | |
| CN109783416A (zh) | Spi从设备和i2c从设备共用gpio的方法、电路和电子设备 | |
| CN102253914B (zh) | 数据传输处理方法、装置和设备接口 | |
| CN107562672A (zh) | 一种提高矢量网络分析仪数据传输速率的系统及方法 | |
| CN204117142U (zh) | 提供主机即时切换分享通用串行总线电子设备的电子装置 | |
| CN102081586A (zh) | 多i2c插槽电路系统及传送i2c信号的方法 | |
| WO2015195790A1 (en) | Universal serial bus (usb) communication systems and methods | |
| CN108667706B (zh) | 串口数量动态可调的以太网串口服务器及其数据传输方法 | |
| CN103488605A (zh) | 多处理器并行通讯的总线架构 | |
| CN105703935A (zh) | 具自动切换共享网络功能的服务器系统 | |
| CN112395227A (zh) | 一种usb3.0与usb2.0总线双向互转的方法 | |
| CN202406141U (zh) | 一种防火墙 | |
| CN101739367B (zh) | 多类总线存储控制的方法与装置 | |
| CN102780503A (zh) | 基于cpci总线的具有多种传输手段的音频和数据转发装置 | |
| CN107391405A (zh) | Usb接口电路及usb设备 | |
| CN201656197U (zh) | 一种具有无线上网功能的转接装置 | |
| CN110362433A (zh) | 能够进行多接口测试的系统 | |
| CN201820120U (zh) | 自适应多总线执行机构控制器 | |
| CN208156659U (zh) | 转接器、传输系统及电子设备 | |
| CN215729738U (zh) | 军用计算机多通道采集单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |