CN112395193A - 一种对嵌套规则进行校验的方法及装置 - Google Patents
一种对嵌套规则进行校验的方法及装置 Download PDFInfo
- Publication number
- CN112395193A CN112395193A CN202011285064.2A CN202011285064A CN112395193A CN 112395193 A CN112395193 A CN 112395193A CN 202011285064 A CN202011285064 A CN 202011285064A CN 112395193 A CN112395193 A CN 112395193A
- Authority
- CN
- China
- Prior art keywords
- rule
- layer
- rules
- logical
- operation result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000012795 verification Methods 0.000 claims abstract description 9
- 238000012545 processing Methods 0.000 claims description 21
- 238000004590 computer program Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 186
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3604—Software analysis for verifying properties of programs
- G06F11/3612—Software analysis for verifying properties of programs by runtime analysis
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
本发明实施例公开了一种对嵌套规则进行校验的方法及装置，包括：根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串；对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果；根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串；从所述整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。本发明实施例通过将复杂的嵌套规则转换为逻辑运算符串，再对逻辑运算符串进行递归校验，最终得到唯一的一个逻辑运算结果。
Description
技术领域
本发明涉及数据处理技术领域，具体涉及一种对嵌套规则进行校验的方法及装置。
背景技术
在当今大数据时代背景下，中外运对进出口报关单中的申报要素进行审核时需要检查每一项申报要素的值是否符合定制的规则。而定制的规则往往是比较复杂的，不仅仅只有单层的逻辑规则校验，同时还存在循环嵌套的定制化规则。
现有的校验方法是通过人工进行审核校验，而通过人工校验的方式既不能保证效率也不能保证准确度，同时校验的逻辑随着业务的需求会变得越发复杂，从而会加大人工审核的难度。因此仅凭人工进行校验的方式已经不能满足复杂的业务需求。
发明内容
由于现有方法存在上述问题，本发明实施例提供一种对嵌套规则进行校验的方法及装置。
本发明实施例提供一种对嵌套规则进行校验的方法，包括：
根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串；
对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果；
根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串；
从所述整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。
进一步地，所述对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果，包括：
将每层规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到每层规则的逻辑运算结果。
进一步地，所述将每层规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到每层规则的逻辑运算结果，包括：
根据每层规则中的最内层规则对应的逻辑运算符，得到每层规则中的最内层规则对应的逻辑运算结果；
将每层规则中的最内层规则对应的逻辑运算结果与每层规则中的下一层规则的逻辑运算符进行校验，得到每层规则中的下一层规则对应的逻辑运算结果，将每层规则的逻辑运算符串依次进行消减，得到每层规则的逻辑运算结果。
进一步地，所述从整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果，包括：
根据整个规则最内层规则的逻辑运算结果，将整个规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到整个规则的逻辑运算结果。
进一步地，所述根据整个规则最内层规则的逻辑运算结果，将整个规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到整个规则的逻辑运算结果，包括：
根据整个规则最内层规则对应的逻辑运算符，得到整个规则最内层规则对应的逻辑运算结果；
将整个规则中的最内层规则对应的逻辑运算结果与整个规则中的下一层规则的逻辑运算符进行校验，得到整个规则中的下一层规则对应的逻辑运算结果，将整个规则的逻辑运算符串依次进行消减，得到整个规则的逻辑运算结果。
第二方面，本发明实施例还提供了一种对嵌套规则进行校验的装置，包括：
第一处理模块，用于根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串；
第二处理模块，用于对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果；
第三处理模块，用于根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串；
第四处理模块，用于从所述整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。
进一步地，所述第二处理模块，具体用于：
将每层规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到每层规则的逻辑运算结果。
进一步地，所述第二处理模块，还具体用于：
根据每层规则中的最内层规则对应的逻辑运算符，得到每层规则中的最内层规则对应的逻辑运算结果；
将每层规则中的最内层规则对应的逻辑运算结果与每层规则中的下一层规则的逻辑运算符进行校验，得到每层规则中的下一层规则对应的逻辑运算结果，将每层规则的逻辑运算符串依次进行消减，得到每层规则的逻辑运算结果。
第三方面，本发明实施例还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面所述的对嵌套规则进行校验的方法。
第四方面，本发明实施例还提供了一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如第一方面所述的对嵌套规则进行校验的方法。
由上面技术方案可知，本发明实施例提供的一种对嵌套规则进行校验的方法及装置，通过根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串，进而对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果，再根据根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串，并从整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。由此可知，本发明实施例通过将复杂的嵌套规则转换为逻辑运算符串，再对逻辑运算符串进行递归校验，并将逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，最终得到唯一的一个逻辑运算符，也就是整个嵌套规则最终的校验结果，以自动化的方式对一个有着多层结构的嵌套规则进行校验，从而在降低了人工审核的难度的同时提高了检验的效率，保证了校验的准确度，进而能够满足更加复杂的业务需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些图获得其他的附图。
图1是本发明一实施例提供的一种对嵌套规则进行校验的方法的流程图；
图2是本发明一实施例提供的另一种对嵌套规则进行校验的方法的流程图；
图3是本发明一实施例提供的另一种对嵌套规则进行校验的装置的结构示意图；
图4是本发明一实施例的电子设备的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
图1示出了本发明一实施例提供的一种对嵌套规则进行校验的方法的流程图，图2是本发明一实施例提供的另一种对嵌套规则进行校验的方法的流程图。下面结合图1和图2对本发明实施例提供的对嵌套规则进行校验的方法进行详细解释和说明。如图1所示，本发明实施例提供的一种对嵌套规则进行校验的方法，具体包括如下内容：
步骤101：根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串；
在本步骤中，首先对每层规则进行统一的验证，不需要区分嵌套逻辑，只需要按照顺序对每层规则一一进行单独校验即可。具体地，根据每层规则内的嵌套逻辑关系，按照顺序对每层规则进行单独校验，在对规则进行校验的同时，将每一次的校验结果转化为对应的逻辑运算符(and、or)，最终得到每层规则转换而来并且有着嵌套逻辑的逻辑运算符(andor or and…)。
步骤102：对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果；
在本步骤中，对得到的每层规则对应的逻辑运算符串进行递归校验处理，将每层规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到每层规则的逻辑运算结果。具体地，根据每层规则中的最内层规则对应的逻辑运算符，得到每层规则中的最内层规则对应的逻辑运算结果。将每层规则中的最内层规则对应的逻辑运算结果与每层规则中的下一层规则的逻辑运算符进行校验，得到每层规则中的下一层规则对应的逻辑运算结果，将每层规则的逻辑运算符串依次进行消减，得到每层规则的逻辑运算结果。例如，当前层规则对应的逻辑运算符串为“and or and or”，则最内层规则对应的逻辑运算符为“and”，根据最内层规则对应的逻辑运算符，假设得到最内层规则对应的逻辑运算结果为“true”，此时当前层规则对应的逻辑运算符串转换为“true or and or”，进一步将逻辑运算结果“true”与下一层规则的逻辑运算符“or”进行校验，假设此时校验得到的逻辑运算结果为“false”，则此时当前层规则对应的逻辑运算符串转换为“false and or”，将每层规则的逻辑运算符串依次进行消减，得到每层规则唯一的一个逻辑运算结果(true或false)。
步骤103：根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串；
在本步骤中，根据每层规则之间的嵌套逻辑关系，按照顺序对相邻层之间的规则进行单独校验，在对规则进行校验的同时，将每一次的校验结果转化为对应的逻辑运算符(and、or)，最终得到整个规则转换而来并且有着嵌套逻辑的逻辑运算符(and or orand…)。
步骤104：从所述整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。
在本步骤中，根据整个规则最内层规则的逻辑运算结果，将整个规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到整个规则的逻辑运算结果。具体地，根据整个规则最内层规则对应的逻辑运算符，得到整个规则最内层规则对应的逻辑运算结果，将整个规则中的最内层规则对应的逻辑运算结果与整个规则中的下一层规则的逻辑运算符进行校验，得到整个规则中的下一层规则对应的逻辑运算结果，将整个规则的逻辑运算符串依次进行消减，从而得到整个规则的逻辑运算结果。例如，整个规则最内层规则对应的逻辑运算符串为“and or and or”，则最内层规则对应的逻辑运算符为“and”，根据最内层规则对应的逻辑运算符，假设得到最内层规则对应的逻辑运算结果为“true”，此时当前层规则对应的逻辑运算符串转换为“true or and or”，进一步将逻辑运算结果“true”与整个规则中的下一层规则的逻辑运算符“or”进行校验，假设此时校验得到的逻辑运算结果为“false”，则此时当前层规则对应的逻辑运算符串转换为“false and or”，将整个规则的逻辑运算符串依次进行消减，得到整个规则唯一的一个逻辑运算结果(true或false)。可见，本发明实施例通过以上步骤将一个嵌套的规则进行校验、转化、逻辑符校验、逻辑符消减等操作处理后，最终只会得到了独立的单个逻辑运算结果符，而这个结果就是整个嵌套规则的校验结果。
由上面技术方案可知，本发明实施例提供的一种对嵌套规则进行校验的方法，通过根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串，进而对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果，再根据根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串，并从整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。由此可知，本发明实施例通过将复杂的嵌套规则转换为逻辑运算符串，再对逻辑运算符串进行递归校验，并将逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，最终得到唯一的一个逻辑运算符，也就是整个嵌套规则最终的校验结果，以自动化校验的方式对一个有着多层结构的嵌套规则进行校验，从而在降低了人工审核的难度的同时提高了检验的效率，保证了校验的准确度，进而能够满足更加复杂的业务需求。
基于上述实施例的内容，在本实施例中，所述对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果，包括：
将每层规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到每层规则的逻辑运算结果。
在本实施例中，需要说明的是，根据每层规则中的最内层规则对应的逻辑运算符，得到每层规则中的最内层规则对应的逻辑运算结果，
将每层规则中的最内层规则对应的逻辑运算结果与每层规则中的下一层规则的逻辑运算符进行校验，得到每层规则中的下一层规则对应的逻辑运算结果，将每层规则的逻辑运算符串依次进行消减，进而得到每层规则的逻辑运算结果。例如，当前层规则对应的逻辑运算符串为“and or and or”，则最内层规则对应的逻辑运算符为“and”，根据最内层规则对应的逻辑运算符，假设得到最内层规则对应的逻辑运算结果为“true”，此时当前层规则对应的逻辑运算符串转换为“true or and or”，进一步将逻辑运算结果“true”与下一层规则的逻辑运算符“or”进行校验，假设此时校验得到的逻辑运算结果为“false”，则此时当前层规则对应的逻辑运算符串转换为“false and or”，将每层规则的逻辑运算符串依次进行消减，得到每层规则唯一的一个逻辑运算结果(true或false)。
基于上述实施例的内容，在本实施例中，所述将每层规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到每层规则的逻辑运算结果，包括：
根据每层规则中的最内层规则对应的逻辑运算符，得到每层规则中的最内层规则对应的逻辑运算结果；
将每层规则中的最内层规则对应的逻辑运算结果与每层规则中的下一层规则的逻辑运算符进行校验，得到每层规则中的下一层规则对应的逻辑运算结果，将每层规则的逻辑运算符串依次进行消减，得到每层规则的逻辑运算结果。
在本实施例中，假设当前层规则对应的逻辑运算符串为“and or and or”，则最内层规则对应的逻辑运算符为“and”，根据最内层规则对应的逻辑运算符，假设得到最内层规则对应的逻辑运算结果为“true”，此时当前层规则对应的逻辑运算符串转换为“true orand or”，进一步将逻辑运算结果“true”与下一层规则的逻辑运算符“or”进行校验，假设此时校验得到的逻辑运算结果为“false”，则此时当前层规则对应的逻辑运算符串转换为“false and or”，将每层规则的逻辑运算符串依次进行消减，得到每层规则唯一的一个逻辑运算结果(true或false)。
基于上述实施例的内容，在本实施例中，所述从整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果，包括：
根据整个规则最内层规则的逻辑运算结果，将整个规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到整个规则的逻辑运算结果。
在本实施例中，需要说明的是，根据整个规则最内层规则的逻辑运算结果，将整个规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到整个规则的逻辑运算结果。具体地，根据整个规则最内层规则对应的逻辑运算符，得到整个规则最内层规则对应的逻辑运算结果，将整个规则中的最内层规则对应的逻辑运算结果与整个规则中的下一层规则的逻辑运算符进行校验，得到整个规则中的下一层规则对应的逻辑运算结果，将整个规则的逻辑运算符串依次进行消减，从而得到整个规则的逻辑运算结果。
基于上述实施例的内容，在本实施例中，所述根据整个规则最内层规则的逻辑运算结果，将整个规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到整个规则的逻辑运算结果，包括：
根据整个规则最内层规则对应的逻辑运算符，得到整个规则最内层规则对应的逻辑运算结果；
将整个规则中的最内层规则对应的逻辑运算结果与整个规则中的下一层规则的逻辑运算符进行校验，得到整个规则中的下一层规则对应的逻辑运算结果，将整个规则的逻辑运算符串依次进行消减，得到整个规则的逻辑运算结果。
在本实施例中，假设整个规则最内层规则对应的逻辑运算符串为“and or andor”，则最内层规则对应的逻辑运算符为“and”，根据最内层规则对应的逻辑运算符，假设得到最内层规则对应的逻辑运算结果为“true”，此时当前层规则对应的逻辑运算符串转换为“true or and or”，进一步将逻辑运算结果“true”与整个规则中的下一层规则的逻辑运算符“or”进行校验，假设此时校验得到的逻辑运算结果为“false”，则此时当前层规则对应的逻辑运算符串转换为“false and or”，将整个规则的逻辑运算符串依次进行消减，得到整个规则唯一的一个逻辑运算结果(true或false)。
基于相同的发明构思，本发明另一实施例提供了一种对嵌套规则进行校验的装置，参见图3，本发明一实施例提供的另一种对嵌套规则进行校验的装置的结构示意图，该装置包括：
第一处理模块31，用于根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串；
第二处理模块32，用于对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果；
第三处理模块33，用于根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串；
第四处理模块34，用于从所述整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。
在本实施例中，根据每层规则内的嵌套逻辑关系，按照顺序对每层规则进行单独校验，在对规则进行校验的同时，将每一次的校验结果转化为对应的逻辑运算符(and、or)，最终得到每层规则转换而来并且有着嵌套逻辑的逻辑运算符(and or or and…)。进一步对得到的每层规则对应的逻辑运算符串进行递归校验处理，将每层规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到每层规则的逻辑运算结果。具体地，根据每层规则中的最内层规则对应的逻辑运算符，得到每层规则中的最内层规则对应的逻辑运算结果。将每层规则中的最内层规则对应的逻辑运算结果与每层规则中的下一层规则的逻辑运算符进行校验，得到每层规则中的下一层规则对应的逻辑运算结果，将每层规则的逻辑运算符串依次进行消减，得到每层规则的逻辑运算结果。在获取每层规则的逻辑运算符串的同时，可以同时根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串，并根据整个规则最内层规则对应的逻辑运算符，得到整个规则最内层规则对应的逻辑运算结果，将整个规则中的最内层规则对应的逻辑运算结果与整个规则中的下一层规则的逻辑运算符进行校验，得到整个规则中的下一层规则对应的逻辑运算结果，将整个规则的逻辑运算符串依次进行消减，从而得到整个规则的逻辑运算结果。例如，整个规则最内层规则对应的逻辑运算符串为“and or and or”，则最内层规则对应的逻辑运算符为“and”，根据最内层规则对应的逻辑运算符，假设得到最内层规则对应的逻辑运算结果为“true”，此时当前层规则对应的逻辑运算符串转换为“true or and or”，进一步将逻辑运算结果“true”与整个规则中的下一层规则的逻辑运算符“or”进行校验，假设此时校验得到的逻辑运算结果为“false”，则此时当前层规则对应的逻辑运算符串转换为“false and or”，将整个规则的逻辑运算符串依次进行消减，得到整个规则唯一的一个逻辑运算结果(true或false)。而现有的循环检验随着规则的逐渐复杂化导致该技术出现了校验的瓶颈，在面对动态变化的规则层数上，该技术没法完成对新型规则的校验。而本发明实施例有效的解决了在程序不知道规则的嵌套层数的情况下也能快速而又准确的对一个有着多层结构的嵌套规则进行校验，从而不仅解决了现有技术的缺点和校验瓶颈，同时动态的递归处理操作在面对未来有可能发生新的规则变动也能做到很好的兼容，不至于每改动一次规则都需要设计一个新的技术方案。
由上面技术方案可知，本发明实施例提供的一种对嵌套规则进行校验的装置，通过根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串，进而对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果，再根据根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串，并从整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。由此可知，本发明实施例通过将复杂的嵌套规则转换为逻辑运算符串，再对逻辑运算符串进行递归校验，并将逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，最终得到唯一的一个逻辑运算符，也就是整个嵌套规则最终的校验结果，以自动化校验的方式对一个有着多层结构的嵌套规则进行校验，从而在降低了人工审核的难度的同时提高了检验的效率，保证了校验的准确度，进而能够满足更加复杂的业务需求。
本实施例所述的对嵌套规则进行校验的装置可以用于执行上述方法实施例，其原理和技术效果类似，此处不再赘述。
基于相同的发明构思，本发明又一实施例提供了一种电子设备，参见图4所述电子设备的结构示意图，具体包括如下内容：处理器401、存储器402、通信接口403和通信总线404；
其中，所述处理器401、存储器402、通信接口403通过所述通信总线404完成相互间的通信；所述通信接口403用于实现各设备之间的信息传输；
所述处理器401用于调用所述存储器402中的计算机程序，所述处理器执行所述计算机程序时实现上述一种对嵌套规则进行校验的方法的全部步骤，例如，根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串；对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果；根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串；从所述整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。
基于相同的发明构思，本发明又一实施例提供了一种非暂态计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器执行时实现上述一种对嵌套规则进行校验的方法的全部步骤，例如，根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串；对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果；根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串；从所述整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。
此外，上述的存储器中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本发明实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的对嵌套规则进行校验的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种对嵌套规则进行校验的方法，其特征在于，包括：
根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串；
对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果；
根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串；
从所述整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。
2.根据权利要求1所述的对嵌套规则进行校验的方法，其特征在于，所述对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果，包括：
将每层规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到每层规则的逻辑运算结果。
3.根据权利要求2所述的对嵌套规则进行校验的方法，其特征在于，所述将每层规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到每层规则的逻辑运算结果，包括：
根据每层规则中的最内层规则对应的逻辑运算符，得到每层规则中的最内层规则对应的逻辑运算结果；
将每层规则中的最内层规则对应的逻辑运算结果与每层规则中的下一层规则的逻辑运算符进行校验，得到每层规则中的下一层规则对应的逻辑运算结果，将每层规则的逻辑运算符串依次进行消减，得到每层规则的逻辑运算结果。
4.根据权利要求1所述的对嵌套规则进行校验的方法，其特征在于，所述从整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果，包括：
根据整个规则最内层规则的逻辑运算结果，将整个规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到整个规则的逻辑运算结果。
5.根据权利要求4所述的对嵌套规则进行校验的方法，其特征在于，所述根据整个规则最内层规则的逻辑运算结果，将整个规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到整个规则的逻辑运算结果，包括：
根据整个规则最内层规则对应的逻辑运算符，得到整个规则最内层规则对应的逻辑运算结果；
将整个规则中的最内层规则对应的逻辑运算结果与整个规则中的下一层规则的逻辑运算符进行校验，得到整个规则中的下一层规则对应的逻辑运算结果，将整个规则的逻辑运算符串依次进行消减，得到整个规则的逻辑运算结果。
6.一种对嵌套规则进行校验的装置，其特征在于，包括：
第一处理模块，用于根据每层规则内的嵌套逻辑关系，得到每层规则对应的逻辑运算符串；
第二处理模块，用于对每层规则的逻辑运算符串进行递归校验，得到每层规则的逻辑运算结果；
第三处理模块，用于根据每层规则之间的嵌套逻辑关系，得到整个规则的逻辑运算符串；
第四处理模块，用于从所述整个规则最内层规则的逻辑运算结果开始，对相邻层规则对应的逻辑运算符进行递归校验，得到整个规则的逻辑运算结果。
7.根据权利要求6所述的对嵌套规则进行校验的装置，其特征在于，所述第二处理模块，具体用于：
将每层规则的逻辑运算符串中的同级逻辑运算符对从内至外依次进行消减，得到每层规则的逻辑运算结果。
8.根据权利要求7所述的对嵌套规则进行校验的装置，其特征在于，所述第二处理模块，还具体用于：
根据每层规则中的最内层规则对应的逻辑运算符，得到每层规则中的最内层规则对应的逻辑运算结果；
将每层规则中的最内层规则对应的逻辑运算结果与每层规则中的下一层规则的逻辑运算符进行校验，得到每层规则中的下一层规则对应的逻辑运算结果，将每层规则的逻辑运算符串依次进行消减，得到每层规则的逻辑运算结果。
9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至5任一项所述对嵌套规则进行校验的方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1至5任一项所述对嵌套规则进行校验的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011285064.2A CN112395193A (zh) | 2020-11-17 | 2020-11-17 | 一种对嵌套规则进行校验的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011285064.2A CN112395193A (zh) | 2020-11-17 | 2020-11-17 | 一种对嵌套规则进行校验的方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112395193A true CN112395193A (zh) | 2021-02-23 |
Family
ID=74600508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011285064.2A Pending CN112395193A (zh) | 2020-11-17 | 2020-11-17 | 一种对嵌套规则进行校验的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112395193A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102929973A (zh) * | 2012-10-16 | 2013-02-13 | 南京通达海信息技术有限公司 | 基于xml的规则定义和执行检查方法 |
| CN109560964A (zh) * | 2018-11-27 | 2019-04-02 | 新华三技术有限公司 | 一种设备合规检查方法及装置 |
| CN109947401A (zh) * | 2019-03-15 | 2019-06-28 | 第四范式（北京）技术有限公司 | 由计算机执行规则处理的方法及装置 |
| US20190340071A1 (en) * | 2018-05-03 | 2019-11-07 | SK Hynix Memory Solutions America Inc. | Memory system with hybrid iterative decoding capability and method of operating such memory system |
-
2020
- 2020-11-17 CN CN202011285064.2A patent/CN112395193A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102929973A (zh) * | 2012-10-16 | 2013-02-13 | 南京通达海信息技术有限公司 | 基于xml的规则定义和执行检查方法 |
| US20190340071A1 (en) * | 2018-05-03 | 2019-11-07 | SK Hynix Memory Solutions America Inc. | Memory system with hybrid iterative decoding capability and method of operating such memory system |
| CN109560964A (zh) * | 2018-11-27 | 2019-04-02 | 新华三技术有限公司 | 一种设备合规检查方法及装置 |
| CN109947401A (zh) * | 2019-03-15 | 2019-06-28 | 第四范式（北京）技术有限公司 | 由计算机执行规则处理的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150220332A1 (en) | Resolving merge conflicts that prevent blocks of program code from properly being merged | |
| CN111562965B (zh) | 基于决策树的页面数据校验方法和装置 | |
| CN111881022A (zh) | 基于测试场景生成测试用例的方法、装置和设备 | |
| US9298084B2 (en) | Preventing double patterning odd cycles | |
| CN110795331A (zh) | 软件测试的方法和装置 | |
| CN111209736A (zh) | 文本文件解析方法、装置、计算机设备及存储介质 | |
| CN111539198A (zh) | 一种基于Java的表单验证方法及装置 | |
| CN112257382B (zh) | 用于芯片设计的物理验证方法、系统、设备以及存储介质 | |
| CN111124883B (zh) | 一种基于树形表格的测试用例库引入方法、系统及设备 | |
| CN110851343A (zh) | 一种基于决策树的测试方法和装置 | |
| CN110516258B (zh) | 数据校验方法及装置、存储介质、电子装置 | |
| CN112395193A (zh) | 一种对嵌套规则进行校验的方法及装置 | |
| CN114556238A (zh) | 用于在云计算环境中生成资产信息的数字表示的方法和系统 | |
| CN109284268A (zh) | 一种快速解析日志的方法、系统及电子设备 | |
| CN111884932B (zh) | 一种链路确定方法、装置、设备和计算机可读存储介质 | |
| CN111736848B (zh) | 包冲突定位方法、装置、电子设备及可读存储介质 | |
| CN111752912B (zh) | 数据处理方法及装置 | |
| CN111427571A (zh) | 一种数据校验方法和装置 | |
| CN117114087B (zh) | 故障预测方法、计算机设备和可读存储介质 | |
| CN116319718B (zh) | 一种云数据存储处理方法、系统、设备及介质 | |
| CN113127397B (zh) | 设备层级结构的处理方法、装置、电子设备及存储介质 | |
| CN118096192B (zh) | 基于图神经网络的信息推送方法、装置、设备和介质 | |
| CN115422079A (zh) | 测试用例的生成方法、装置和电子设备 | |
| US20240232029A9 (en) | System testing method, electronic device, and computer program product | |
| CN107346273A (zh) | 一种数据恢复方法、装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210223 |
|
| RJ01 | Rejection of invention patent application after publication |