CN112383314A - 一种基于raid信息的ldpc纠错方法 - Google Patents

Abstract

本发明公开了一种基于RAID信息的LDPC纠错方法，当闪存颗粒中出现LDPC不可纠的错误时，采用的纠错方法包括如下步骤：S1、初始化两组数据Min和SIGN；S2、确定发生LDPC解码不可纠的数据的地址，设该数据为错误数据M；S3、更新Min和SIGN两组数据；S4、将数据M与数据Min和SIGN进行加权，形成一帧新的数据，该所述新的数据作为LDPC的输入解码。本发明在不改变现有闪存控制器架构的基础上，提高纠错能力，进而大幅度提高闪存颗粒的寿命周期，且具有延时更低的优势。

Description

一种基于RAID信息的LDPC纠错方法

技术领域

本发明涉及数据存储技术领域，具体涉及一种基于RAID信息的LDPC纠错方法。

背景技术

SSD（Solid State Drive）固态驱动器，俗称固态硬盘，是用固态电子存储芯片阵列而制成的硬盘，通常包含三个大的部分，即SSD主控芯片、存储数据的闪存颗粒阵列以及缓存芯片。固态硬盘具有传统机械硬盘不具备的快速读写、质量轻、能耗低以及体积小等特点，使得其中消费级市场，数据中心和企业级市场中都得到了广泛的应用。

闪存颗粒的一个特性就是在寿命周期内会出现不同程度的位反转，为了进一步提高SSD磁盘的寿命，存储厂商会在闪存颗粒之上通过ECC（Error Correction Code，随用户数据生成一起写入磁盘）纠错技术纠正位错误。在数据写入时采用ECC编码写入检验位，当数据由于位反转导致错误，读取数据时可以利用ECC检验位校正数据，并把正确数据返回主机。常用的ECC校正机制有BCH、RS和LDPC（Low density Parity Check），可以实现ECC对应纠错能力的数据错误的检验和恢复，如果错误的bit位数超过ECC的纠错能力（称为Uncorrectable bit error），ECC是无法检验恢复的。如果主控芯片中采取了RAID（Redundant Array of Inexpensive Disks）架构，出现了ECC不可纠的情况可以采用RAID机制来恢复。

随着闪存颗粒的更新换代，从SLC（单层存储单元）、MLC（双层存储单元）到TLC（三层存储单元）、QLC（四层存储单元），单位bit成本越来越低，寿命越来越短，即误码率会变高，对ECC的纠错能力也会要求更高。闪存厂家会在闪存颗粒中设置错误校验码空间（out-of-band，OOB空间），单一纠错算法LDPC的纠错能力会受到OOB大小的限制，难以满足TLC和QLC闪存的纠错能力要求。

公开号为CN111679934B的中国专利公开了一种“基于RAID信息的纠错方法、计算机可读存储介质及处理器”，该专利的技术方案是针对闪存颗粒出现BCH或RS不可纠的错误时，提出的一种纠错方法。

发明内容

本发明为了克服以上技术的不足，提供了一种基于RAID信息的LDPC纠错方法，特别应用于固态存储中有RAID架构的SSD主控芯片的LDPC纠错算法的纠错能力增强，在不改变现有闪存控制器架构的基础上，提高纠错能力，进而大幅度提高闪存颗粒的寿命周期。

本发明克服其技术问题所采用的技术方案是：

一种基于RAID信息的LDPC纠错方法，当闪存颗粒中出现LDPC不可纠的错误时，采用的纠错方法包括如下步骤：

S1、初始化两组数据Min和SIGN，所述Min和SIGN均用于存放计算过程中的中间结果，Min表示计算过程中利用RAID信息收集到的发生解码不可纠的通道信息中绝对值LLR的最小值，SIGN表示利用RAID信息收集到的通道信息的符号位；

S2、确定发生LDPC解码不可纠的数据的地址，设该数据为错误数据M；

S3、更新Min和SIGN两组数据：

根据错误数据M的地址对所在RAID行的数据进行处理后进行LDPC解码：若解码失败，则将解码输出的LLR绝对值结果与Min值逐个进行比较，并用两者中较小的值更新Min值，然后进行异或操作；若解码成功，则直接进行异或操作，其中，所述异或操作是将LDPC解码输出的符号位与SIGN的值逐个做异或运算并用计算结果更新SIGN值；

S4、将数据M与数据Min和SIGN进行加权，形成一帧新的数据，该所述新的数据作为LDPC的输入解码。

进一步地，步骤S1中，Min和SIGN的数据长度与一帧LDPC的数据长度相等；Min的比特位宽与LLR的比特位宽相等，其中，LLR是综合一次或多次NAND数据映射得到的值；SIGN的比特位宽为1比特。

进一步地，步骤S1中，设Min的各个值初始化为MaxLLR，所述MaxLLR为LDPC算法中设置的LLR值取值范围的最大绝对值；SIGN的各个值初始化为0。

进一步地，步骤S3具体包括如下：

S31、根据错误数据M的地址和RAID的绑定规则计算同一RAID行中除了错误数据M以外的其他所有数据的地址，包括校验码数据；

S32、得到RAID行的所有数据地址后，剔除错误数据M的地址，形成一串地址串；

S33、从地址串中取出下一个地址；

S34、根据地址读出NAND数据，并送到LDPC进行解码；

S35、对每一帧数据进行LDPC解码：若LDPC解码失败，则将解码输出的LLR绝对值结果与Min值逐个进行比较，并用两者中较小的值更新Min值，然后执行步骤S36；若LDPC解码成功，则直接执行步骤S36；

S36、将LDPC解码输出的符号位与SIGN的值逐个做异或运算，并用计算结果更新SIGN值；

S37、判断地址串中的地址是否全部取完：若全部取完，则执行步骤S4；否则返回步骤S33。

进一步地，设校验码数据为DXOR，所述DXOR=DATA1^DATA2^DATA3^…^DATAN，其中N的数量不受限制。

进一步地，设DATAM出现了LDPC不可纠的错误，1≤M≤N。

进一步地，步骤S4中，将错误数据M与数据Min和SIGN进行加权，具体是：

所述Min为数值，SIGN为对应的符号，Min与SIGN组成新的数据后，再与错误数据M进行加权运算，采用如下公式：

LLRinput=α×DATAM +β×（SIGN）Min

其中，DATAM为原错误数据M映射得到的LLR值，还未送入到LDPC进行解码；Min是非负值，加上SIGN表示的符号位后，变成（SIGN）Min；α和β为加权参数，0<α<1，0<β<1，α和β可根据NAND的状态来调整参数的值。

进一步地，步骤S4之后还包括步骤S5，所述S5包括：对经过步骤S4处理得到的一帧新的数据再进行LDPC解码。

本发明还提供了一种计算机可读存储介质，所述存储介质包括存储的程序，其中，所述程序运行时执行上述所述的基于RAID信息的LDPC纠错方法。

本发明还提供了一种电子设备，包括处理器和程序，所述处理器运行程序时执行上述所述的基于RAID信息的LDPC纠错方法。

本发明的有益效果是：

本发明的关键点在于利用了LDPC解码后数据大概率比解码前数据准确的特性，以及利用RAID信息，从平行通道里获取到更多的信息，结合从NAND闪存的读出数据，形成了新的一帧数据，此数据比直接从NAND闪存的读出数据包含更多更可靠的信息，进一步的，可传递给原数据更多更准确的信息，用来修正原始数据。经过此种处理之后的新数据不仅包含了原始数据信息，还包含了从RAID行传递过来的通道信息，使得LDPC的解码能力大大提升，经过加权处理操作后新的信息对原始数据进行修正，从而大大提高了纠错算法的能力。采用本发明的方法后，会使LDPC算法的纠错能力不再受到OOB大小的限制，极大的提高了纠错能力，延长了NAND闪存颗粒的寿命周期。

另外，本发明通过RAID行来获取更多的信息，使得读取RAID行的数据可以并行操作，相比现有的方法延时更低。

附图说明

图1为本发明实施例1所述的基于RAID信息的LDPC纠错方法的流程图。

具体实施方式

为了便于本领域人员更好的理解本发明，下面结合附图和具体实施例对本发明做进一步详细说明，下述仅是示例性的不限定本发明的保护范围。

实施例1、

本发明的实施例1提供了一种基于RAID信息的LDPC纠错方法，本实施例中，不限制闪存控制器中具体采用的是哪个层级的RAID结构，只要符合下面所述约束的条件即可。

具体地，如图1所示，本实施例所述的基于RAID信息的LDPC纠错方法包括如下：

设校验码数据为DXOR，所述DXOR=DATA1^DATA2^DATA3^…^DATAN，其中，N的数量不受限制。设DATAM出现了LDPC不可纠的错误，其中，1≤M≤N。

步骤S1、初始化两组数据Min和SIGN。

所述Min和SIGN均用于存放计算过程中的中间结果，Min表示计算过程中利用RAID信息收集到的发生解码不可纠的通道信息中绝对值LLR的最小值，在计算过程中，Min为最小值，SIGN表示利用RAID信息收集到的通道信息的符号位。Min和SIGN的数据长度与一帧LDPC的数据长度相等；Min的比特位宽与LLR的比特位宽相等，其中，LLR的全称是Log-Likelihood Ratio，是综合一次或多次NAND数据映射得到的值；SIGN的比特位宽为1比特，即SIGN的值为0或1。

本实施例中，由于在计算过程中，Min为最小值，故在初始赋值时，设Min的各个值初始化为MaxLLR，所述MaxLLR为LDPC算法中设置的LLR值取值范围的最大绝对值；设SIGN的各个值初始化为0。

步骤S2、确定发生LDPC解码不可纠的数据的地址，设该数据为错误数据M。

其中，解码不可纠的错误通过常规方法即可得到，比如通过软件保存出错位置得到，本实施例不再详细描述。

步骤S3、更新Min和SIGN两组数据。具体包括如下：

S31、根据错误数据M的地址和RAID的绑定规则计算同一RAID行中除了错误数据M以外的其他所有数据的地址，包括校验码数据；

S32、得到RAID行的所有数据地址后，剔除错误数据M的地址，形成一串地址串；

S33、从地址串中取出下一个地址；

S34、根据地址读出NAND数据，并送到LDPC进行解码；

S35、对每一帧数据进行LDPC解码：若LDPC解码失败，则将解码输出的LLR绝对值结果与Min值逐个进行比较，并用两者中较小的值更新Min值，然后执行步骤S36；若LDPC解码成功，则直接执行步骤S36；

S36、将LDPC解码输出的符号位与SIGN的值逐个做异或运算，并用计算结果更新SIGN值；

S37、判断地址串中的地址是否全部取完：若全部取完，则执行步骤S4；否则返回步骤S33。

步骤S4、将数据M与数据Min和SIGN进行加权，形成一帧新的数据，该所述新的数据作为LDPC的输入解码。具体是：

所述Min为数值，SIGN为对应的符号，Min与SIGN组成新的数据后，再与错误数据M进行加权运算，采用如下公式：

LLRinput=α×DATAM +β×（SIGN）Min

其中，DATAM为原错误数据M映射得到的LLR值，还未送入到LDPC进行解码；Min是非负值，加上SIGN表示的符号位后，即组成新的数据，变成（SIGN）Min；α和β为加权参数，0<α<1，0<β<1，α和β可根据NAND的状态来调整参数的值。

步骤S5、对经过步骤S4处理得到的一帧新的数据再进行LDPC解码。

经过上述4个步骤的数据处理后，得到LLRinput，即一帧新的数据，需要对新的数据再进行解码，所述解码采用现有的LDPC解码方法，故此不再赘述。

通过解码后，完成了本实施例所述的基于RAID信息的LDPC纠错方法的整个过程。

本发明在不修改架构的基础上，利用LDPC和RAID这两个算法的结合，使得数据接收到从NAND和从RAID来的两维度的信息，给LDPC提供了更多更精确的信息，形成了一种新的增强型的纠错算法，这种算法极大的增强了LDPC的纠错能力，延长了闪存颗粒的寿命。

LDPC算法从原理上分为硬判决算法和软判决算法两种。本实施例所述的基于RAID信息的LDPC纠错方法对两种LDPC算法都适用，也就是说，如果应用在LDPC硬判决算法上，可以大大增强硬判决算法的纠错能力，且具有延时小的优势；如果应用在LDPC软判决算法上，可以大大增强软判决算法的纠错能力，由于有NAND和RAID提供的两个维度的信息，纠错能力会更好，同时不需要以更高的延时为代价。

实施例2、

本实施例提供了一种计算机可读存储介质，所述存储介质包括存储的程序，其中，所述程序运行时执行实施例1所述的基于RAID信息的LDPC纠错方法。

实施例3、

本实施例提供了一种电子设备，包括处理器和程序，所述处理器运行程序时执行实施例1所述的基于RAID信息的LDPC纠错方法。

以上仅描述了本发明的基本原理和优选实施方式，本领域人员可以根据上述描述做出许多变化和改进，这些变化和改进应该属于本发明的保护范围。

Claims (10)

1.一种基于RAID信息的LDPC纠错方法，其特征在于，当闪存颗粒中出现LDPC不可纠的错误时，采用的纠错方法包括如下步骤：

S1、初始化两组数据Min和SIGN，Min表示计算过程中利用RAID信息收集到的发生解码不可纠的通道信息中绝对值LLR的最小值，SIGN表示利用RAID信息收集到的通道信息的符号位；

S2、确定发生LDPC解码不可纠的数据的地址，设该数据为错误数据M；

S3、更新Min和SIGN两组数据：

根据错误数据M的地址对所在RAID行的数据进行处理后进行LDPC解码：若解码失败，则将解码输出的LLR绝对值结果与Min值逐个进行比较，并用两者中较小的值更新Min值，然后进行异或操作；若解码成功，则直接进行异或操作，其中，所述异或操作是将LDPC解码输出的符号位与SIGN的值逐个做异或运算并用计算结果更新SIGN值；

S4、将数据M与数据Min和SIGN进行加权，形成一帧新的数据，该所述新的数据作为LDPC的输入解码。

2.根据权利要求1所述的方法，其特征在于，步骤S1中，Min和SIGN的数据长度与一帧LDPC的数据长度相等；Min的比特位宽与LLR的比特位宽相等，其中，LLR是综合一次或多次NAND数据映射得到的值；SIGN的比特位宽为1比特。

3.根据权利要求2所述的方法，其特征在于，步骤S1中，设Min的各个值初始化为MaxLLR，所述MaxLLR为LDPC算法中设置的LLR值取值范围的最大绝对值；SIGN的各个值初始化为0。

4.根据权利要求1或2或3所述的方法，其特征在于，步骤S3具体包括如下：

S31、根据错误数据M的地址和RAID的绑定规则计算同一RAID行中除了错误数据M以外的其他所有数据的地址，包括校验码数据；

S32、得到RAID行的所有数据地址后，剔除错误数据M的地址，形成一串地址串；

S33、从地址串中取出下一个地址；

S34、根据地址读出NAND数据，并送到LDPC进行解码；

S35、对每一帧数据进行LDPC解码：若LDPC解码失败，则将解码输出的LLR绝对值结果与Min值逐个进行比较，并用两者中较小的值更新Min值，然后执行步骤S36；若LDPC解码成功，则直接执行步骤S36；

S36、将LDPC解码输出的符号位与SIGN的值逐个做异或运算，并用计算结果更新SIGN值；

S37、判断地址串中的地址是否全部取完：若全部取完，则执行步骤S4；否则返回步骤S33。

5.根据权利要求4所述的方法，其特征在于，设校验码数据为DXOR，所述DXOR=DATA1^DATA2^DATA3^…^DATAN，其中N的数量不受限制。

6.根据权利要求5所述的方法，其特征在于，设DATAM出现了LDPC不可纠的错误，1≤M≤N。

7.根据权利要求6所述的方法，其特征在于，步骤S4中，将错误数据M与数据Min和SIGN进行加权，具体是：

所述Min为数值，SIGN为对应的符号，Min与SIGN组成新的数据后，再与错误数据M进行加权运算，采用如下公式：

LLRinput=α×DATAM +β×（SIGN）Min

其中，DATAM为原错误数据M映射得到的LLR值，还未送入到LDPC进行解码；Min是非负值，加上SIGN表示的符号位后，变成（SIGN）Min；α和β为加权参数，0<α<1，0<β<1，α和β可根据NAND的状态来调整参数的值。

8.根据权利要求1或2或3或5或6或7所述的方法，其特征在于，步骤S4之后还包括步骤S5，所述S5包括：

对经过步骤S4处理得到的一帧新的数据再进行LDPC解码。

9.一种计算机可读存储介质，其特征在于，所述存储介质包括存储的程序，其中，所述程序运行时执行权利要求1-8任一项所述的基于RAID信息的LDPC纠错方法。

10.一种电子设备，其特征在于，包括处理器和程序，所述处理器运行程序时执行权利要求1-8任一项所述的基于RAID信息的LDPC纠错方法。

Images