CN112379744B - 一体化高性能信息处理系统开发及验证系统及其实现方法 - Google Patents

Abstract

本发明公开了一体化高性能信息处理系统开发及验证系统及其实现方法，它涉及一种开发系统。开发系统硬件由单元机柜、控制机柜和辅助显示设备组成。单元机柜中安装有中间层FPGA单元、中心DSP单元、外围接口单元、综合单元、遥测处理单元、电气控制单元,中间层FPGA单元采用整体机箱结构，为其它单元接供统一插槽。单元机柜中的电源模块为二次电源模块提供直流电源，二次电源模块为各单元提供多种必要电源。监控管理计算机通过千兆以太网交换机与各单元控制计算机相连。用于对各单元运行状态和数据的记录、显示、存储、回放及导出。本发明用开放式的硬件架构，实现灵活的设备模块的替换，并且能够具备数据监控手段。

Description

一体化高性能信息处理系统开发及验证系统及其实现方法

技术领域

本发明涉及的是一种开发系统，具体涉及一体化高性能信息处理系统开发及验证系统及其实现方法。

背景技术

随着现代科技的快速发展,电子产品的研制周期越来越短,功能和结构越来越复杂,目前现有的高性能信息处理系统不能实现设备模块的替换，灵活性差，而其功能比较局限，使用效果不佳，综上所述，本发明设计了一体化高性能信息处理系统开发及验证系统及其实现方法。

发明内容

针对现有技术上存在的不足，本发明目的是在于提供一体化高性能信息处理系统开发及验证系统及其实现方法，用开放式的硬件架构，实现灵活的设备模块的替换，并且能够具备数据监控手段。

为了实现上述目的，本发明是通过如下的技术方案来实现：一体化高性能信息处理系统开发及验证系统及其实现方法，包括单元机柜和控制机柜和显示器，控制机柜分别与单元机柜和显示器连接，控制机柜安装有模块运行状态和数据显示计算机和各单元的单元控制计算机，控制机柜有预留位置可以放置嵌入式软件开发、调试、烧录计算机，单元控制计算机与监控管理计算机进行数据交互；所述的单元机柜括机柜、开发系统、信号适配器、二次电源模块、插箱、滑轨安装板、L型支架、1U面板、滑轨和八路插槽，机柜内正面中下部设置有L型支架，L型支架上依次设置有开发系统、信号适配器，信号适配器上方设置有1U面板；L型支架下方设置有二次电源模块，二次电源模块下方设置有1U面板，1U面板下方两侧通过滑轨安装板设置有滑轨，机柜内背面中部设置有八路插槽。

所述的开发系统包括电气控制单元、遥测处理单元、综合单元、外围接口单元、中心DSP单元、中间层FPGA单元、预留PCB安装组件、左侧板组件、右侧板组件、后盖板焊接件、上下盖板、开发系统面板、电源安装架、通讯连接板支架、第一挡板、第二挡板、通讯连接板、风扇电源和三合一品字插座，左侧板组件、右侧板组件通过螺钉和螺母与机柜和上下盖板固定，上下盖板后侧设置有后盖板焊接件，后盖板焊接件上设置有第一挡板、第二挡板，左侧板组件、右侧板组件底部支架设置有开发系统面板，左侧板组件、右侧板组件之间由上至下依次设置有电气控制单元、遥测处理单元、综合单元、外围接口单元、中心DSP单元、中间层FPGA单元、多个预留PCB安装组件，电气控制单元、遥测处理单元、综合单元、外围接口单元、中心DSP单元、中间层FPGA单元的一端均通过通讯连接板支架安装有通讯连接板，开发系统的底部设置有电源安装架，电源安装架上设置有风扇电源，风扇电源与三合一品字插座相连。

所述的中间层FPGA单元实现开发系统的开发性可扩展互联功能。所述的中心DSP单元实现开发系统的运算功能。所述的外围接口单元实现开发系统的对外通信接口功能。所述的综合单元实现开发系统信息的处理和融合功能。所述的遥测处理单元实现开发系统的遥测数据采集和显示处理功能。所述的电气控制单元实现开发系统的对外控制逻辑的执行功能。

所述的监控管理计算机采用监控管理计算机软件，包括状态监视模块、硬件管理模块、协议编辑模块、通信模块、数据存储回放模块、用户管理模块。所述的状态监视模块实时显示各模块运行状态，并可对显示内容进行自定义配置，以对应不同备模拟设备。模块分为几个子界面，第一个子页面显示各个设备状态概述，其他子页面分别显示不同设备状态和变量池。硬件管理模块实现对硬件的基本配置管理，对硬件资源进行管理。所述的硬件管理模块实现对硬件的基本配置管理，对硬件资源进行管理。所述的协议编辑模块用于实现对通信协议数据表格的创建、编辑、删除、加载和存储等管理功能。所述的通信模块实现监控管理计算机与各单元控制计算机之间的通信，通信方式主要是TCP/UDP。所述的数据存储回放模块将板卡数据和各种配置信息存储到数据库，并随时调用进行配置和回放。所述的用户管理模块实现对用户的管理，并根据权限对一些功能进行禁用/开放。

一体化高性能信息处理系统开发及验证系统实现方法如下：

1、为实现高速实时的模块间通信，系统采用BLVDS总线通信， BLVDS总线采用总线仲裁机制防止总线冲突。

2、本系统实现DSP EMIF总线故障注入和通用IO故障注入功能，采用FPGA实时监听EMIF总线和 IO信号，依据设定的规则更改EMIF总线数据或IO信号电平，实现故障注入，FPGA的高速性能可以使故障注入时不影响原数据传输时序。

3、在中间层FPGA单元中实现对所有总线通信数据的监听和实时记录，采用FPGA实现多种总线的同步监听和实时记录，各总线数据记录模块均具有大容量缓存，并集在存储记录数据到大容量SSD中，SSD采用SATA接口，实现高速数据存储。

本发明的系统工作原理：开发系统硬件由单元机柜、控制机柜和辅助显示设备组成。单元机柜中安装有中间层FPGA单元、中心DSP单元、外围接口单元、综合单元、遥测处理单元、电气控制单元, 中间层FPGA单元采用整体机箱结构，为其它单元接供统一插槽。

单元机柜中的电源模块为二次电源模块提供直流电源，二次电源模块为各单元提供多种必要电源。

各单元控制计算机具有双千兆以太网口，其中一个千兆网口直接与对应单元相连，可对单元进行配置、监视和数据管理；另一个千兆网口通过千兆以太网交换机与监控管理计算机进行数据交互。

监控管理计算机通过千兆以太网交换机与各单元控制计算机相连。用于对各单元运行状态和数据的记录、显示、存储、回放及导出。

开发计算机运行DSP开发软件CCS、FPGA开发软件QuartusII、FPGA仿真软件ModelSim等开发调试必须的软件。可连接相应的JTAG仿真器，并具有RS232调试接口。

本发明具有以下有益效果：

1、快速搭建目标系统能力

开发系统可任意选择系统内资源搭建目标系统。开发系统监控管理软件对各个模块的功能、地址映射等进行配置，使开发系统快速完成目标系统的搭建。中心DSP单元可搭载DSP模块和FPGA模块，可构成以DSP为主控（此时FPGA模块可作为协处理器）或以FPGA为主控的两种目标系统。

2、可灵活配置、可扩展能力

根据目标系统需求，通过管理软件可以任意选择开发系统内资源搭建目标系统，系统内配置有各种外设资源（如外围接口单元、综合单元、遥测处理单元、电气控制单元等）。所有单元均采用载板+功能模块板架构，中心DSP单元可根据实际需求采用不同的DSP模块板和FPGA模块板，所有单元的通信模块板均可更换，可以扩展其它通信总线。单元载板采用通用化设计，大部分单元（除了中心DSP单元和中间层FPGA单元外的其它单元）共用一种载板。开发系统具有设备级扩展能力，可多个实现中间层FPGA单元扩展，支持大于8个单元的大型目标系统的需求。

3、强实时性能

开发系统中单元的数据采集、记录以及单元之间的通信均采用FPGA实现，并配置有大量的SDRAM缓存和高速本地非易失存储器，保证了系统的高速实时性能。单元间互连采用BLVDS总线。BLVDS总线带宽可达270Mbps，完全能满足0.1ms通信传输延迟的实时性要求。各单元与监控管理计算机采用千兆以太网通信，保证了数据上传的实时。

4、强大的系统仿真能力

开发系统可由管理软件配置成与目标系统完全一致的系统架构。开发系统支持EMIF、FlexRay、RS422、BLVDS总线以及IO互连，通过BLVDS总线可以支持虚拟总线连接（如虚拟FlexRay、RS422总线等），中心DSP单元与外围接口单元通过可以EMIF总线直接连接，中心DSP单元可以直接控制外围接口单元中的接口设备。中心DSP单元的DSP软件可直接运行于目标系统中，无需重新匹配。

5、系统可靠性测试能力

开发系统中所有单元均具有EMIF总线和通用IO的故障注入功能，中间层FPGA单元具有监听和录取所有通信总线和IO功能，单元可以监视内部EMIF总线上的数据变化情况，配合监控管理软件可实现硬件与软件层面的可靠性测试。

6、模块综合管理能力

开发系统中采用集中管理方式，所有单元（通过单元控制计算机）均通过千兆以太网与监控管理计算机连接，监控管理计算机运行监控管理软件，可针对每个单元进行功能配置、管理和通信监视记录等事务。监控管理软件可根据目标系统要求快速选择搭建目标系统。

附图说明

下面结合附图和具体实施方式来详细说明本发明；

图1为本发明的系统结构图；

图2为本发明的单元机柜的结构示意图；

图3为图2的背面结构示意图；

图4为本发明的开发系统结构示意图；

图5为图4的A-A向示意图；

图6为图4的B-B向示意图；

图7为图4的背面结构示意图；

图8为本发明的中间层FPGA单元核心控制板硬件框图；

图9为本发明的中心DSP单元功能框图；

图10为本发明的外围接口单元功能框图；

图11为本发明的测处理单元功能框图；

图12为本发明的监控管理计算机软件总体结构图。

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。

参照图1，本具体实施方式采用以下技术方案：一体化高性能信息处理系统开发及验证系统及其实现方法，包括单元机柜a和控制机柜b和显示器c，控制机柜b分别与单元机柜a和显示器c连接，控制机柜b安装有模块运行状态和数据显示计算机和各单元的单元控制计算机，控制机柜有预留位置可以放置嵌入式软件开发、调试、烧录计算机，单元控制计算机与监控管理计算机进行数据交互；所述的单元机柜a包括机柜1、开发系统2、信号适配器3、二次电源模块4、插箱5、滑轨安装板6、L型支架7、1U面板8、滑轨9和八路插槽10，机柜1内正面中下部设置有L型支架7，L型支架7上依次设置有开发系统2、信号适配器3，信号适配器3上方设置有1U面板8；L型支架7下方设置有二次电源模块4，二次电源模块4下方设置有1U面板8，1U面板8下方两侧通过滑轨安装板6设置有滑轨9，机柜1内背面中部设置有八路插槽10。

所述的开发系统2包括电气控制单元2-1、遥测处理单元2-2、综合单元2-3、外围接口单元2-4、中心DSP单元2-5、中间层FPGA单元2-6、预留PCB安装组件2-7、左侧板组件2-8、右侧板组件2-9、后盖板焊接件2-10、上下盖板2-11、开发系统面板2-12、电源安装架2-13、通讯连接板支架2-14、第一挡板2-15、第二挡板2-16、通讯连接板2-17、风扇电源2-18和三合一品字插座2-19，左侧板组件2-8、右侧板组件2-9通过螺钉2-20和螺母2-21与机柜1和上下盖板2-11固定，上下盖板2-11后侧设置有后盖板焊接件2-10，后盖板焊接件2-10上设置有第一挡板2-15、第二挡板2-16，左侧板组件2-8、右侧板组件2-9底部支架设置有开发系统面板2-12，左侧板组件2-8、右侧板组件2-9之间由上至下依次设置有电气控制单元2-1、遥测处理单元2-2、综合单元2-3、外围接口单元2-4、中心DSP单元2-5、中间层FPGA单元2-6、多个预留PCB安装组件2-7，电气控制单元2-1、遥测处理单元2-2、综合单元2-3、外围接口单元2-4、中心DSP单元2-5、中间层FPGA单元2-6的一端均通过通讯连接板支架2-14安装有通讯连接板2-17，开发系统2的底部设置有电源安装架2-13，电源安装架2-13上设置有风扇电源2-18，风扇电源2-18与三合一品字插座2-19相连。

所述的中间层FPGA单元2-6包括FPGA控制板，所述的FPGA控制板分别与SSD存储器、DDR存储器、FLASH存储器、通信模块、千兆以太网PHY和背板连接器相连。FPGA控制板用于与其它单元的通信模块形成星形网络结构，采用模块板方式使单元具有扩展其它通信接口的能力。通信模块板接口为EMIF总线，使得通信接口的扩展能力最大化。中间层FPGA单元的结构图如图

所述的中间层FPGA单元2-6实现开发系统的开发性可扩展互联功能。具体功能如下：

1、提供1路千兆网通信接口与控制计算机进行数据交互；

2、为其它单元提供统一接口，用于插入中心DSP单元、外围接口单元、综合单元、遥测处理单元、电气控制单元等设备；

3、单元接口数量8个；

4、接口中包含DSP的EMIF总线接口、BLVDS总线接口、通用IO资源和供电电源接口；

5、采用环接电缆实现所有单元的FlexRay、RS422总线的冗余串行通信；

6、每个接口中的供电节点分别提供5V、±5V、±15V、28.5V二次直流稳压电源，其中5V细分为主5V（单路10W）、模拟5V（单路5W）、数字5V（单路5W）和通信5V（单路5W）四组隔离独立供电，±5V要求功率10W，±15V要求功率15W，28.5V要求功率单路不小于80W；

7、通过背板的EMIF总线接口能够实现将中心DSP单元和外围接口单元结合成一个标准架构计算机的功能（这种状态下DSP单元与外围接口单元模拟可以直接连接），与其他单元间既能实现虚拟总线连接（通过中间层FPGA连接），也能够实现真实总线连接（这种状态下模拟FlexRay等总线的连接方式连接各个模块）；

8、中间层FPGA单元实现类总线的时序逻辑，模拟实现RS422串口互联模式和FlexRay总线的通信模式两种形式；

9、 中间层FPGA单元采用BLVDS进行单元间通信，实现10M比特以上的通信带宽；

10、具有程序或数据上传和运行接口，对外要提供JTAG调试接口；

11、中间层各个接口节点间的所有交互数据均具有录取和实时存储功能，存储时间不小30分钟；

12、中间层FPGA单元通过千兆网直接与配套的单元控制计算机互连，单元控制计算机实现对单元的参数设置、运行控制和数据显示。

所述的中心DSP单元2-5由载板、DSP模块板、FPGA模块板、通信模块板组成，载板分别与DSP模块板、FPGA模块板、通信模块板相连，极大的方便了DSP模块板、FPGA模块板和通信模块板的更换和扩展，满足未来的各种需求。其功能框图如图9所示。

其具体功能如下：

1、提供1路千兆网通信接口与控制计算机进行数据交互。

2、采用FPGA中集成的Cortex-A9 ARM硬核管理千兆网通信事务；

3、采用通信模块板结构以及总线电缆环接方式，既能实现目前要求的真实的RS422串行接口和FlexRay总线接口，也能扩展将来的其他总线接口；

4、实现兼容DSP6713处理器的DSP模块板，供工作主频200M以上；

5、DSP程序存储器采用2Mx32位的总线方式与DSP连接，可以连续读写；

6、DSP补偿数据存储器采用2Mx32位的总线方式与DSP连接，可以连续读写；

7、随机存储器采用2Mx32位SDRAM；

8、FPGA程序存储器容量为64Mbit；

9、加电稳定时间小于500ms；

10、实现与真实计算机系统的DSP代码与FPGA代码无修改移植；

11、前面板具有DSP和FPGA JTAG调试接口；

12、中心DSP单元通过千兆网直接与配套的单元控制计算机互连，单元控制计算机实现对单元的参数设置、运行控制和数据显示。

所述的外围接口单元2-4采用通用单元载板，可适用于除中心DSP单元和中间层FPGA单元外的所有其它单元。载板集成有DSP和FPGA,其中FPGA负责系统连接与管理，DSP负责数据处理和对扩展功能板进行控制。通用单元载板提供1个通信模块板接口和1个外设扩展口，DSP和FPGA绝大部分IO资源都引至外设扩展口，因此外设扩展口可以适应各种单元应用。通信模块板接口使得通信模块板可以更换，为未来扩展其它通信模块板提供支持。外围接口单元配套功能软件分为载板FPGA软件、载板DSP软件，DSP软件为单元的数据处理和控制中心，FPGA软件实现载板的接口管理和监视管理。外围接口单元功能框图如图10所示。

所述的综合单元2-3综合单元可以通过智能RS422接口接收真实的信号，或者通过千兆以太网接口接收模拟的信号。综合单元实现开发系统信息的处理和融合功能。具体功能如下：

1、提供1路千兆网通信接口与控制计算机进行数据交互；

2、采用FPGA中集成的Cortex-A9 ARM硬核管理千兆网通信事务；

3、采用通信模块板结构以及总线电缆环接方式，既能实现目前要求的真实的RS422串行接口和FlexRay总线接口，也能扩展将来的其他总线接口；

4、具有DSP处理器实时管理总线通信、数据处理和外围设备管理；

5、实现1路智能RS422串口和1路1000M网口，分别用于接收真实或模拟的信号；

6、现1路智能RS422串口和1路1000M网口，分别用于接收真实或模拟的信号；

7、具有DSP处理器，实现对信号的融合运算；

8、前面板具有DSP JTAG调试接口；

9、综合单元通过千兆网直接与配套的单元控制计算机互连，单元控制计算机实现对单元的参数设置、运行控制和数据显示；

10、预留2路智能RS422串口用于备份。

综合接口模块实现信号接收模块，用于开发系统信息的处理和融合。

信号接收模块包含2路智能RS422接口和1路千兆以太网口，能够分别接收真实或模拟的信号，其中1通道智能RS422接口为预留接口。

所述的遥测处理单元2-2实现开发系统的遥测数据采集和显示处理功能。其功能框图如图11所示；其具体功能如下：

1)提供1路千兆网通信接口与控制计算机进行数据交互；

2)采用FPGA中集成的Cortex-A9 ARM硬核管理千兆网通信事务；

3)采用通信模块板结构以及总线电缆环接方式，既能实现目前要求的真实的RS422串行接口和FlexRay总线接口，也能扩展将来的其他总线接口；

4)具有DSP处理器实时管理总线通信、数据处理和外围设备管理；

5)实现1路智能RS422串口和1路1000M网口，分别用于接收真实或模拟的上行数据链信号；

6)前面板具有DSP JTAG调试接口；

7)遥测单元通过千兆网直接与配套的单元控制计算机互连，单元控制计算机实现对单元的参数设置、运行控制和数据显示；

8)预留3路智能RS422串口用于备份；

9)预留1路网口用于备份。

遥测处理接口模块包括遥测信号接收模块和预留信号接收模块，用于开发系统的遥测数据采集和显示处理功能。

遥测信号接收模块包含2路智能RS422接口和1路千兆以太网口，能够分别接收真实或模拟的遥测信号，其中1通道智能RS422接口为预留接口。

预留信号接收模块包含2路智能RS422接口和1路千兆以太网口，能够分别接收真实或模拟的遥测信号。

遥测处理单元配套功能软件分为载板FPGA软件、载板DSP软件，DSP软件采集遥测数据，FPGA软件实现载板的接口管理和监视管理。

所述的电气控制单元2-1实现开发系统的对外控制逻辑的执行功能。功能如下：

1)提供1路千兆网通信接口与控制计算机进行数据交互；

2)采用FPGA中集成的Cortex-A9 ARM硬核管理千兆网通信事务；

3)采用通信模块板结构以及总线电缆环接方式，既能实现目前要求的真实的RS422串行接口和FlexRay总线接口，也能扩展将来的其他总线接口；

4)具有DSP处理器实时管理总线通信、数据处理和外围设备管理；

5)具有电气控制指令的状态输出接口，可通过LED指示灯显示电气控制指令的状态和电气指令执行结果的状态；

6)具有程序或数据上传和运行接口，对外要提供JTAG调试接口；

7)前面板具有DSP JTAG调试接口；

8)电气控制单元通过千兆网直接与配套的单元控制计算机互连，单元控制计算机实现对单元的参数设置、运行控制和数据显示；

所述的二次电源模块4内部包含8个二次电源子模块，分别为8个槽提供电源，二次电源子模块内部电源转换模块电压精度小于0.1V，纹波小于0.1V，具有过流、欠流保护。二次电源模块具有直流电源输入接口和直流电源输出接口。

本具体实施方式的开发计算机通过USB扩展DSP仿真器、FPGA仿真器和RS232调试串口。开发计算机用于DSP与FPGA嵌入式软件的开发与调试，安装有相关的各种开发调试软件。

监控管理计算机运行监控管理软件，监控管理软件具体功能如下。

1) 与各个单元控制计算机进行数据和命令交互，实现各个嵌入式模块运行状态监控和运行数据监控等功能；

2) 具有数据录取功能；

3) 能加载各个单元中DSP软件的map表文件，自动生成变量池列表，用于方便查看和管理相关数据；

4) 实现对通信协议数据表格的创建、编辑、删除、加载和存储等管理功能；

5) 实现运行过程数据的实时动态绘图显示、事后静态绘图显示和文本显示三种模式；

6) 实现配置文件的管理，配置文件包括变量池配置文件、协议表配置文件、数据显示配置文件、数据录取管理文件；

其它单元控制计算机：中心DSP单元控制计算机、外围接口单元控制计算机、综合单元控制计算机、遥测处理单元控制计算机、电气控制单元控制计算机具有类似的功能。

功能如下：

1)对单元内DSP总线监听方式和监听条件进行配置；

2)进行故障注入配置；

3)实时读取监听数据；

4)实时显示监听数据或波形；

5)显示回放功能；

6)具有存储数据功能；

7)实现与监控管理计算机通信。

本具体实施方式的监控管理计算机软件分为6个功能模块，分别是状态监视模块、硬件管理模块、协议编辑模块、通信模块、数据存储回放模块、用户管理模块。其总体结构如图12所示。

所述的状态监视模块实时显示各模块运行状态，并可对显示内容进行自定义配置，以对应不同备模拟设备。模块分为几个子界面，第一个子页面显示各个设备状态概述，其他子页面分别显示不同设备状态和变量池。

硬件管理模块实现对硬件的基本配置管理，对硬件资源进行管理。

协议编辑器用于实现对通信协议数据表格的创建、编辑、删除、加载和存储等管理功能。

通信模块实现监控管理计算机与各单元控制计算机之间的通信，通信方式主要是TCP/UDP。

数据存储回放模块将板卡数据和各种配置信息存储到数据库，并随时调用进行配置和回放。数据通信时，本模块进行数据的实时保存，将对应数据保存到数据库，并在需要时从数据库取出并回放在界面。

用户管理模块实现对用户的管理，并根据权限对一些功能进行禁用/开放。

一体化高性能信息处理系统开发及验证系统实现方法如下：

1、BLVDS总线通信

为实现高速实时的模块间通信，系统采用BLVDS总线通信，因速度达到600Mbps，因此在背板设计和功能板设计时需严格按照高速总线要求规范进行设计。BLVDS总线需采用总线仲裁机制防止总线冲突。

2、故障注入

本系统实现DSP EMIF总线故障注入和通用IO故障注入功能，采用FPGA实时监听EMIF总线和 IO信号，依据设定的规则更改EMIF总线数据或IO信号电平，实现故障注入，FPGA的高速性能可以使故障注入时不影响原数据传输时序。

3、数据监听

在中间层FPGA单元中实现对所有总线通信数据的监听和实时记录，采用FPGA实现多种总线的同步监听和实时记录，各总线数据记录模块均具有大容量缓存，并集在存储记录数据到大容量SSD中，SSD采用SATA接口，实现高速数据存储。

本具体实施方式用开放式的硬件架构，实现灵活的设备模块的替换，并且能够具备数据监控手段。

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (5)

1.一体化高性能信息处理系统开发及验证系统设备，其特征在于，包括单元机柜(a)和控制机柜(b)和显示器(c)，控制机柜(b)分别与单元机柜(a)和显示器(c)连接，控制机柜(b)安装有模块运行状态和数据显示计算机和各单元的单元控制计算机，控制机柜有预留位置可以放置嵌入式软件开发、调试、烧录计算机，单元控制计算机与监控管理计算机进行数据交互；所述的单元机柜(a)包括机柜(1)、开发系统(2)、信号适配器(3)、二次电源模块(4)、插箱(5)、滑轨安装板(6)、L型支架(7)、1U面板(8)、滑轨(9)和八路插槽(10)，机柜(1)内正面中下部设置有L型支架(7)，L型支架(7)上依次设置有开发系统(2)、信号适配器(3)，信号适配器(3)上方设置有1U面板(8)；L型支架(7)下方设置有二次电源模块(4)，二次电源模块(4)下方设置有1U面板(8)，1U面板(8)下方两侧通过滑轨安装板(6)设置有滑轨(9)，机柜(1)内背面中部设置有八路插槽(10)；所述的开发系统(2)包括电气控制单元(2-1)、遥测处理单元(2-2)、综合单元(2-3)、外围接口单元(2-4)、中心DSP单元(2-5)、中间层FPGA单元(2-6)、预留PCB安装组件(2-7)、左侧板组件(2-8)、右侧板组件(2-9)、后盖板焊接件(2-10)、上下盖板(2-11)、开发系统面板(2-12)、电源安装架(2-13)、通讯连接板支架(2-14)、第一挡板(2-15)、第二挡板(2-16)、通讯连接板(2-17)、风扇电源(2-18)和三合一品字插座(2-19)，左侧板组件(2-8)、右侧板组件(2-9)通过螺钉(2-20)和螺母(2-21)与机柜(1)和上下盖板(2-11)固定，上下盖板(2-11)后侧设置有后盖板焊接件(2-10)，后盖板焊接件(2-10)上设置有第一挡板(2-15)、第二挡板(2-16)，左侧板组件(2-8)、右侧板组件(2-9)底部支架设置有开发系统面板(2-12)，左侧板组件(2-8)、右侧板组件(2-9)之间由上至下依次设置有电气控制单元(2-1)、遥测处理单元(2-2)、综合单元(2-3)、外围接口单元(2-4)、中心DSP单元(2-5)、中间层FPGA单元(2-6)、多个预留PCB安装组件(2-7)，电气控制单元(2-1)、遥测处理单元(2-2)、综合单元(2-3)、外围接口单元(2-4)、中心DSP单元(2-5)、中间层FPGA单元(2-6)的一端均通过通讯连接板支架(2-14)安装有通讯连接板(2-17)，开发系统(2)的底部设置有电源安装架(2-13)，电源安装架(2-13)上设置有风扇电源(2-18)，风扇电源(2-18)与三合一品字插座(2-19)相连；

所述的中间层FPGA单元(2-6)实现开发系统的开发性可扩展互联功能；所述的中心DSP单元(2-5)实现开发系统的运算功能；所述的外围接口单元(2-4)实现开发系统的对外通信接口功能；所述的综合单元(2-3)实现开发系统信息的处理和融合功能；所述的遥测处理单元(2-2)实现开发系统的遥测数据采集和显示处理功能；所述的电气控制单元(2-1)实现开发系统的对外控制逻辑的执行功能。

2.根据权利要求1所述的一体化高性能信息处理系统开发及验证系统设备，其特征在于，所述的监控管理计算机采用监控管理计算机软件，包括状态监视模块、硬件管理模块、协议编辑模块、通信模块、数据存储回放模块、用户管理模块；所述的状态监视模块实时显示各模块运行状态，并可对显示内容进行自定义配置，以对应不同备模拟设备；模块分为几个子界面，第一个子界面显示各个设备状态概述，其他子界面分别显示不同设备状态和变量池；所述的硬件管理模块实现对硬件的基本配置管理，对硬件资源进行管理；所述的协议编辑模块用于实现对通信协议数据表格的创建、编辑、删除、加载和存储功能；所述的通信模块实现监控管理计算机与各单元控制计算机之间的通信，通信方式主要是TCP/UDP；所述的数据存储回放模块将板卡数据和各种配置信息存储到数据库，并随时调用进行配置和回放；所述的用户管理模块实现对用户的管理，并根据权限对一些功能进行禁用/开放。

3.根据权利要求1所述的一体化高性能信息处理系统开发及验证系统设备，其特征在于，所述的中间层FPGA单元(2-6)包括FPGA控制板，所述的FPGA控制板分别与SSD存储器、DDR存储器、FLASH存储器、通信模块、千兆以太网PHY和背板连接器相连。

4.根据权利要求1所述的一体化高性能信息处理系统开发及验证系统设备，其特征在于，所述的中心DSP单元(2-5)由载板、DSP模块板、FPGA模块板、通信模块板组成，载板分别与DSP模块板、FPGA模块板、通信模块板相连。

5.一体化高性能信息处理系统开发及验证系统的实现方法，其特征在于，包括以下流程：

(1)、为实现高速实时的模块间通信，系统采用BLVDS总线通信， BLVDS总线采用总线仲裁机制防止总线冲突；

(2)、本系统实现DSP EMIF总线故障注入和通用IO故障注入功能，采用FPGA实时监听EMIF总线和 IO信号，依据设定的规则更改EMIF总线数据或IO信号电平，实现故障注入，FPGA的高速性能可以使故障注入时不影响原数据传输时序；

(3)、在中间层FPGA单元中实现对所有总线通信数据的监听和实时记录，采用FPGA实现多种总线的同步监听和实时记录，各总线数据记录模块均具有大容量缓存，并集中在存储记录数据到大容量SSD中，SSD采用SATA接口，实现高速数据存储。

Images