CN112363867B - 一种双bios切换系统 - Google Patents

Abstract

本发明公开了一种双BIOS切换系统，包括CPU、BMC、第一数据选择器、第二数据选择器、主BIOS及备BIOS；BMC及CPU分别与第一数据选择器的输入端连接，第一数据选择器的输出端与第二数据选择器的输入端连接，第二数据选择器的输出端分别与主BIOS及备BIOS连接，第一数据选择器从CPU或者BMC发送的信号中获取片选信号给第二数据选择器，第二数据选择器将片选信号输出给主BIOS或者备BIOS，以切换至主BIOS或者备BIOS。可见，本申请在当前使用的BIOS发生故障时，能够实现BIOS的切换，基于切换至的未发生故障的BIOS实现相应操作，有效提高BIOS系统工作的稳定性及整机的安全性。

Description

一种双BIOS切换系统

技术领域

本发明涉及BIOS技术领域，更具体地说，涉及一种双BIOS切换系统。

背景技术

在计算机系统中，BIOS是英文"Basic Input Output System"的缩写，翻译成中文名字就是"基本输入输出系统"；它是一组固化到计算机内主板上一个ROM芯片上的程序，用来保存计算机系统的基本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序等，它可以从CMOS中读写系统设置的具体信息；它担负着初始化硬件，检测硬件的功能，以及引导操作系统的责任，此外，BIOS还向作业系统提供一些系统参数。一旦BIOS由于升级或者病毒入侵损坏，计算机将不能正常工作，甚至不能启动。可以说BIOS在计算机系统中起着重要作用，BIOS系统工作的稳定性，安全性直接关系到整机的安全。

发明内容

本发明的目的是提供一种双BIOS切换方法系统，在当前使用的BIOS发生故障时，能够实现BIOS的切换，进而基于切换至的未发生故障的BIOS实现相应操作，有效提高BIOS系统工作的稳定性及整机的安全性。

为了实现上述目的，本发明提供如下技术方案：

一种双BIOS切换系统，包括CPU、BMC、第一数据选择器、第二数据选择器、主BIOS及备BIOS；其中，所述BMC及所述CPU分别与所述第一数据选择器的输入端连接，所述第一数据选择器的输出端与所述第二数据选择器的输入端连接，所述第二数据选择器的输出端分别与所述主BIOS及所述备BIOS连接，所述第一数据选择器从所述CPU或者所述BMC发送的信号中获取片选信号给所述第二数据选择器，所述第二数据选择器将所述片选信号输出给所述主BIOS或者所述备BIOS，以切换至接收所述片选信号的主BIOS或者备BIOS。

优选的，还包括第三数据选择器，所述第三数据选择器的输入端与所述BMC连接，输出端与所述第一数据选择器连接，能够基于所述BMC发出的信号，控制所述第一数据选择器选择获取所述CPU或者所述BMC中的片选信号。

优选的，还包括第四数据选择器，所述第四数据选择器的输入端分别与所述CPU及所述BMC连接，输出端与所述第二数据选择器连接，能够基于所述CPU或者所述BMC发出的信号，控制所述第二数据选择器选择将所述片选信号输出给所述主BIOS或者所述备BIOS。

优选的，还包括异常检测器，所述异常检测器分别与所述BMC、所述第三数据选择器及所述第四数据选择器连接，能够在检测到所述BMC工作异常时，指示所述第三数据选择器及所述第四数据选择器无效接收到的所述BMC发送的信号。

优选的，还包括工作检测器，所述工作检测器分别与所述BMC及所述第三数据选择器的输入端连接，能够在检测到所述BMC未开启时，向所述第三数据选择器输出控制所述第一数据选择器从所述CPU发送的信号中获取片选信号的信号。

优选的，所述第三数据选择器、所述第四数据选择器、所述异常检测器及所述工作检测器均设置于CPLD中。

优选的，所述第一数据选择器的输出端还分别与所述主BIOS及所述备BIOS分别连接，能够实现所述CPU或者所述BMC与BIOS之间的数据交互；其中，所述BIOS包括所述主BIOS及所述备BIOS。

优选的，所述BMC还包括加密模块，所述加密模块能够通过所述第一数据选择器对所述BIOS进行相应的加密操作，所述加密操作包括利用公钥对实现所述BIOS的BIOS文件进行加密。

优选的，所述BMC还包括备份模块，所述备份模块能够通过所述第一数据选择器获取所述BIOS文件，并对所述BIOS文件进行存储。

优选的，所述CPU还包括校验模块，所述校验模块能够基于所述公钥对应私钥对用户进行身份校验，如果身份校验通过则允许所述用户使用所述BIOS或者基于所述BMC存储的文件恢复所述BIOS文件。

本发明实施例提供了一种双BIOS切换系统，包括CPU、BMC、第一数据选择器、第二数据选择器、主BIOS及备BIOS；其中，所述BMC及所述CPU分别与所述第一数据选择器的输入端连接，所述第一数据选择器的输出端与所述第二数据选择器的输入端连接，所述第二数据选择器的输出端分别与所述主BIOS及所述备BIOS连接，所述第一数据选择器从所述CPU或者所述BMC发送的信号中获取片选信号给所述第二数据选择器，所述第二数据选择器将所述片选信号输出给所述主BIOS或者所述备BIOS，以切换至接收所述片选信号的主BIOS或者备BIOS。本申请公开的技术方案中，第一数据选择器从CPU或者BMC输入的信号中选择其中一个信号中的片选信号输出给第二数据选择器，由第二数据选择器将片选信号输出给未发生故障的BIOS，从而使得CPU能够基于未发生故障的BIOS实现相应的BIOS使用等操作，而BMC则能够基于未发生故障的BIOS实现相应的BIOS控制等操作；可见，本申请在当前使用的BIOS发生故障时，能够实现BIOS的切换，进而基于切换至的未发生故障的BIOS实现相应操作，有效提高BIOS系统工作的稳定性及整机的安全性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种双BIOS切换系统的第一种架构示意图；

图2为本发明实施例提供的一种双BIOS切换系统的第二种架构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1，其示出了本发明实施例提供的一种双BIOS切换系统的架构示意图，可以包括CPU、BMC(Baseboard Management Controller，基板管理控制器)、第一数据选择器、第二数据选择器、主BIOS及备BIOS；其中，BMC及CPU分别与第一数据选择器的输入端连接，第一数据选择器的输出端与第二数据选择器的输入端连接，第二数据选择器的输出端分别与主BIOS及备BIOS连接，第一数据选择器从CPU或者BMC发送的信号中获取片选信号给第二数据选择器，第二数据选择器将片选信号输出给主BIOS或者备BIOS，以切换至接收片选信号的主BIOS或者备BIOS。

本申请实施例提供的一种BIOS切换系统可以针对安培平台实现，当然也可以运用在其他ARM平台上，均在本发明的保护范围之内；其中，数据选择器(Mux，multiplexer)能够对输入的信号进行选择，进而将选择出的信号进行输出；正常情况下主BIOS正常工作，在主BIOS出现故障(一般可以包括启动异常等)时，可以利用备BIOS代替主BIOS实现相应的工作。需要说明的是，CPU能够对BIOS进行使用等操作，而BMC则能够对BIOS进行升级控制、加密控制等操作。另外，在基于双BIOS切换系统实现BIOS切换前，可以解耦CPU和BMC之间的依赖关系，这是由于正常情况下CPU和BMC之间存在数据交互，因此为了在进行BIOS切换时先解耦CPU和BMC之间的依赖关系，能够避免两者之间实现BIOS切换控制时会互相影响。

具体来说，在当前使用的BIOS(主BIOS或者备BIOS)发生故障需要实现BIOS切换时，CPU或者BMC会发送控制实现BIOS切换的信号给第一数据选择器，第一数据选择器从CPU或者BMC输入的信号中选择其中一个信号中的片选信号输出给第二数据选择器，第二数据选择器将这个片选信号发送给未发生故障的BIOS，从而使得如果第一数据选择器输出端的片选信号是从CPU输入的信号中获取的，则CPU能够基于未发生故障的BIOS实现相应的BIOS使用操作，如果第一数据选择器输出端的片选信号是从BMC输入的信号中获取的，则CPU能够基于未发生故障的BIOS实现相应的BIOS控制操作，由此实现BIOS的切换。

本申请公开的技术方案中，第一数据选择器从CPU或者BMC输入的信号中选择其中一个信号中的片选信号输出给第二数据选择器，由第二数据选择器将片选信号输出给未发生故障的BIOS，从而使得CPU能够基于未发生故障的BIOS实现相应的BIOS使用等操作，而BMC则能够基于未发生故障的BIOS实现相应的BIOS控制等操作；可见，本申请在当前使用的BIOS发生故障时，能够实现BIOS的切换，进而基于切换至的未发生故障的BIOS实现相应操作，有效提高BIOS系统工作的稳定性及整机的安全性。

本发明提供的一种双BIOS切换系统，还可以包括第三数据选择器，第三数据选择器的输入端与BMC连接，输出端与第一数据选择器连接，能够基于BMC发出的信号，控制第一数据选择器选择获取CPU或者BMC中的片选信号。

本申请还可以包括第三数据选择器，第三数据选择器用于基于BMC发出的信号控制第一数据选择器的工作；具体来说，在BMC需要实现BIOS切换时，则可以向第三数据选择器发送相应的信号，第三数据选择器在接收到该信号后则指示第一数据选择器选择从BMC发送到第一数据选择器的信号中获取片选信号，在BMC无需实现BIOS切换而CPU需要实现BIOS切换时，则BMC无需向第三数据选择器发送信号，第三数据选择器对第一数据选择器不做任何指示，第一数据选择器则默认从CPU发送到第一数据选择器的信号中获取片选信号。从而通过第三数据选择器的设置，有效的在BMC的控制下实现对第一数据选择器的工作控制，也即为确定在BMC或者CPU的控制下实现对应的BIOS切换。

本发明实施例提供的一种双BIOS切换系统，还可以包括第四数据选择器，第四数据选择器的输入端分别与CPU及BMC连接，输出端与第二数据选择器连接，能够基于CPU或者BMC发出的信号，控制第二数据选择器选择将片选信号输出给主BIOS或者备BIOS。

本申请还可以包括第四数据选择器，第四数据选择器用于基于CPU或者BMC发出的信号控制第二数据选择器的工作；具体来说，对于第四数据选择器来说，BMC发送来的信号比CPU发送来的信号具有更高的优先级，因此在未接收到BMC发来的信号时，则以CPU发送来的信号为准，在接收到BMC发来的信号时，则无论CPU是否发来信号，均以BMC发送来的信号为准；对应的，在BMC需要实现BIOS切换时，则可以向第四数据选择器发送相应的信号，第四数据选择器在接收到该信号后则指示第二数据选择器将片选信号发送给与BMC发送给第四数据选择器的信号相对应的BIOS，在BMC无需实现BIOS切换而CPU需要实现BIOS切换时，则BMC无需向第四数据选择器发送信号，第四数据选择器接收CPU发送的信号，并指示第二数据选择器将片选信号发送给与CPU发送给第四数据选择器的信号相对应的BIOS。从而通过第四数据选择器的设置，有效的在CPU或者BMC的控制下实现对第二数据选择器的工作控制，也即为确定在BMC或者CPU的控制下实现对应的BIOS切换。

本发明实施例提供的一种双BIOS切换系统，还可以包括异常检测器，异常检测器分别与BMC、第三数据选择器及第四数据选择器连接，能够在检测到BMC工作异常时，指示第三数据选择器及第四数据选择器无效接收到的BMC发送的信号。

由上述实施例可知，在正常情况下，BIOS切换主要是由BMC或者CPU控制实现的，如果BMC因出现故障等原因失效，则可以由CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)接管BMC所需实现的控制权，进而实现BIOS切换。具体来说，本申请实施例提供的一种双BIOS切换系统还可以包括CPLD，第三数据选择器及第四数据选择器均可以设置于该CPLD中，除此之外，为了实现上述BMC的控制权接管工作，本申请还可以设置有异常检测器及工作检测器，也即双BIOS切换系统中还可以包括异常检测器及工作检测器，其中：

异常检测器分别与BMC、第三数据选择器及第四数据选择器连接，能够在检测到BMC工作异常时，指示第三数据选择器及第四数据选择器无效接收到的BMC发送的信号。

工作检测器分别与BMC及第三数据选择器的输入端连接，能够在检测到BMC未开启时，向第三数据选择器输出控制第一数据选择器从CPU发送的信号中获取片选信号的信号。

需要说明的是，异常检测器分别与BMC、第三数据选择器及第四数据选择器连接，其对BMC进行实时检测，如果发现其工作异常，则说明BMC发出的信号很可能是错误的信号，此时基于BMC发出的信号实现对应控制时则很可能导致控制出错，因此此时指示第三数据选择器及第四数据选择器无效接收到的BMC发送的信号，也即忽略BMC发送的信号；工作检测器分别与BMC及第三数据选择器连接，其对BMC进行检测，如果发现其并未启动，则说明其无法发出信号，因此向第三数据选择器发出控制第一数据选择器工作的信号，具体为控制第一数据选择器从CPU发送的信号中获取片选信号。

本发明实施例提供的一种双BIOS切换系统，第一数据选择器的输出端还可以分别与主BIOS及备BIOS分别连接，能够实现CPU或者BMC与BIOS之间的数据交互；其中，BIOS包括主BIOS及备BIOS。

其中，CPU及BMC向第一数据选择器输入的信号可以为数据信号，而数据信号中包含用于实现BIOS切换的片选信号，还包括其他需要与BIOS之间进行交互的数据，因此本申请中第一数据选择器一路输出与第二数据选择器的输入端连接，另一路输出还可以直接与主BIOS及备BIOS均分别连接，从而在第一数据选择器选择从CPU或者BMC输入的数据信号中获取片选信号的同时，还可以从该数据信号中获取与BIOS之间进行交互的数据，进而通过与主BIOS及备BIOS分别连接的一路，实现与BIOS之间的数据交互，从而通过第一数据选择器不仅能够实现BIOS的切换，还可以实现BIOS的使用及控制等操作，以简单的线路实现较多的功能。

本发明实施例提供的一种双BIOS切换系统，BMC还可以包括加密模块，加密模块能够通过第一数据选择器对BIOS进行相应的加密操作，加密操作包括利用公钥对实现BIOS的BIOS文件进行加密；

BMC还包括备份模块，备份模块能够通过第一数据选择器获取BIOS文件，并对BIOS文件进行存储；

CPU还包括校验模块，校验模块能够基于公钥对应私钥对用户进行身份校验，如果身份校验通过则允许用户使用BIOS或者基于BMC存储的文件恢复BIOS文件。

本申请公开的技术方案中，在用户第一次在CPU中进行注册时，可以为用户生成一个公钥和一个私钥，在公钥和私钥之间建立关联关系，并将私钥发送给用户的客户端保存；在用户创建数据保护任务时，BMC在CPU中查找用户所对应的公钥，将查找获得的公钥指定给数据保护任务加密使用，从而在数据保护任务中进行数据发送时，通过与用户对应的公钥，对数据进行加密；在本申请实施例中需要加密的数据则为实现BIOS的BIOS文件，由此BIOS通过公钥对BIOS文件进行加密后，完成对BIOS文件的加密过程；并且BMC还能够获取BIOS文件后，对BIOS文件进行备份，将已备份的BIOS文件记录在一可恢复数据列表之中，从而在用户选中可恢复数据列表中的BIOS文件后，CPU可以获取用户的私钥，将用户的私钥与加密BIOS文件的公钥进行匹配，如果匹配成功，则说明用户对BIOS具有使用权，因此可基于备份实现BIOS文件的恢复，否则，拒绝基于备份实现BIOS文件的恢复；另外，在用户需要使用BIOS时，CPU也可以获取用户的私钥，将用户的私钥与加密BIOS文件的公钥进行匹配，如果匹配成功，则说明用户对BIOS具有使用权，因此可允许用户使用BIOS，否则，拒绝用户使用BIOS。从而采用特有的公钥/私钥配对方式来进行数据安全校验，增强了BIOS文件的安全性及可靠性，减少了因为病毒或人为升级等原因造成的BIOS启动异常等出现故障的概率，从根本上解决了BIOS出错的问题，为计算机安全稳定的运行提供了坚强的支撑和保证。

在一种具体应用场景中，本发明实施例提供的一种双BIOS切换系统的架构示意图可以如图2所示；其中，在确定BIOS是否需要切换时可以通过BIOS主动发送的启动状态等判断BIOS是否发生启动失败等故障，使用SPI寄存器记录BIOS发生故障的信息，使CPU、CPLD以及BIOS之间形成相互交互的通信流程，提高了BIOS切换的稳定性，避免了因端口检测导致BIOS判断错误的情况。需要说明的是，在图2中，CPLD_CTRL为CPLD包含的工作检测器发出的，BMC_RDY为CPLD包含的异常检测器发出的，CPLD接收BMC发出的信号BMC_SPI0_BACKUP_SEL，与此同时，BMC也能够基于相应的开关信号实现BIOS文件的更新，GPIO_7为对CPU中SMpro(System management processor，系统管理处理器)的FW更改后增加的需要与CPLD连接的接口，而其发出的CPU0_BIOS_FAILOVER_SCP(System controller processor，系统控制器处理器)_CTL可以由CPU中的SMpro控制，从而控制CPLD实现BIOS切换，CPLD内的两个Mux是通过BMC_RDY来控制的，位于最左边的Mux为第一数据选择器，从左向右数第二个Mux为第二数据选择器，CPLD中位于下面的Mux为第四数据选择器，CPLD中位于上面的Mux为第三数据选择器。

本申请提供了一种基于安培平台的双BIOS切换系统，一方面能够实现安培平台中双BIOS的无缝切换，实现双BIOS系统快速、稳定的切换，另一方面通过数据加密的方式保护BIOS文件的安全，采用特有的公钥/私钥配对方式来进行数据安全校验，减少了因为病毒或人为升级等原因造成的BIOS启动异常的概率，从根本上解决了BIOS出错的问题，使得安培平台系统安全稳定运行。

对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种双BIOS切换系统，其特征在于，包括CPU、BMC、第一数据选择器、第二数据选择器、主BIOS及备BIOS；其中，所述BMC及所述CPU分别与所述第一数据选择器的输入端连接，所述第一数据选择器的输出端与所述第二数据选择器的输入端连接，所述第二数据选择器的输出端分别与所述主BIOS及所述备BIOS连接，所述第一数据选择器从所述CPU或者所述BMC发送的信号中获取片选信号给所述第二数据选择器，所述第二数据选择器将所述片选信号输出给所述主BIOS或者所述备BIOS，以切换至接收所述片选信号的主BIOS或者备BIOS；

还包括第三数据选择器和第四数据选择器，所述第三数据选择器的输入端与所述BMC连接，输出端与所述第一数据选择器连接，能够基于所述BMC发出的信号，控制所述第一数据选择器选择获取所述CPU或者所述BMC中的片选信号；

所述第四数据选择器的输入端分别与所述CPU及所述BMC连接，输出端与所述第二数据选择器连接，能够基于所述CPU或者所述BMC发出的信号，控制所述第二数据选择器选择将所述片选信号输出给所述主BIOS或者所述备BIOS。

2.根据权利要求1所述的系统，其特征在于，还包括异常检测器，所述异常检测器分别与所述BMC、所述第三数据选择器及所述第四数据选择器连接，能够在检测到所述BMC工作异常时，指示所述第三数据选择器及所述第四数据选择器无效接收到的所述BMC发送的信号。

3.根据权利要求2所述的系统，其特征在于，还包括工作检测器，所述工作检测器分别与所述BMC及所述第三数据选择器的输入端连接，能够在检测到所述BMC未开启时，向所述第三数据选择器输出控制所述第一数据选择器从所述CPU发送的信号中获取片选信号的信号。

4.根据权利要求3所述的系统，其特征在于，所述第三数据选择器、所述第四数据选择器、所述异常检测器及所述工作检测器均设置于CPLD中。

5.根据权利要求1所述的系统，其特征在于，所述第一数据选择器的输出端还分别与所述主BIOS及所述备BIOS分别连接，能够实现所述CPU或者所述BMC与BIOS之间的数据交互；其中，所述BIOS包括所述主BIOS及所述备BIOS。

6.根据权利要求5所述的系统，其特征在于，所述BMC还包括加密模块，所述加密模块能够通过所述第一数据选择器对所述BIOS进行相应的加密操作，所述加密操作包括利用公钥对实现所述BIOS的BIOS文件进行加密。

7.根据权利要求6所述的系统，其特征在于，所述BMC还包括备份模块，所述备份模块能够通过所述第一数据选择器获取所述BIOS文件，并对所述BIOS文件进行存储。

8.根据权利要求7所述的系统，其特征在于，所述CPU还包括校验模块，所述校验模块能够基于所述公钥对应私钥对用户进行身份校验，如果身份校验通过则允许所述用户使用所述BIOS或者基于所述BMC存储的文件恢复所述BIOS文件。

Images