CN112291170A - 改进型米勒码解码方法、装置及设备 - Google Patents

改进型米勒码解码方法、装置及设备 Download PDF

Info

Publication number
CN112291170A
CN112291170A CN202011287633.7A CN202011287633A CN112291170A CN 112291170 A CN112291170 A CN 112291170A CN 202011287633 A CN202011287633 A CN 202011287633A CN 112291170 A CN112291170 A CN 112291170A
Authority
CN
China
Prior art keywords
state
state machine
width
data
interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011287633.7A
Other languages
English (en)
Inventor
潘沛霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Kedao Xinguo Intelligent Technology Co ltd
Original Assignee
Sichuan Kedao Xinguo Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Kedao Xinguo Intelligent Technology Co ltd filed Critical Sichuan Kedao Xinguo Intelligent Technology Co ltd
Priority to CN202011287633.7A priority Critical patent/CN112291170A/zh
Publication of CN112291170A publication Critical patent/CN112291170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明涉及一种改进型米勒码解码方法、装置及设备,属于NFC近场通信技术领域,通过对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据;在有效数据中,对两次低电平窄脉冲周期之间的高电平周期进行计数,获取两次窄脉冲间隔的计数值;确定状态机的状态;根据状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,生成对应的目标数据的解码的时序信号,以实现对改进型米勒码的快速、便捷解码。同时具有一定的冗余度设计,能够针对无线传输过程中的干扰引起的NFC接受端的米勒码的相位偏移进行解码。

Description

改进型米勒码解码方法、装置及设备
技术领域
本发明属于NFC近场通信技术领域,具体涉及一种改进型米勒码解码方法、装置及设备。
背景技术
NFC(Near Field Communication,近场通信)为一种双向互连的短距离无线通信技术,属于RFID应用中的分支,使用射频频段中的13.56MHz频率进行通信。由于其通信距离短的特点,NFC通信天然地比其他无线通信技术更具有安全的优势,使NFC近场通信技术在电子支付、身份认证、票务、数据交换等领域的应用越来越广泛。NFC通信协议主要支持106/212/424/848kbps共四种传输速度,根据通信的方向,将通信的两个设备分为发起方和接收方,发起方向接收方传输数据,主要通过调制自身生成的射频场的幅度来将数据调制到13.56MHz的载波中,这种调制方式的编码类型最普遍的是改进型米勒编码。
改进型米勒编码为ISO14443A协议规定使用的数据编码,在1bit数据持续期间中间出现低电平的窄脉冲表示数据“1”,没有窄脉冲表示数据“0”,当有连续的数据“0”时,第二个“0”的开始位置会增加一个低电平的窄脉冲,见图2。由于上述改进型米勒码的特点,使米勒码在NFC发起方调制时生成方式特性化,而接收方进行解码的电路较为复杂。加之NFC设备需要对应从106kbps到848kbps共4种传输速率,增加了解码方法和解码装置的复杂性。
因此,如何实现便捷地对改进型米勒码解码,成为现有技术中亟待解决的技术问题。
发明内容
为了至少解决现有技术存在的上述问题,本发明提供了一种改进型米勒码解码方法、装置及设备,以实现对改进型米勒码的快速、便捷解码。
本发明提供的技术方案如下:
一方面,一种改进型米勒码解码方法,包括:
对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据;
在所述有效数据中,对两次低电平窄脉冲周期之间的高电平周期进行计数,获取两次窄脉冲间隔的计数值;
确定状态机的状态;
根据所述状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,生成对应的所述目标数据的解码的时序信号。
可选的,还包括:不同传输速率下的1bit的周期宽度数据通过寄存器配置来进行不同传输速率的适配。
可选的,所述判断接收的目标数据是否为有效数据,包括:
对每bit数据宽度内窄脉冲的低电平的周期进行计数,若所述低电平的周期小于NFC协议规定的最小阈值,则所述窄脉冲无效;
若所述低电平的周期大于NFC协议规定的最小阈值,则所述窄脉冲有效。
可选的,所述确定状态机的状态,包括:
确定通信开始信息,获取状态机的跳转状态;
在通信开始时,状态机的状态从IDLE跳转到SOF;
在状态机的状态为SOF时,如果两次窄脉冲的间隔小于1 bit的周期宽度,则状态机的状态跳转到SEQ_Z;如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5 bit的周期宽度,则状态机的状态跳转到SEQ_X;如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE;
在状态机的状态为SEQ_Z时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_X;如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE;
在状态机的状态为SEQ_X时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_Z;如果两次窄脉冲间隔大于2 bit的周期宽度,则状态机的状态跳转回IDLE。
可选的,所述根据所述状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,包括:
在状态机状态为SEQ_X,两次窄脉冲间隔的计数值为小于1bit周期宽度时,解码数据为1;否则,对应的解码数据为0。
又一方面,一种改进型米勒码解码装置,包括:检测模块、第一计数模块、第二计数模块、第三计数模块、解码状态机模块和解码输出模块;
所述检测模块,用于检测确定通信的开始和结束;
所述第一计数模块,用于确定每bit数据宽度;
所述第二计数模块,用于对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据;
所述第三计数模块,用于在所述有效数据中,对两次低电平窄脉冲周期之间的高电平周期进行计数,获取两次窄脉冲间隔的计数值;
所述解码状态机模块,用于对状态进行跳转,确定状态机的状态;
所述解码输出模块,用于根据所述状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,生成对应的所述目标数据的解码的时序信号。
可选的,还包括:寄存器模块;
所述寄存器模块,用于配置不同传输速率下的1bit的周期宽度数据。
可选的,所述解码状态机模块,用于确定通信开始信息,获取状态机的跳转状态;在通信开始时,状态机的状态从IDLE跳转到SOF;
在状态机的状态为SOF时,如果两次窄脉冲的间隔小于1 bit的周期宽度,则状态机的状态跳转到SEQ_Z;如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5 bit的周期宽度,则状态机的状态跳转到SEQ_X;如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE;
在状态机的状态为SEQ_Z时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_X;如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE;
在状态机的状态为SEQ_X时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_Z;如果两次窄脉冲间隔大于2 bit的周期宽度,则状态机的状态跳转回IDLE。
可选的,所述解码输出模块,用于在状态机状态为SEQ_X,两次窄脉冲间隔的计数值为小于1bit周期宽度时,解码数据为1;否则,对应的解码数据为0。
又一方面,一种改进型米勒码解码设备,包括米勒码解码器,MCU控制器和存储器;;
所述存储器用于存储解码后的数据及MCU控制固件,所述MCU控制固件,至少用于执行上述任一项所述的改进型米勒码解码方法;
所述MCU控制器用于调用并执行所述存储器中的所述MCU控制固件。
本发明的有益效果为:
本发明实施例提供的改进型米勒码解码方法、装置及设备,通过对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据;在有效数据中,对两次低电平窄脉冲周期之间的高电平周期进行计数,获取两次窄脉冲间隔的计数值;确定状态机的状态;根据状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,生成对应的目标数据的解码的时序信号,以实现对改进型米勒码的快速、便捷解码。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1(a)、图1(b)、图1(c)为现有技术中米勒码编码示意图;
图2为本发明实施例提供的一种改进型米勒码解码方法流程示意图;
图3为本发明实施例提供的一种状态机状态跳转示意图;
图4为本发明实施例提供的一种改进型米勒码解码装置的结构示意图;
图5为本发明实施例提供的一种改进型米勒码解码设备结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将对本发明的技术方案进行详细的描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式,都属于本发明所保护的范围。
图1(a)、图1(b)、图1(c)为现有技术中米勒码编码示意图,参阅图1(a)-图1(c),在现有技术中,改进型米勒编码为ISO14443A协议规定使用的数据编码,在1bit数据持续期间中间出现低电平的窄脉冲表示数据“1”,没有窄脉冲表示数据“0”,当有连续的数据“0”时,第二个“0”的开始位置会增加一个低电平的窄脉冲。由于上述改进型米勒码的特点使米勒码在NFC发起方调制时生成方式特性化,而如何进行对应的解码,而接收方进行解码的电路较为复杂。加之NFC设备需要对应从106kbps到848kbps共4种传输速率,增加了解码方法和解码装置的复杂性。
因此,如何实现便捷地对改进型米勒码解码,成为现有技术中亟待解决的技术问题。
基于此,本发明实施例提供一种改进型米勒码解码方法。
图2为本发明实施例提供的一种改进型米勒码解码方法流程示意图,请参阅图2,本发明实施例提供的方法,可以包括以下步骤:
S11、对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据。
在一个具体的实现过程中,可以应用本申请提供的改进型米勒码解码方法,来对目标数据进行解码。其中,可以定义任意接收到的改进型米勒码为目标数据,对目标数据进行解码。
例如,接收端在接收到目标数据后,对目标数据进行解码,对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据。
可选的,其中,判断接收的目标数据是否为有效数据,包括:对每bit数据宽度内窄脉冲的低电平的周期进行计数,若低电平的周期小于NFC协议规定的最小阈值,则窄脉冲无效;若低电平的周期大于NFC协议规定的最小阈值,则窄脉冲有效。
例如,可以根据NFC协议,获取协议规定的最小阈值;对每bit数据宽度内窄脉冲的低电平的周期进行计数,从而获得低电平周期。判断低电平周期和最小阈值的大小,在低电平的周期大于等于最小阈值时,窄脉冲有效。从而获取到有效数据。
S12、在有效数据中,对两次低电平窄脉冲周期之间的高电平周期进行计数,获取两次窄脉冲间隔的计数值。
例如,可以通过计算两次低电平窄脉冲周期之间的高电平周期,从而获取两次窄脉冲间隔。
S13、确定状态机的状态。
图3为本发明实施例提供的一种状态机状态跳转示意图。
可选的,确定状态机的状态,可以包括:
参阅图3,确定通信开始信息,获取状态机的跳转状态;在通信开始时,状态机的状态从IDLE跳转到SOF(参阅图3中的“1”);在状态机的状态为SOF时,如果两次窄脉冲的间隔小于1bit的周期宽度,则状态机的状态跳转到SEQ_Z(参阅图3中的“4”);如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5 bit的周期宽度,则状态机的状态跳转到SEQ_X(参阅图3中的“3”);如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE(参阅图3中的“2”);
在状态机的状态为SEQ_Z时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_X(参阅图3中的“6”);如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE(参阅图3中的“8”);
在状态机的状态为SEQ_X时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_Z(参阅图3中的“5”);如果两次窄脉冲间隔大于2 bit的周期宽度,则状态机的状态跳转回IDLE(参阅图3中的“7”)。
例如,其中,对第一次检测到有效的窄脉冲开始认为通信开始,此时状态机从IDLE跳转到SOF。
S14、根据状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,生成对应的目标数据的解码的时序信号。
可选的,其中根据状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,包括:在状态机状态为SEQ_X,两次窄脉冲间隔的计数值为小于1bit周期宽度时,解码数据为1;否则,对应的解码数据为0。
在解码的过程中,在状态机状态为SEQ_X,且,两次窄脉冲间隔的计数值为小于1bit周期宽度时,将数据解码为“1”,其他情况,则解码为“0”,从而生成解码的时序信号。
本发明实施例提供的改进型米勒码解码方法,通过对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据;在有效数据中,对两次低电平窄脉冲周期之间的高电平周期进行计数,获取两次窄脉冲间隔的计数值;确定状态机的状态;根据状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,生成对应的目标数据的解码的时序信号。从而实现对改进型米勒码的快速解码。
在上述实施例的基础上,可选的,还包括:不同传输速率下的1bit的周期宽度数据通过寄存器配置来进行不同传输速率的适配。
例如,NFC设备需要对应从106kbps到848kbps共4种传输速率,增加了解码方法和解码装置的复杂性,本实施例中,通过不同传输速率下的1bit的周期宽度可通过寄存器配置来实现不同传输速率的适配,解决了现有技术中不同传输速率下改进型米勒码解码困难的问题。
基于一个总的发明构思,本发明实施例还提供一种改进型米勒码解码装置。
图4为本发明实施例提供的一种改进型米勒码解码装置的结构示意图,请参阅图4,本发明实施例提供的装置,可以包括以下结构:检测模块41、第一计数模块42、第二计数模块43、第三计数模块44、解码状态机模块45和解码输出模块46;
检测模块41,用于检测确定通信的开始和结束;
第一计数模块42,用于确定每bit数据宽度;
第二计数模块43,用于对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据;
第三计数模块44,用于在有效数据中,对两次低电平窄脉冲周期之间的高电平周期进行计数,获取两次窄脉冲间隔的计数值;
解码状态机模块45,用于对状态进行跳转,确定状态机的状态;
解码输出模块46,用于根据状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,生成对应的目标数据的解码的时序信号。
可选的,还包括:寄存器模块;寄存器模块,用于配置不同传输速率下的1bit的周期宽度数据。
可选的,解码状态机模块,用于确定通信开始信息,获取状态机的跳转状态;在通信开始时,状态机的状态从IDLE跳转到SOF;
在状态机的状态为SOF时,如果两次窄脉冲的间隔小于1 bit的周期宽度,则状态机的状态跳转到SEQ_Z;如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5 bit的周期宽度,则状态机的状态跳转到SEQ_X;如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE;
在状态机的状态为SEQ_Z时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_X;如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE;
在状态机的状态为SEQ_X时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_Z;如果两次窄脉冲间隔大于2 bit的周期宽度,则状态机的状态跳转回IDLE。
可选的,解码输出模块,用于在状态机状态为SEQ_X,两次窄脉冲间隔的计数值为小于1bit周期宽度时,解码数据为1;否则,对应的解码数据为0。
关于上述实施例中的装置,其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述,此处将不做详细阐述说明。
本发明实施例提供的改进型米勒码解码装置,通过对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据;在有效数据中,对两次低电平窄脉冲周期之间的高电平周期进行计数,获取两次窄脉冲间隔的计数值;确定状态机的状态;根据状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,生成对应的目标数据的解码的时序信号。从而实现对改进型米勒码的快速解码。
基于一个总的发明构思,本发明实施例还提供一种虚改进型米勒码解码设备。
图5为本发明实施例提供的一种改进型米勒码解码设备结构示意图,请参阅图5,本发明实施例提供的一种改进型米勒码解码设备,包括:米勒码解码器51,MCU控制器52和存储器53;
存储器用于存储解码后的数据及MCU控制固件,MCU控制固件至少用于执行上述任一项实施例记载的改进型米勒码解码方法;
MCU控制器用于调用并执行存储器中的MCU控制固件。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
可以理解的是,上述各实施例中相同或相似部分可以相互参考,在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是,在本发明的描述中,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本发明的描述中,除非另有说明,“多个”的含义是指至少两个。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本发明各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种改进型米勒码解码方法,其特征在于,包括:
对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据;
在所述有效数据中,对两次低电平窄脉冲周期之间的高电平周期进行计数,获取两次窄脉冲间隔的计数值;
确定状态机的状态;
根据所述状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,生成对应的所述目标数据的解码的时序信号。
2.根据权利要求1所述的方法,其特征在于,在对目标数据进行解码,生成对应的所述目标数据的解码的时序信号,之后,还包括:不同传输速率下的1bit的周期宽度数据通过寄存器配置来进行不同传输速率的适配。
3.根据权利要求1所述的方法,其特征在于,所述判断接收的目标数据是否为有效数据,包括:
对每bit数据宽度内窄脉冲的低电平的周期进行计数,若所述低电平的周期小于NFC协议规定的最小阈值,则所述窄脉冲无效;
若所述低电平的周期大于NFC协议规定的最小阈值,则所述窄脉冲有效。
4.根据权利要求1所述的方法,其特征在于,所述确定状态机的状态,包括:
确定通信开始信息,获取状态机的跳转状态;
在通信开始时,状态机的状态从IDLE跳转到SOF;
在状态机的状态为SOF时,如果两次窄脉冲的间隔小于1 bit的周期宽度,则状态机的状态跳转到SEQ_Z;如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5 bit的周期宽度,则状态机的状态跳转到SEQ_X;如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE;
在状态机的状态为SEQ_Z时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_X;如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE;
在状态机的状态为SEQ_X时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_Z;如果两次窄脉冲间隔大于2 bit的周期宽度,则状态机的状态跳转回IDLE。
5.根据权利要求4所述的方法,其特征在于,所述根据所述状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,包括:
在状态机状态为SEQ_X,两次窄脉冲间隔的计数值为小于1bit周期宽度时,解码数据为1;否则,对应的解码数据为0。
6.一种改进型米勒码解码装置,其特征在于,包括:检测模块、第一计数模块、第二计数模块、第三计数模块、解码状态机模块和解码输出模块;
所述检测模块,用于检测确定通信的开始和结束;
所述第一计数模块,用于确定每bit数据宽度;
所述第二计数模块,用于对每bit数据宽度内的低电平周期进行计数,判断接收的目标数据是否为有效数据,获取有效数据;
所述第三计数模块,用于在所述有效数据中,对两次低电平窄脉冲周期之间的高电平周期进行计数,获取两次窄脉冲间隔的计数值;
所述解码状态机模块,用于对状态进行跳转,确定状态机的状态;
所述解码输出模块,用于根据所述状态机的状态和两次窄脉冲间隔的计数值,对目标数据进行解码,生成对应的所述目标数据的解码的时序信号。
7.根据权利要求6所述的装置,其特征在于,还包括:寄存器模块;
所述寄存器模块,用于配置不同传输速率下的1bit的周期宽度数据。
8.根据权利要求6所述的装置,其特征在于,所述解码状态机模块,用于确定通信开始信息,获取状态机的跳转状态;在通信开始时,状态机的状态从IDLE跳转到SOF;
在状态机的状态为SOF时,如果两次窄脉冲的间隔小于1 bit的周期宽度,则状态机的状态跳转到SEQ_Z;如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5 bit的周期宽度,则状态机的状态跳转到SEQ_X;如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE;
在状态机的状态为SEQ_Z时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_X;如果两次窄脉冲间隔大于1.5 bit的周期宽度,则状态机的状态跳转回IDLE;
在状态机的状态为SEQ_X时,如果两次窄脉冲间隔大于等于1 bit的周期宽度,小于1.5bit的周期宽度,则状态机的状态跳转到SEQ_Z;如果两次窄脉冲间隔大于2 bit的周期宽度,则状态机的状态跳转回IDLE。
9.根据权利要求8所述的装置,其特征在于,所述解码输出模块,用于在状态机状态为SEQ_X,两次窄脉冲间隔的计数值为小于1bit周期宽度时,解码数据为1;否则,对应的解码数据为0。
10.一种改进型米勒码解码设备,其特征在于,包括:米勒码解码器,MCU控制器和存储器;
所述存储器用于存储解码后的数据及MCU控制固件,所述MCU控制固件至少用于执行上述权利要求1~5任一项所述的改进型米勒码解码方法;
所述MCU控制器用于调用并执行所述存储器中的所述MCU控制固件。
CN202011287633.7A 2020-11-17 2020-11-17 改进型米勒码解码方法、装置及设备 Pending CN112291170A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011287633.7A CN112291170A (zh) 2020-11-17 2020-11-17 改进型米勒码解码方法、装置及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011287633.7A CN112291170A (zh) 2020-11-17 2020-11-17 改进型米勒码解码方法、装置及设备

Publications (1)

Publication Number Publication Date
CN112291170A true CN112291170A (zh) 2021-01-29

Family

ID=74399017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011287633.7A Pending CN112291170A (zh) 2020-11-17 2020-11-17 改进型米勒码解码方法、装置及设备

Country Status (1)

Country Link
CN (1) CN112291170A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0299639A2 (en) * 1987-07-13 1989-01-18 David Systems, Inc. Digital data communications system
CN103106379A (zh) * 2013-01-09 2013-05-15 北京工业大学 一种具有鲁棒性的非接触式ic卡收数方法
CN104702545A (zh) * 2013-12-05 2015-06-10 上海华虹集成电路有限责任公司 typeA有源天线应用从模式载波解调自动控制电路
CN105007102A (zh) * 2015-08-18 2015-10-28 珠海市一微半导体有限公司 修正米勒编码信源解码电路及其解码方法和节能控制方法
CN107465418A (zh) * 2017-09-26 2017-12-12 武汉芯昌科技有限公司 一种支持4种通讯速率的14443Type‑A发射编码电路
CN109412757A (zh) * 2018-12-07 2019-03-01 上海爱信诺航芯电子科技有限公司 一种修正Miller自适应解码方法及装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0299639A2 (en) * 1987-07-13 1989-01-18 David Systems, Inc. Digital data communications system
CN103106379A (zh) * 2013-01-09 2013-05-15 北京工业大学 一种具有鲁棒性的非接触式ic卡收数方法
CN104702545A (zh) * 2013-12-05 2015-06-10 上海华虹集成电路有限责任公司 typeA有源天线应用从模式载波解调自动控制电路
CN105007102A (zh) * 2015-08-18 2015-10-28 珠海市一微半导体有限公司 修正米勒编码信源解码电路及其解码方法和节能控制方法
CN107465418A (zh) * 2017-09-26 2017-12-12 武汉芯昌科技有限公司 一种支持4种通讯速率的14443Type‑A发射编码电路
CN109412757A (zh) * 2018-12-07 2019-03-01 上海爱信诺航芯电子科技有限公司 一种修正Miller自适应解码方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈振: "NFC标签芯片信道编解码单元和信息安全单元设计", 《中国优秀硕士学位论文全文数据库》 *

Similar Documents

Publication Publication Date Title
CN101322370B (zh) 正交解调装置和正交解调方法
JP5225816B2 (ja) 半導体装置
JP4206109B2 (ja) 無線タグ読取り装置
JP6586222B2 (ja) 簡素な受信機のための無線送信方法
US8250451B2 (en) IC card, information processing device, communication type identification method, and program
US9451543B2 (en) Wireless communication method for transmitting message to slave devices from master devices
US8422596B2 (en) Communication device, communication method, and program
JP2008502189A (ja) 電磁トランスポンダのチャージ変調方法
JP5428364B2 (ja) 非接触型通信装置、その復号部
US20210226828A1 (en) Transmitter, network node, method and computer program
CN112291170A (zh) 改进型米勒码解码方法、装置及设备
CN102129586B (zh) 信息编码方法、读写器到标签的信息传输方法和装置
CN109347605B (zh) 一种编码方法、解码方法及装置、计算机可读存储介质
US8045648B2 (en) Amplitude-shift-keying (ASK) radio-frequency (RF) signal decoding device and method thereof
JP2005515739A (ja) 電子ラベルを用いた通信システム及び方法
CN113472374B (zh) 设备唤醒方法和唤醒接收机
EP3704838B1 (en) Transmitter, network node, method and computer program for transmitting binary information
CN114449500A (zh) 近场通信的方法、装置和芯片
CN109412757B (zh) 一种修正Miller自适应解码方法及装置
JP2009271775A (ja) 受信装置
CN114124163B (zh) 电子标签的解码方法、装置、设备和存储介质
KR102463259B1 (ko) 데이터 수신 장치 및 그를 포함하는 무선 충전 모듈
JP2000501581A (ja) 無線の電磁伝送区間を介して1つの端末とポータブルデータ担体との間でデータを伝送する方法
CN117596311A (zh) Rfid芯片的多协议解码电路
CN117939597A (zh) 信号发送方法、信息确定方法、通信节点及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210129