CN112290914A

CN112290914A - 用于对多个脉冲信号进行滤波的设备和方法

Info

Publication number: CN112290914A
Application number: CN202010709868.4A
Authority: CN
Inventors: 马努埃尔·V·D·布鲁克; 罗兰·史列夫
Original assignee: Comet AG
Current assignee: Comet AG
Priority date: 2019-07-23
Filing date: 2020-07-22
Publication date: 2021-01-29
Also published as: EP3771100A1; US11335538B2; JP7449188B2; US20210027989A1; JP2021019359A

Abstract

本发明涉及一种用于对多个脉冲信号进行滤波的滤波器单元，该滤波器单元包括多个并联连接的滤波电路。每个滤波电路包括输入和输出，其中，输入被配置为接收输入信号的幅度，并且输出被配置为激活输出信号。每个滤波电路具有指定的滤波器电平，并且还包括脉冲电平检测电路，该脉冲电平检测电路被配置为检测输入信号的脉冲电平的状态变化。状态变化包括从第一脉冲电平到第二脉冲电平的转变，并且如果脉冲电平对应于滤波电路的指定的滤波器电平，则激活所述滤波电路的输出。

Description

用于对多个脉冲信号进行滤波的设备和方法

技术领域

本发明涉及一种用于对多个脉冲信号进行滤波的滤波器单元，所述滤波器单元包括多个并联连接的滤波电路。每个滤波电路包括输入和输出，其中，输入被配置为接收输入信号的幅度，输出被配置为激活输出信号。每个滤波电路具有指定的滤波器电平，并且还包括脉冲电平检测电路，脉冲电平检测电路被配置为检测输入信号的脉冲电平的状态变化。状态变化包括从第一脉冲电平到第二脉冲电平的转变，并且如果脉冲电平对应于滤波电路的指定的滤波器电平，则激活所述滤波电路的输出。

此外，本发明涉及一种用于对多个脉冲信号进行滤波的方法，其中，滤波器单元包括并联连接的多个滤波电路。每个滤波电路包括输入和输出。输入被配置为接收输入信号的幅度，输出被配置为激活输出信号。每个滤波电路具有指定的滤波器电平，并且还包括脉冲电平检测电路。该方法包括以下步骤：检测输入信号的脉冲电平的状态变化；如果脉冲电平对应于滤波电路的指定的滤波器电平，则激活指定的滤波电路的输出。

此外，本发明涉及一种用于对多个脉冲信号进行滤波的滤波器单元，包含将数据存储到存储设备中的装置。一种滤波电路，包括至少一个输入和输出。至少一个输入被配置为接收输入信号的幅度，输出被配置为将信号信息输出到存储设备。滤波电路在给定的时间(t1)具有指定的滤波器值(fv1)。该滤波电路还包括至少一个脉冲电平检测电路，脉冲电平检测电路被布置为检测输入信号的主脉冲电平的状态变化。状态变化可以包括从第一脉冲电平到第二脉冲电平的转变。如果主脉冲电平对应于滤波电路的指定的滤波器值(fv1)，则该滤波电路的输出和状态都存储在存储设备的存储器m1中，滤波电路的指定的滤波器值被改变为新值(fv2)，从而在比t1迟的时间t2检测主脉冲电平的不同的状态变化。

背景技术

众所周知，射频(RF)发生器可以在各种应用中提供功率，包括在用于制造半导体的等离子工具中(例如薄膜的沉积，蚀刻和修饰)。

RF发生器还可以用于医疗设备(例如，电外科设备和诸如磁共振成像(MRI)机器的医学影像机器)、食品包装以及商业表面改性和涂层。

由于通常被限制在专用等离子体处理室内的离子体成分(离子，电子，中性原子和反应性物种)的复杂性，一种特别苛刻的应用是为产生和控制等离子体处理步骤提供功率。例如，在常规的等离子体蚀刻中，连续波RF功率(所谓的“CW RF功率”)被输送到等离子体处理室。RF通常是指20kHz至300GHz范围内的频率，然而，工业等离子体工艺中通常使用更特定的频率，特别地包括2MHz，6.78MHz，13.56MHz，27.12MHz，40.68MHz，或/和任何其他合适的频率或频率组合。

与所采用的频率无关，使用连续波RF功率进行等离子体处理的一个问题是可能会发生充电损坏。输送脉冲功率而不是连续波RF功率可以防止电荷积聚，并可以减轻充电损坏影响。现有技术中已存在用于传送脉冲功率信号的系统。

但是，这些系统具有各种缺陷和缺点。一个技术问题领域是现有技术的系统没有解决在准确测量脉冲信号传递的功率方面的复杂性和困难。这可能导致关键处理步骤的重复性不准确。例如，由于这种功率发生器中存在的滤波器，所产生的脉冲的脉冲持续时间，特别是窄脉冲，受到限制。实际上，需要建立滤波器并激活滤波器，以允许对所需脉冲进行准确的功率测量。因此，滤波器的建立时间(settling time)通常对脉冲持续时间有负面影响，因为它不允许在短脉冲内进行足够准确的测量。换句话说，对于现有技术系统，必须接受比制造过程实际所需的更长的脉冲，或者通常不太准确的测量，因此必须接受功率受控的功率。

因此，能够实现具有更快的建立时间的滤波器将不再限制脉冲持续时间，因此，因此将允许以很好的控制方式提供准确的脉冲功率，在提供非常短的脉冲时也是如此。非常短的脉冲是有益的，特别是对用于制造半导体的最苛刻的等离子体处理工具的供电。

发明内容

本发明的发明目的是提供一种滤波器单元和一种方法，该滤波器单元和方法减少了滤波器的建立时间，并且提供了对用于等离子体处理的脉冲特性的更好的测量，尤其适合等离子体蚀刻工艺。

根据本发明的第一方面，该目的通过一种用于对多个脉冲信号进行滤波的滤波器单元来解决。滤波器单元包括彼此并联连接的多个滤波电路。每个滤波电路包括输入和输出。输入被配置为接收输入信号的幅度，并且输出被配置为激活输出信号。每个滤波电路具有指定的滤波器电平，并且还包括脉冲电平检测电路，该脉冲电平检测电路被配置为检测脉冲电平的状态变化，其中状态变化包括从第一脉冲电平到第二脉冲电平的转变。如果脉冲电平对应于滤波电路的指定的滤波器电平，则激活所述滤波电路的输出。

由于滤波器处于稳定状态，因此可以大大减少滤波器单元的建立时间。此外，这可以更好和更快的测量输入信号的幅度。滤波器单元有利于测量持续时间比滤波电路的建立时间更短的脉冲。

在根据本发明第一方面的第一实施例中，滤波电路的的数量对应于输入信号的脉冲电平的数量。

这使得过滤器单元的整体建立时间可以有利地适应必要的脉冲电平的变化或动态使用，例如用于转移脉冲能量到等离子体。

在根据本发明的第一方面的第二实施例中，滤波电路的数量对应于多脉冲信号的脉冲电平转变的数量。

这有利于根据多个脉冲电平转变(例如从第一“非零”脉冲电平到另外的“非零”脉冲电平的转变)动态减少滤波器单元的建立时间。

在根据本发明的第一方面的第三实施例中，脉冲电平检测电路和/或至少一个滤波电路包括逻辑门元件。

这有利于提高滤波电路的信号处理速度，以减少滤波器单元的建立时间。

在根据本发明的第一方面的第四实施例中，脉冲电平检测电路包括至少一个与门，其被布置为接收至少一个脉冲电平和至少一个指定的滤波器电平。

在根据本发明的第一方面的第五实施例中，脉冲电平检测电路和/或至少一个滤波电路被配置为现场可编程门阵列(FPGA)或其他可编程逻辑元件。

这样有利于标准脉冲的快速测量过程。

在根据本发明的第一方面的第六实施例中，脉冲电平检测电路连接到滤波器单元的另外的输入，并且该另外的输入被布置为在滤波器单元的输出端使能输出信号。

在根据本发明的第一方面的第七实施例中，滤波器单元还包括多路复用器，该多路复用器连接到滤波电路的输出。

通过多路复用选择必要的输出信号以将脉冲能量传输到应用，例如传输到等离子体处理应用，这可以减少最终输出的全局建立时间。

在根据本发明的第一方面的第八实施例中，滤波器单元串联连接至至少一个另外的滤波器单元。

在根据本发明的第一方面的第九实施例中，滤波电路的数量是4。

当实现用于双脉冲电平RF发生器的滤波器时，这样的布置是非常有利的，因为它提供了具有有限数量的滤波电路的简单的滤波器单元，同时仍然为该特定脉冲信号的所有可能的状态变化提供了足够的滤波器。

在根据本发明的第一方面的第十实施例中，滤波电路的数量是8。

这种布置在中等复杂的滤波器单元和真正的多电平脉冲(超过3个非零电平)之间的一种特别好的配置折衷方案。

然而，应当理解，本发明的滤波器单元中使用的滤波电路的数量本身不受限制。根据脉冲电平的数量和这些脉冲电平之间的转变的数量(通常称为“状态变化”)，根据本发明的设备可以包括多个(n≥8或甚至n≥24)滤波电路。作为说明性示例，可以设想一种先进的RF发生器来输出具有各种幅度和各种宽度的脉冲的RF功率，并且这需要能够快速处理例如提供给等离子体处理的RF功率信号的大量状态变化的滤波单元。与连续波RF发生器相比，这种先进的多脉冲RF发生器的优点在于可以更好地控制等离子体成分。基本上，当由这种发生器提供能量时，它提供了更多的“旋钮(knob)”来调节等离子体处理工具。得益于窄脉冲持续时间的能力，本发明的滤波器设备改进了这种先进的发生器。

在根据本发明的第一方面的第十一个实施例中，滤波器单元还包括将数据存储到存储设备中的装置。

该存储设备有利地使能与脉冲，脉冲电平，激活周期或建立时间相关的数据的历史存储。作为滤波器单元的一部分的该存储设备可以被实现为数字设备或模拟设备。

在根据本发明第二方面的第十二实施例中，用于对多个脉冲信号进行滤波的滤波器单元包括将数据存储到存储设备中的装置。一种滤波电路，包括至少一个输入和输出，其中，至少一个输入被配置为接收输入信号的幅度，输出被配置为将信号信息输出至存储设备。所述滤波电路在给定时间(t1)具有指定的滤波器值(fv1)，并且还包括至少一个脉冲电平检测电路，所述至少一个脉冲电平检测电路被配置为检测输入信号的主脉冲电平的状态变化。所述状态变化可以包括从第一脉冲电平到第二脉冲电平的转变，如果主脉冲电平对应于滤波电路的指定滤波器值(fv1)，则将该滤波电路的输出和状态存储到存储设备的存储器m1中。将滤波电路的指定的滤波器值改变为新值(fv2)，以便在比t1晚的时间t2检测主脉冲电平的不同的状态变化。

根据本发明的第三方面，提供了一种对多个脉冲信号进行滤波的方法，其中，滤波器单元包括并联连接的多个滤波电路。每个滤波电路包括输入和输出。输入被配置为接收输入信号的幅度，输出被配置为激活输出信号。每个滤波电路具有指定的滤波器电平，并且还包括脉冲电平检测电路。该方法包括以下步骤：检测输入信号的脉冲电平的状态变化，如果该脉冲电平对应于滤波电路的所指定的滤波器电平，则激活所指定的滤波电路的输出。

由于滤波器处于稳定状态，因此可以大大减少滤波器单元的建立时间。

附图说明

下面将参考在以下附图中详细解释的不同示例性实施例来描述本发明：

图1示出了根据本发明的滤波器单元的实施例的示意图，

图2示出了根据本发明的滤波器单元的另一实施例的示意图，

图3示出了根据本发明的滤波器单元的另一实施例的示意图，

图4示出了根据本发明的滤波器单元的实施例的滤波电路的状态的仿真结果和输出信号的功率测量。

具体实施方式

图1示出了根据本发明的滤波器单元100的实施例的示意图，该滤波器单元100包括并联连接的三个滤波电路110、120、130。还显示了在三电平示例情况下多电平脉冲的概念。对电平或滤波电路的数量没有理论上的限制。可选地，也可以配置或设置具有4或8个滤波电路或任何其他数量n的滤波器单元100。

每个滤波电路110、120、130接收三个不同的输入信号。

第一输入信号是等待时间脉冲电平信号1。信号1基于脉冲设定电平输入信号(图1中未显示)，该脉冲设定电平输入信号被延时了IQ解调延迟时间和第一级滤波器延迟时间(未在图1中显示)。

第二输入信号，即延迟建立时间脉冲电平信号2，被延时了第一级滤波器(图1中未示出)的建立时间。

第三输入信号是经过第一级电平脉冲(LP)滤波的IQ信号3，其基于输入信号(未显示)，该信号由IQ解调滤波器和第一级电平脉冲(LP)滤波器进行修改。该信号与输入信号的幅度有关。

这三个输入信号表示滤波器单元100的每个滤波电路110、120、130的输入。

将延时脉冲电平信号1和延迟建立时间脉冲电平信号2与脉冲滤波器电平进行比较。

通过脉冲电平检测电路有效地进行该比较，该脉冲电平检测电路被配置为检测输入信号的脉冲电平的状态变化。状态变化包括从第一脉冲电平到第二脉冲电平的转变。

例如，这种状态变化可以从“脉冲开启”模式变化为“脉冲关闭”模式。每种模式包括相关的脉冲电平和相关的脉冲电平幅度。因此，这种变化也可以是从一个“非零”脉冲电平到另一个“非零”脉冲电平的状态变化。“非零”由脉冲电平的正或负幅度值定义，该值不等于零值。

在功能上，在出现新的脉冲电平的情况下，包括滤波电路110、120、130的滤波器单元100在第一级滤波器的建立时间内禁用。在该建立时间内，滤波器单元100的状态以及因此每个滤波电路110、120、130的状态被暂停。滤波器单元100的IQ输出信号4、5、6保持其最后的计算值，这些值是在滤波电路110、120、130的最后使能状态结束时获得的。

在第一级滤波器的建立时间之后，包括滤波电路110、120、130的滤波器单元100被使能。现在，根据每个滤波电路110、120、130的特定滤波器特性，计算并调整IQ输出信号4、5、6的值。

滤波电路110、120、130的滤波特性包括例如滤波电路110、120、130的配置或设计或脉冲电平检测电路111、121、131的配置或设计。

滤波电路110、120、130和/或脉冲电平检测电路中的至少一个包括用于计算IQ输出信号4、5、6的逻辑门元件。

作为示例，脉冲电平检测电路111、121、131中的每一个或至少之一可选地包括一个与门，其被布置为接收至少一个脉冲电平和至少一个指定的滤波器电平。指定的滤波器电平是滤波器特性之一。

可选地，脉冲电平检测电路和/或至少一个滤波电路被配置为现场可编程门阵列(FPGA)或其他可编程逻辑元件。

脉冲电平检测电路111、121、131连接到滤波器单元100的另一输入，并且该输入被布置为在滤波器单元100的输出端使能输出信号。如图1所示，该另外的输入为“滤波器使能”单元，其被配置为使得能够提供滤波器单元100的输出信号4、5、6。

在建立时间过去之后，并且仅在脉冲电平等于脉冲电平检测电路111、121、131的指定的滤波器电平的情况下，才能够使相应的滤波电路110、120、130提供IQ输出信号4，5，6中的一个，将剩余的滤波电路110，120，130将被禁用或者处于暂停状态。

在另一个实施例中，用于对多个脉冲信号进行滤波的滤波器单元100包括用于将数据存储到存储设备112、122、132(未示出)中的装置。滤波电路110、120、130包括至少一个输入和输出。至少一个输入被配置为接收输入信号3的幅度，并且输出被配置为将信号信息输出至存储设备112、122、132。滤波电路110、120、130在给定时间(t1)内具有指定的滤波器值(fv1)。滤波电路110、120、130还包括至少一个脉冲电平检测电路111、121、131，其被布置为检测输入信号的主脉冲电平的状态变化。状态变化可以包括从第一脉冲电平到第二脉冲电平的转变。如果主脉冲电平对应于滤波电路的指定的滤波器值(fv1)，则该滤波电路110、120、130的输出和状态存储在存储设备112、122、132的存储器m1中，并且将滤波电路110、120、130的指定的滤波值改变为新值(fv2)，以便在晚于t1的时间t2，检测主脉冲电平的不同的状态变化。

在以上实施例中，提供了一种对多个脉冲信号进行滤波的方法。其中，滤波器单元100包括并联连接的多个滤波电路110、120、130。每个滤波电路110、120、130包括输入和输出。滤波器单元100的输入被配置为接收输入信号3的幅度，并且输出被配置为激活输出信号4、5、6，如图1和图2所示。每个滤波电路110、120滤波器130、130具有指定的滤波器电平，例如，如图1和图2所示，电平为电平0至电平2。每个滤波电路110、120、130还包括脉冲电平检测电路111、121、131。脉冲电平检测电路111、121、131检测输入信号的脉冲电平的状态变化，并且如果该脉冲电平对应于滤波电路110、120、130的指定的滤波器电平，则滤波器单元100激活指定的滤波器电路110、120、130的输出。

图2示意性地给出了根据本发明的滤波器单元100的另一实施例。在附图或实施例中描绘的相同的组件和信号包含相同的附图标记，以便于更容易理解。

如图2所示，滤波器单元100的该实施例也包括三个滤波电路110、120、130，它们如图1已经说明的那样并联连接。

在该实施例中，滤波器单元100进一步包括用于复用滤波器单元100的输出信号4、5、6的多路复用器140。多路复用器140被配置为接收四个输入信号。这四个信号包括已在图1中说明的IQ输出信号4、5、6和延迟时间脉冲电平信号1。

图2还示意了在三电平和多路复用输出的示例情况下的多电平脉冲的概念。对电平或滤波电路的数量没有理论上的限制。

在图2中，滤波电路110、120、130和脉冲电平检测电路111、121、131以与图1中说明的相同的方式设计或配置。这些电路的每个功能都相同，已经根据图1进行了描述。

在功能上，在该实施例中，在经过第一级滤波器的建立时间段之后，使能包括滤波电路110、120、130的滤波器单元100。现在，根据每个滤波电路110、120、130的特定滤波器特性来计算并调整IQ输出信号4、5、6的值。

仅在实际选择的脉冲电平等于脉冲电平检测电路111、121、131的指定的滤波器电平的情况下，才可以使相应的滤波电路110、120、130能够提供IQ输出信号4、5、6中的一个，其余滤波电路将被禁用或处于暂停状态。

作为示例，脉冲电平检测电路111、121、131中的每一个或至少之一可选地包括一个与门，其被布置为接收至少一个脉冲电平和至少一个指定的滤波器电平。指定的滤波器级别是滤波器特性之一。

脉冲电平检测电路111、121、131连接到滤波器单元100的另外的输入，并且该输入被布置为在滤波器单元100的输出端使能输出信号。如图2所示，该另外的输入为“滤波器使能”单元，其被配置为使得能够提供滤波器单元100的输出信号4、5、6。

图3描绘了根据本发明的滤波器单元100的另一实施方式。在附图或实施例中描绘的相同的组件和信号包含相同的附图标记，以便于更容易理解。

在图3中，滤波电路110、120、130和脉冲电平检测电路111、121、131以与图1或图2中说明的相同的方式设计或配置。这些电路的功能，已根据图1或图2进行了描述。

除了图1和图2之外，在图3的该实施例中，作为选择，根据本发明的滤波器单元100串联连接至另外的滤波器单元。如图3所示，该另外的滤波器单元是第一级电平脉冲滤波器单元150。

滤波器单元150的第一输入信号是延迟脉冲电平信号1。信号1基于脉冲设定电平输入信号(图1中未示出)，该脉冲设定电平输入信号被延时了IQ解调延迟时间和第一级滤波器延迟时间(图1中未显示)。

第二输入信号，即延迟建立时间脉冲电平信号2，被延时了第一级滤波器的建立时间。

第三输入信号是经过第一级电平脉冲(LP)滤波的IQ信号3，基于输入信号1，该信号由IQ解调滤波器和第一级电平脉冲(LP)滤波器修改。

图4描绘了具有3个脉冲电平和3个滤波电路110、120、130的滤波器单元100的示例实施例的仿真结果。

在这个例子中，脉宽是8μs。中间曲线44、45、46示出了相对于顶部曲线40、41、42(图上部)上示出的脉冲电平如何激活(“使能”)滤波电路110、120、130。每个滤波电路110、120、130在其相应脉冲电平的第一个周期中被初始化，在图4中该第一个周期对应于初始的24μs。

然后，底部曲线(图下部)显示了每个脉冲电平40、41、42的功率设定点和实际功率值。可以看到，实际功率值与设定值相对应，并且延时减少到仅0.45μs。还可以看出，在3个初始化脉冲期间，延时大约为4μs。减少的时间0.45μs对应于系统延迟(独立于滤波器本身)，这可以在将底部曲线与顶部曲线进行比较时看到，这意味着建立时间已有效的减小至0μs。在实际情况下，代替该模拟值，该值可能非零，但会很小。

应当明确指出，本发明的一个主题可以有利地与本发明的上述方面的另一主题和/或与附图中所示的特征组合，即单独地或以任意组合地组合。

参考符号列表

1 延迟脉冲电平信号

2 延迟建立时间脉冲电平信号

3 第一级电平脉冲(LP)已滤波的IQ信号

4 IQ输出信号

5 IQ输出信号

6 IQ输出信号

40 脉冲设定电平

41 延迟建立时间脉冲电平

42 延迟脉冲电平

44 滤波电路0的脉冲曲线

45 滤波电路1的脉冲曲线

46 滤波电路2的脉冲曲线

100 滤波器单元，第二级LP滤波器

110 滤波电路，电平滤波器级别0

111 脉冲电平检测电路

112 存储设备

120 滤波电路，电平滤波器级别1

121 脉冲电平检测电路

122 存储设备

130 滤波电路，电平滤波器级别2

131 脉冲电平检测电路

132 存储设备

140 多路复用器

150 另外的滤波器单元，第一级LP滤波器

Claims

1.一种用于对多个脉冲信号进行滤波的滤波器单元(100)，包括：

多个并联连接的滤波电路(110、120、130)，每个所述滤波电路(110、120、130)包括输入和输出，其中，所述输入被配置为接收输入信号(3)的幅度，所述输出被配置为激活输出信号(4、5、6)，其特征在于：

每个所述滤波电路(110、120、130)具有指定的滤波器电平，并且还包括脉冲电平检测电路(111、121、131)，所述脉冲电平检测电路(111、121、131)被配置为检测所述输入信号的脉冲电平的状态变化，所述状态变化包括从第一脉冲电平到第二脉冲电平的转变；以及

如果所述脉冲电平对应于所述滤波电路(110、120、130)的所述指定的滤波器电平，则激活所述滤波电路(110、120、130)的所述输出。

2.根据权利要求1所述的滤波器单元(100)，其特征在于，所述滤波电路(110、120、130)的数量对应于所述输入信号的脉冲电平的数量。

3.根据权利要求1所述的滤波器单元(100)，其特征在于，所述滤波电路(110、120、130)的数量对应于多脉冲信号的脉冲电平转变的数量。

4.根据前述权利要求中的任一项所述的滤波器单元(100)，其特征在于，所述脉冲电平检测电路(111、121、131)和/或至少一个所述滤波电路(110、120、130)包括逻辑门元件。

5.根据前述权利要求中的任一项所述的滤波器单元(100)，其特征在于，所述脉冲电平检测电路(111、121、131)包括至少一个与门，所述与门被布置为接收至少一个脉冲电平和至少一个指定的滤波器电平。

6.根据前述权利要求中的任一项所述的滤波器单元(100)，其特征在于，所述脉冲电平检测电路(111、121、131)和/或至少一个所述滤波电路(110、120、130)被配置为现场可编程门阵列(FPGA)或其他可编程逻辑元件。

7.根据前述权利要求中的任一项所述的滤波器单元(100)，其特征在于，所述脉冲电平检测电路(111、121、131)连接到所述滤波器单元(100)的另外的输入，并且所述另外的输入被布置为在所述滤波器单元(100)的所述输出端使能所述输出信号(4,5,6)。

8.根据前述权利要求中的任一项所述的滤波器单元(100)，其特征在于，所述滤波器单元(100)还包括多路复用器(140)，连接到所述滤波电路(110、120、130)的所述输出。

9.根据前述权利要求中的任一项所述的滤波器单元(100)，其特征在于，所述滤波器单元(100)与至少一个另外的滤波器单元(150)串联连接。

10.根据前述权利要求中的任一项所述的滤波器单元(100)，其特征在于，所述滤波电路(110、120、130)的数量为4。

11.根据前述权利要求中的任一项所述的滤波器单元(100)，其特征在于，所述滤波电路(110、120、130)的数量为8。

12.根据前述权利要求中的任一项所述的滤波器单元(100)，其特征在于，所述滤波器单元(100)还包括将数据存储到存储设备(112、122、132)中的装置。

13.一种用于对多个脉冲信号进行滤波的滤波器单元(100)，包括：

将数据存储到存储设备(121、122、132)的装置，

包括至少一个输入和输出的滤波电路(110、120、130)，

其中，至少一个所述输入被配置为接收输入信号的幅度，并且所述输出被配置为向所述存储设备输出信号信息，其特征在于：

所述滤波电路(110、120、130)在给定时间(t1)具有指定的滤波器值(fv1)，并且还包括至少一个脉冲电平检测电路(111、121、131)，所述至少一个脉冲电平检测电路(111、121、131)被布置为检测所述输入信号的主脉冲电平的状态变化，其中，所述状态变化可以包括从第一脉冲电平到第二脉冲电平的转变；以及

如果所述主脉冲电平对应于所述滤波电路(110、120、130)的所述指定的滤波器值(fv1)，则所述滤波电路(110、120、130)的所述输出和状态存储在所述存储设备(112、122、132)的存储器m1中，并将所述滤波电路(110、120、130)的所述指定的滤波器值改变为新值(fv2)，从而在比t1迟的时间t2检测主脉冲电平的不同的状态变化。

14.一种对多个脉冲信号进行滤波的方法，

其中，滤波器单元(100)包括并联连接的多个滤波电路(110、120、130)，每个所述滤波电路(110、120、130)包括输入和输出，其中，所述输入被配置为接收输入信号的幅度，并且所述输出被配置为激活输出信号，每个所述滤波电路(110、120、130)具有指定的滤波器电平，并且还包括脉冲电平检测电路(111，121，131)，其特征在于，所述方法包括以下步骤：

检测所述输入信号的脉冲电平的状态变化；以及

如果所述脉冲电平对应于所述滤波电路(110、120、130)的所述指定的滤波器电平，则激活指定的所述滤波电路(110、120、130)的所述输出。