CN112286855A - 一种通过逻辑芯片实现的自适应sgpio解码器及程序 - Google Patents
一种通过逻辑芯片实现的自适应sgpio解码器及程序 Download PDFInfo
- Publication number
- CN112286855A CN112286855A CN202011151896.5A CN202011151896A CN112286855A CN 112286855 A CN112286855 A CN 112286855A CN 202011151896 A CN202011151896 A CN 202011151896A CN 112286855 A CN112286855 A CN 112286855A
- Authority
- CN
- China
- Prior art keywords
- logic chip
- sgpio
- signal
- hard disk
- adaptive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 title claims description 18
- 238000001514 detection method Methods 0.000 claims description 40
- 230000005669 field effect Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 claims description 4
- 230000004048 modification Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/325—Display of status information by lamps or LED's
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开一种通过逻辑芯片实现的自适应SGPIO解码器及程序，其中，通过逻辑芯片电性连接通道选择器的输出端；所述通道选择器的输入端分别连接RAID卡和南桥芯片；所述RAID卡电性连接SAS硬盘，所述南桥芯片电性连接SATA硬盘；所述逻辑芯片电性连接SAS硬盘指示灯和SATA硬盘指示灯。本发明通过通道选择器连接所述逻辑芯片，只需1组SGPIO信道连接到所述逻辑芯片，能够精简PCB线路，减少所述逻辑芯片IO口的占用；对于所述逻辑芯片，由于仅采用一组SGPIO解码电路就能够实现对两种不同的SGPIO信号的解码，从而降低所述逻辑芯片的逻辑资源耗用,降低成本。只需极小的修改程序即可应对其它特殊应用不同长度的SGPIO信号解析，方便厂商根据自身产品需求设计硬盘指示灯的控制。
Description
技术领域
本发明涉及信号解码领域，尤其涉及一种通过逻辑芯片实现的自适应SGPIO解码器及程序。
背景技术
SGPIO总线是通用服务器和磁盘阵列服务器中SATA/SAS硬盘使用的总线，SGPIO是串行总线主要的用途在于以较少的信号线传送至多8个硬盘的状态信号(Active/Locate/Error)并通过控制单元根据状态信号控制服务器硬盘指示灯，让用户或系统管理员可以实时了解系统上每个储存设备的工作状态。
SGPIO由SClock、SLoad、SDataOut、SDataIn四根信号组成，数据在SClock的上升沿从主控(PCH或RAID卡)输出，接收端(复杂可编程逻辑器)需在SClock的下降沿拮取有效数据。在实际应用中，同一套系统可能在不同的使用场合会使用不同的硬盘，但是主板上的PCH南桥芯片只支持SATA硬盘,所以当需要使用高性能SAS硬盘时就必需在系统上装上RAID卡并将SAS硬盘连接到RAID卡上。因此SGPIO总线信号可能会有两个来源，一个是主板上的PCH(俗称为南桥芯片)另一个来源则是RAID卡，使用SGPIO总线的硬盘有两种分别是SATA硬盘和SAS硬盘，
PCH或RAID卡收集背板硬盘的状态信号,一般来说PCH可以控制8个SATA硬盘,一张RAID卡可以控制4个SAS硬盘，PCH或RAID卡将收集到的硬盘状态信号打包并以SGPIO协议传送给复杂可编程逻辑器，复杂可编程逻辑器将收到的PCH或RAID卡传来的SGPIO信号译码并照译码的结果控制LED指示灯。虽然SATA和SAS硬盘都是使用SGPIO协议传送硬盘的灯号信息但是由于PCH和RAID卡控制芯片的差异就造成了PCH和RAID卡送给复杂可编程逻辑器的SGPIO信号的长度并不相同，参阅图1和图2所示，图1为PCH发送的SGPIO信号，灰色区域为数据区域，一共有24组，如果每三组数据分别表示一个SATA硬盘的三个状态activity、locate、error，那么PCH可以监控8个SATA硬盘；图2为RAID卡发送的SGPIO信号，灰色区域为数据区域，一共有12组，如果每三组数据分别表示一个SAS硬盘的三个状态activity、locate、error，那么RAID卡可以监控4个SAS硬盘。传统的方式是在复杂可编程逻辑器中使用两组不同的SGPIO译码电路(如图3所示，分别由两组不同数量的D触发器组成的移位寄存电路)，两组不同的SGPIO译码电路分别对来自PCH和RAID卡的SGPIO译码,同时也必需额外生成一个SGPIO信号来源作为指示信号，复杂可编程逻辑器根据所述指示信号选择不同的SGPIO译码电路的结果作为输出。然而传统的方式复杂可编程逻辑器需实现两组不同的SGPIO译码电路，耗用更过的逻辑资源。
发明内容
为解决上述问题，本发明提供一种通过逻辑芯片实现的自适应SGPIO解码器，包括逻辑芯片，其中，
所述逻辑芯片电性连接通道选择器的输出端；
所述通道选择器的输入端分别连接RAID卡和南桥芯片；
所述RAID卡电性连接SAS硬盘，所述南桥芯片电性连接SATA硬盘；
所述逻辑芯片电性连接SAS硬盘指示灯和SATA硬盘指示灯。
优选地，所述逻辑芯片配置检测计数模块，所述通道选择器的输出端电性连接所述检测计数模块，所述检测计数模块检测SCLK信号和SLOAD信号变化，所述检测计数模块检测到SCLK信号处于下降沿且SLOAD信号为高电平时，所述检测计数模块对SCLK信号进行计数，下一次检测到SCLK信号处于下降沿且SLOAD信号为高电平后计数复位到初始值。
优选地，通过SCLK信号的下降沿触发所述检测计数模块计数，所述检测计数模块检测到一个SCLK信号下降沿，所述检测计数模块在原有计数值的基础上加一。
优选地，所述逻辑芯片配置信号解析模块和存储模块，计数的同时，所述信号解析模块在SCLK信号处于下降沿时读取SDATAOUT信号获取控制数据并将所述控制数据存储于所述存储模块中。
优选地，当所述检测计数模块计数量为24时，所述逻辑芯片根据所述存储模块中的控制数据控制所述SATA硬盘指示灯；当所述检测计数模块计数量12时，所述逻辑芯片根据所述存储模块中的控制数据控制所述SAS硬盘指示灯。
优选地，所述逻辑芯片可以为复杂可编程逻辑器或现场可编程门阵列；所述存储模块为寄存器。
优选地，所述通道选择器传输所述南桥芯片的SGPIO信号或者传输所述RAID卡的SGPIO信号到所述逻辑芯片。
优选地，所述逻辑芯片的输出IO电性连接场效应管开关的栅极，所述场效应管开关的源极接地，所述场效应管开关的漏极接SAS硬盘指示灯或者SATA硬盘指示灯的阴极，所述SAS硬盘指示灯或者SATA硬盘指示灯的阳极接电源。
本发明提供一种通过逻辑芯片实现的自适应SGPIO解码控制程序，应用于所述的通过逻辑芯片实现的自适应SGPIO解码器，包括获取计数量，获取存储模块中的控制数据，当计数量为24时，根据所述存储模块存储的控制数据控制所述SATA硬盘指示灯所连接的场效应管开关导通或或关闭；当计数量为12时，根据所述存储模块存储的控制数据控制所述SAS硬盘指示灯所连接的场效应管开关导通或关闭。
更进一步地，包括：在SLOAD信号为高电平，SCLK信号为下降沿时，每检测一个SCLK信号的下降沿，计数加一；下一次SLOAD信号为高电平，SCLK信号为下降沿时计数复位，将过程中计数量存储于所述存储模块的指定地址；获取两个SLOAD信号高电平之间的SDATAOUT信号记录于所述存储模块作为所述控制数据，从所述存储模块读取所述计数量和所述控制数据。
本申请提出的一种通过逻辑芯片实现的自适应SGPIO解码器及程序具体有以下有益效果：
本发明提供的通过逻辑芯片实现的自适应SGPIO解码器通过通道选择器连接所述逻辑芯片，只需1组SGPIO信道连接到所述逻辑芯片，精简PCB线路，减少所述逻辑芯片IO口的占用；
对于所述逻辑芯片，由于仅采用一组SGPIO解码电路就能够实现对两种不同的SGPIO信号的解码，从而降低所述逻辑芯片的逻辑资源耗用,降低成本。
只需极小的修改程序即可应对其它特殊应用不同长度的SGPIO信号解析，方便厂商根据自身产品需求设计硬盘指示灯的控制。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是为南桥芯片传输的SGPIO信号示意图；
图2是RAID卡传输的SGPIO信号示意图；
图3是SGPIO译码电路的示意图；
图4是本发明实施例中通过逻辑芯片实现的自适应SGPIO解码器的示意图；
图5是本发明实施例中逻辑芯片的架构示意图；
图6是本发明实施例中检测计数模块检测的检测标志在SGPIO信号中的位置示意图；
图7是本发明实施例中计数以及解析SGPIO信号的流程图；
图8是本发明实施例中根据控制数据控制SATA指示灯或SAS指示灯的流程图。
图中标号及含义为：
1、逻辑芯片，11、检测计数模块，12、信号解析模块，13、存储模块，2、通道选择器，3、RAID卡，4、南桥芯片。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明进行说明，其中，图1是为南桥芯片传输的SGPIO信号示意图；图2是RAID卡传输的SGPIO信号示意图；图3是SGPIO译码电路的示意图；图4是本发明实施例中通过逻辑芯片实现的自适应SGPIO解码器的示意图；图5是本发明实施例中逻辑芯片的架构示意图；图6是本发明实施例中检测计数模块检测的检测标志在SGPIO信号中的位置示意图；图7是本发明实施例中计数以及解析SGPIO信号的流程图；图8是本发明实施例中根据控制数据控制SATA指示灯或SAS指示灯的流程图。
参阅图4所示，本发明提供一种通过逻辑芯片实现的自适应SGPIO解码器，包括逻辑芯片1，其中，所述逻辑芯片1的输入IO口通过SGPIO信道电性于连接通道选择器2的输出端；具体的，所述通道选择器2的输出端输出SGPIO信号的SCLK信号、SLOAD信号以及SDATAOUT信号；所述通道选择器2的输入端分别连接RAID卡3和南桥芯片4；具体的，所述通道选择器2设置两组输入端口，一组输入端口通过SGPIO信道连接所述RAID卡3，另一组输入端口通过SGPIO信道连接所述南桥芯片4。所述通道选择器2传输所述南桥芯片4的SGPIO信号或者传输所述RAID卡的SGPIO信号到所述逻辑芯片1。
所述RAID卡3电性连接SAS硬盘，所述RAID卡3获取所述SAS硬盘的状态信息，所述状态信息包括activity、locate、error，所述南桥芯片4电性连接SATA硬盘，所述南桥新盘获取所述SATA硬盘的状态信息，所述状态信息包括activity、locate、error。
所述逻辑芯片1电性连接SAS硬盘指示灯和SATA硬盘指示灯，所述逻辑芯片1解析由所述通道选择器2传输的SGPIO信号，所述逻辑芯片1获取控制数据，所述逻辑芯片根据所述控制数据控制所述SAS硬盘指示灯或SATA硬盘指示灯。具体的，参阅图5所示，所述逻辑芯片1配置检测计数模块11，所述通道选择器2的输出端电性连接所述检测计数模块11，所述检测计数模块11检测SCLK信号和SLOAD信号变化，参阅图6所示，所述检测计数模块11检测目标为检测标志，具体的，所述检测标志为SCLK信号处于下降沿且SLOAD信号为高电平。所述检测计数模块11检测到SCLK信号处于下降沿且SLOAD信号为高电平时，所述检测计数模块11对SCLK信号进行计数，下一次检测到SCLK信号处于下降沿且SLOAD信号为高电平后计数复位到初始值。通过SCLK信号的下降沿触发所述检测计数模块11计数，所述检测计数模块11检测到一个SCLK信号下降沿，所述检测计数模块11在原有计数值的基础上加一，具体的一种可行的计数方式是：将SCLK信号输入到下降沿触发的JK触发器，所述检测计数模块11在检测到SLOAD信号为高电平且SCLK信号为下降沿时，检测所述JK触发器的输出变化，在初始值的基础上加JK触发器的输出变化次数对SCLK信号。
所述逻辑芯片1还配置信号解析模块12和存储模块13，所述信号解析模块12设置一个，在计数的同时，参阅图7所示，所述信号解析模块12在SCLK信号处于下降沿时读取SDATAOUT信号获取控制数据并将所述控制数据存储于所述存储模块13中。具体的，以区域A记录代表状态信息activity的数据，以区域L记录代表状态信息locate的数据，以区域F记录代表error的数据，所述SDATAOUT信号含有控制所述SATA指示灯或者所述SAS指示灯的所述控制数据。如以所述SDATAOUT信号为高电平信号代表亮灯，以所述SDATAOUT信号位低电平信号代表熄灯，所述SDATAOUT信号为高电平存控制数据为1，所述SDATAOUT信号为低电平存控制数据为0。这样通过所述控制数据可以控制所述SATA指示灯或者所述SAS指示灯。
具体实施过程中，当所述检测计数模块计数量为24时，所述逻辑芯片1根据所述存储模块13中的控制数据控制所述SATA硬盘指示灯；当所述检测计数模块计数量12时，所述逻辑芯片1根据所述存储模块13中的控制数据控制所述SAS硬盘指示灯。
具体实施过程中，所述SATA指示灯和SAS指示灯在电路结构上相同，连接如下：所述逻辑芯片1的输出IO电性连接场效应管开关的栅极，所述场效应管开关的源极接地，所述场效应管开关的漏极接SAS硬盘指示灯或者SATA硬盘指示灯的阴极，所述SAS硬盘指示灯或者SATA硬盘指示灯的阳极接电源。当SATA指示灯的数量等于3倍的SATA硬盘的数量，同样的，所述SAS指示灯的数量等于3倍的SAS硬盘的数量，且每个指示灯上标明其所代表的状态信息。
所述逻辑芯片为复杂可编程逻辑器和现场可编程门阵列的任一种，所述存储模块13为寄存器。
本发明提供一种通过逻辑芯片实现的自适应SGPIO解码控制程序，应用于所述的通过逻辑芯片实现的自适应SGPIO解码器，参阅图8所示，通过逻辑芯片实现的自适应SGPIO解码控制程序包括的程序步骤为获取计数量，获取存储模块中的控制数据，当计数量为24时，根据所述存储模块存储的控制数据控制所述SATA硬盘指示灯所连接的场效应管开关导通或或关闭；当计数量为12时，根据所述存储模块存储的控制数据控制所述SAS硬盘指示灯所连接的场效应管开关导通或关闭。
参阅图7所示，一种通过逻辑芯片实现的自适应SGPIO解码控制程序还包括计数量和控制数据获取过程，具体的，在SLOAD信号为高电平，SCLK信号为下降沿时，每检测一个SCLK信号的下降沿，计数加一；下一次SLOAD信号为高电平，SCLK信号为下降沿时计数复位，将过程中计数量存储于所述存储模块的指定地址；获取两个SLOAD信号高电平之间的SDATAOUT信号记录于所述存储模块作为所述控制数据，从所述存储模块读取所述计数量和所述控制数据。
本发明提供的通过逻辑芯片实现的自适应SGPIO解码器通过通道选择器连接所述逻辑芯片，只需1组SGPIO信道连接到所述逻辑芯片，精简PCB线路，减少所述逻辑芯片IO口的占用；对于所述逻辑芯片，由于仅采用一组SGPIO解码电路就能够实现对两种不同的SGPIO信号的解码，从而降低所述逻辑芯片的逻辑资源耗用,降低成本。只需极小的修改程序即可应对其它特殊应用不同长度的SGPIO信号解析，方便厂商根据自身产品需求设计硬盘指示灯的控制。
应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种通过逻辑芯片实现的自适应SGPIO解码器，其特征在于，包括逻辑芯片(1)，其中，
所述逻辑芯片(1)电性连接通道选择器(2)的输出端；
所述通道选择器(2)的输入端分别连接RAID卡(3)和南桥芯片(4)；
所述RAID卡(3)电性连接SAS硬盘，所述南桥芯片(4)电性连接SATA硬盘；
所述逻辑芯片(1)电性连接SAS硬盘指示灯和SATA硬盘指示灯。
2.根据权利要求1所述的通过逻辑芯片实现的自适应SGPIO解码器，其特征在于，所述逻辑芯片(1)配置检测计数模块(11)，通道选择器(2)的输出端电性连接所述检测计数模块(11)，所述检测计数模块(11)检测SCLK信号和SLOAD信号变化，所述检测计数模块(11)检测到SCLK信号处于下降沿且SLOAD信号为高电平时，所述检测计数模块(11)对SCLK信号进行计数，下一次检测到SCLK信号处于下降沿且SLOAD信号为高电平后计数复位到初始值。
3.根据权利要求2所述的通过逻辑芯片实现的自适应SGPIO解码器，其特征在于，通过SCLK信号的下降沿触发所述检测计数模块(11)计数，所述检测计数模块(11)检测到一个SCLK信号下降沿，所述检测计数模块(11)在原有计数值的基础上加一。
4.根据权利要求2所述的通过逻辑芯片实现的自适应SGPIO解码器，其特征在于，所述逻辑芯片(1)配置信号解析模块(12)和存储模块(13)，计数的同时，所述信号解析模块(12)在SCLK信号处于下降沿时读取SDATAOUT信号获取控制数据并将所述控制数据存储于所述存储模块(13)中。
5.根据权利要求4所述的通过逻辑芯片实现的自适应SGPIO解码器，其特征在于，当所述检测计数模块计数量为24时，所述逻辑芯片(1)根据所述存储模块(13)中的控制数据控制所述SATA硬盘指示灯；当所述检测计数模块计数量12时，所述逻辑芯片(1)根据所述存储模块(13)中的控制数据控制所述SAS硬盘指示灯。
6.根据权利要求4所述的通过逻辑芯片实现的自适应SGPIO解码器，其特征在于，所述逻辑芯片为复杂可编程逻辑器和现场可编程门阵列的任一种，所述存储模块(13)为寄存器。
7.根据权利要求1所述的通过逻辑芯片实现的自适应SGPIO解码器，其特征在于，所述通道选择器(2)传输所述南桥芯片(4)的SGPIO信号或者传输所述RAID卡的SGPIO信号到所述逻辑芯片(1)。
8.根据权利要求1所述的通过逻辑芯片实现的自适应SGPIO解码器，其特征在于，所述逻辑芯片(1)的输出IO电性连接场效应管开关的栅极，所述场效应管开关的源极接地，所述场效应管开关的漏极接SAS硬盘指示灯或者SATA硬盘指示灯的阴极，所述SAS硬盘指示灯或者SATA硬盘指示灯的阳极接电源。
9.一种通过逻辑芯片实现的自适应SGPIO解码控制程序，应用于权利要求1-8任一所述的通过逻辑芯片实现的自适应SGPIO解码器，其特征在于，包括获取计数量，获取存储模块中的控制数据，当计数量为24时，根据所述存储模块存储的控制数据控制所述SATA硬盘指示灯所连接的场效应管开关导通或或关闭；当计数量为12时，根据所述存储模块存储的控制数据控制所述SAS硬盘指示灯所连接的场效应管开关导通或关闭。
10.根据权利要求9所述的通过逻辑芯片实现的自适应SGPIO解码控制程序，其特征在于，在SLOAD信号为高电平，SCLK信号为下降沿时，每检测一个SCLK信号的下降沿，计数加一；下一次SLOAD信号为高电平，SCLK信号为下降沿时计数复位，将过程中计数量存储于所述存储模块的指定地址；获取两个SLOAD信号高电平之间的SDATAOUT信号记录于所述存储模块作为所述控制数据，从所述存储模块读取所述计数量和所述控制数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011151896.5A CN112286855B (zh) | 2020-10-23 | 2020-10-23 | 一种通过逻辑芯片实现的自适应sgpio解码器及程序 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011151896.5A CN112286855B (zh) | 2020-10-23 | 2020-10-23 | 一种通过逻辑芯片实现的自适应sgpio解码器及程序 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112286855A true CN112286855A (zh) | 2021-01-29 |
| CN112286855B CN112286855B (zh) | 2023-01-06 |
Family
ID=74424848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011151896.5A Active CN112286855B (zh) | 2020-10-23 | 2020-10-23 | 一种通过逻辑芯片实现的自适应sgpio解码器及程序 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112286855B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113868085A (zh) * | 2021-09-27 | 2021-12-31 | 中国长城科技集团股份有限公司 | 硬盘监控方法、装置及系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104239187A (zh) * | 2013-06-11 | 2014-12-24 | 鸿富锦精密工业（深圳）有限公司 | 硬盘状态指示装置 |
| CN106033383A (zh) * | 2015-03-20 | 2016-10-19 | 昆达电脑科技(昆山)有限公司 | 硬盘灯号的控制电路 |
| CN108776635A (zh) * | 2018-05-29 | 2018-11-09 | 郑州云海信息技术有限公司 | 一种背板硬盘点灯系统及方法 |
-
2020
- 2020-10-23 CN CN202011151896.5A patent/CN112286855B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104239187A (zh) * | 2013-06-11 | 2014-12-24 | 鸿富锦精密工业（深圳）有限公司 | 硬盘状态指示装置 |
| CN106033383A (zh) * | 2015-03-20 | 2016-10-19 | 昆达电脑科技(昆山)有限公司 | 硬盘灯号的控制电路 |
| CN108776635A (zh) * | 2018-05-29 | 2018-11-09 | 郑州云海信息技术有限公司 | 一种背板硬盘点灯系统及方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113868085A (zh) * | 2021-09-27 | 2021-12-31 | 中国长城科技集团股份有限公司 | 硬盘监控方法、装置及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112286855B (zh) | 2023-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100568187C (zh) | 一种用于对调试消息进行掩码的方法和装置 | |
| US9898341B2 (en) | Adjustable priority ratios for multiple task queues | |
| US6460107B1 (en) | Integrated real-time performance monitoring facility | |
| US20060259822A1 (en) | Profiling system | |
| CN104239187A (zh) | 硬盘状态指示装置 | |
| US20080201512A1 (en) | Serial attached scsi backplane and detection system thereof | |
| US20230221387A1 (en) | Hard disk status testing apparatus and method | |
| US20120266029A1 (en) | Arrangement for processing trace data information, integrated circuits and a method for processing trace data information | |
| CN1732450A (zh) | 在检测到的静态循环中对总线信号终端进行补偿的装置和方法 | |
| KR20050071515A (ko) | 성능 모니터와 그를 위한 방법 | |
| CN110825731B (zh) | 数据存储方法、装置、电子设备及存储介质 | |
| US7613843B1 (en) | Activity indicator for mass storage device | |
| CN107636630B (zh) | 中断控制器 | |
| CN112286855B (zh) | 一种通过逻辑芯片实现的自适应sgpio解码器及程序 | |
| US20210271541A1 (en) | Data processing system and operating method thereof | |
| US6633937B2 (en) | GPIB system and method which performs autopolling using heuristics | |
| US8521475B2 (en) | Detecting and recording performance events in a data processing system | |
| US20040176927A1 (en) | Method, system and apparatus for providing real-time led status of embedded controllers to system management software | |
| CN111796731B (zh) | 一种自动排列图标的方法与设备 | |
| CN112579366A (zh) | 硬盘在位检测系统 | |
| CN117093522A (zh) | 复杂可编程逻辑器件及其与基板管理控制器通信方法 | |
| US20060282719A1 (en) | Unique Addressable Memory Data Path | |
| JP2007115250A (ja) | ストレージ環境をマッピングするための装置、システム及び方法 | |
| CN111352825B (zh) | 数据接口的测试方法、装置及服务器 | |
| CN109710495B (zh) | 一种信息处理方法及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |