CN112286847A - 一种提升系统外部中断响应速度的方法、装置和控制器 - Google Patents

一种提升系统外部中断响应速度的方法、装置和控制器 Download PDF

Info

Publication number
CN112286847A
CN112286847A CN202011223454.7A CN202011223454A CN112286847A CN 112286847 A CN112286847 A CN 112286847A CN 202011223454 A CN202011223454 A CN 202011223454A CN 112286847 A CN112286847 A CN 112286847A
Authority
CN
China
Prior art keywords
interrupt
priority
event
system external
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011223454.7A
Other languages
English (en)
Other versions
CN112286847B (zh
Inventor
陈川
廖元垲
李沛文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Jingrong Lianchuang Technology Co ltd
Original Assignee
Chengdu Jingrong Lianchuang Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Jingrong Lianchuang Technology Co ltd filed Critical Chengdu Jingrong Lianchuang Technology Co ltd
Priority to CN202011223454.7A priority Critical patent/CN112286847B/zh
Publication of CN112286847A publication Critical patent/CN112286847A/zh
Application granted granted Critical
Publication of CN112286847B publication Critical patent/CN112286847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明涉及一种提升系统外部中断响应速度的方法、装置和控制器,所述提升系统外部中断响应速度的方法,包括:监测是否存在系统外部中断事件;当存在系统外部中断事件时,获取所述系统外部中断事件的中断优先级;根据所述中断优先级,确定对所述系统外部中断事件的处理方式。本发明通过对现有Linux内核代码进行改造,通过设置中断优先级来提高对系统外部中断的响应速度,对于系统实时性要求很高的外部中断事件能够在确定的时间内及时响应。

Description

一种提升系统外部中断响应速度的方法、装置和控制器
技术领域
本发明涉及计算机技术领域,具体涉及一种提升系统外部中断响应速度的方法、装置和控制器。
背景技术
Linux系统在计算机领域中应用广泛,已全面涵盖服务器、桌面和嵌入式,涉及电信、金融、政府、教育、银行、石油等行业。Linux良好的生态也使众多外设厂家首选提供Linux架构驱动,因此选择Linux系统无疑能快速形成产品,节省成本。但在部分特殊行业或者特殊场景设备,至今仍然使用维护成本较高的商业操作系统,例如VxWorks,原因之一即对系统响应速度确定性的高要求。
响应速度主要指系统对于外部事件的反应速度,较高要求的设备往往对响应速度有明确的要求,例如要求在20us以内完成响应外部事件处理。本质来说,就是确定性,完成事件处理时间范围应该可预测,不能出现无法预估的延迟,也就是我们通常说的硬实时能力。硬实时能力判断的一大指标为中断延迟,即从外部事件发生到相应中断处理函数的第一条指令开始执行所需要的时间。
Linux系统虽然应用广泛,但在硬实时性上的表现一直差强人意。Linux设计之初并没有对实时性进行过任何考虑,而主要考虑的是资源共享和吞吐率最大化。伴随着Linux在嵌入式领域的广泛应用,实时性要求的呼声越来越高。从5.3版本开始,已存在十多年的RT patch开始有进入内核主分支的迹象。在5.9版本内核发布之际,社区正在讨论RT patch合入主分支后的测试、持续集成等问题,意味着实时补丁即将进入主线linux并与之协同发展。实时补丁通过中断线程化、mutex取代spinlock、优先级继承、增加调度点等技术使Linux实时性能大幅提升,但终究只能满足软实时需求。由于内核代码中仍然存在大量关中断行为,例如local_irq_disable调用或者衍生的spin_lock_irq等函数调用可能存在于内核各种分支路径,导致中断延迟随着系统负载的变化而变化,中断延迟确定性的要求在RTpatch合入后的Linux仍然得不到满足。因此对于有着20us稳定中断延迟需求的系统来说,Linux仍然不是首选。
发明内容
有鉴于此,本发明的目的在于克服现有技术的不足,提供一种提升系统外部中断响应速度的方法、装置和控制器。
为实现以上目的,本发明采用如下技术方案:一种提升系统外部中断响应速度的方法,包括:
监测是否存在系统外部中断事件;
当存在系统外部中断事件时,获取所述系统外部中断事件的中断优先级;
根据所述中断优先级,确定对所述系统外部中断事件的处理方式。
可选的,所述根据所述中断优先级,确定对所述系统外部中断事件的处理方式,具体包括:
当所述中断优先级为高优先级时,执行该中断的中断处理函数,执行后立即返回;
当所述中断优先级为低优先级时,通过优先级方式屏蔽低优先级中断事件,打开对高优先级中断的响应,并按照现有技术中的linux中断处理流程处理本次中断。
可选的,所述通过优先级方式屏蔽低优先级中断事件,打开对高优先级中断的响应,具体包括:
通过中断优先级方式关中断;
通过设置cpu状态寄存器开中断,使cpu能够响应中断。
可选的,通过优先级方式屏蔽低优先级中断事件,并打开对高优先级中断的响应后,其它低优先级中断不能传递到内核,而高优先级中断能够传递到内核;
具体的,通过优先级方式屏蔽低优先级中断事件,并打开对高优先级中断的响应后,在本次低优先级中断事件执行过程中,高优先级中断能够打断当前处理流程,形成中断嵌套。
可选的,还包括:
预先对高优先级中断进行注册;具体的,将高优先级中断对应的中断号和中断处理函数对应关系存放于特定的存储结构中,并配置该中断为高优先级;对注册后的高优先级中断进行使能;以及,
高优先级中断释放时,将该高优先级中断对应的中断号和中断处理函数的对应关系从所述特定的存储结构中清除;关闭该高优先级中断,并恢复该中断为普通优先级。
本发明还提供了一种提升系统外部中断响应速度的装置,包括:
监测模块,用于监测是否存在系统外部中断事件;
获取模块,用于当存在系统外部中断事件时,获取所述系统外部中断事件的中断优先级;
控制模块,用于根据所述中断优先级,确定对所述系统外部中断事件的处理方式;
所述提升系统外部中断响应速度的装置按照如权利要求1至5任一项所述的方法运行。
可选的,所述装置还包括:
注册模块,用于预先对高优先级中断进行注册;具体的,将高优先级中断对应的中断号和中断处理函数对应关系存放于特定的存储结构中,并配置该中断为高优先级;对注册后的高优先级中断进行使能;以及,
释放模块,用于高优先级中断释放时,将该高优先级中断对应的中断号和中断处理函数的对应关系从所述特定的存储结构中清除;关闭该高优先级中断,并恢复该中断为普通优先级。
本发明还提供了一种控制器,用于执行前面任一项所述提升系统外部中断响应速度的方法。
本发明采用以上技术方案,所述提升系统外部中断响应速度的方法,包括:监测是否存在系统外部中断事件;当存在系统外部中断事件时,获取所述系统外部中断事件的中断优先级;根据所述中断优先级,确定对所述系统外部中断事件的处理方式。当中断优先级为高优先级时,执行该中断的中断处理函数,执行后立即返回;当中断优先级为低优先级时,通过优先级方式屏蔽低优先级中断事件,打开对高优先级中断的响应,并按照现有技术中的linux中断处理流程处理本次中断;本发明通过对现有Linux内核代码进行改造,通过设置中断优先级能够及时响应高优先级中断,并在本次低优先级中断事件执行过程中,高优先级中断能够打断当前处理流程,形成中断嵌套;该方法提高了对系统外部中断的响应速度,对于系统实时性要求很高的外部中断事件能够在确定的时间内及时响应。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一种提升系统外部中断响应速度的方法一个实施例提供的流程示意图;
图2是本发明一种提升系统外部中断响应速度的方法另一个实施例提供的流程示意图;
图3是关中断、开中断的工作原理示意图;
图4是对高优先级中断进行注册和释放的结构示意图;
图5是本发明一种提升系统外部中断响应速度的装置一个实施例提供的结构示意图。
图中:1、监测模块;2、获取模块;3、控制模块。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将对本发明的技术方案进行详细的描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式,都属于本发明所保护的范围。
图1是本发明一种提升系统外部中断响应速度的方法实施例一提供的流程示意图。
如图1所示,本实施例所述的一种提升系统外部中断响应速度的方法,包括:
S11:监测是否存在系统外部中断事件;
S12:当存在系统外部中断事件时,获取所述系统外部中断事件的中断优先级;
S13:根据所述中断优先级,确定对所述系统外部中断事件的处理方式。
进一步的,所述根据所述中断优先级,确定对所述系统外部中断事件的处理方式,具体包括:
当所述中断优先级为高优先级时,执行该中断的中断处理函数,执行后立即返回;
当所述中断优先级为低优先级时,通过优先级方式屏蔽低优先级中断事件,打开对高优先级中断的响应,并按照现有技术中的linux中断处理流程处理本次中断。
本实施例所述的方法在实际执行时,可按照如图2所示的流程进行。
S21:监测是否存在系统外部中断事件;
S22:当存在系统外部中断事件时,获取所述系统外部中断事件的中断优先级;
S23:判断所述中断优先级是否为高优先级中断;
S24:当所述中断优先级为高优先级时,执行该中断的中断处理函数,执行后立即返回;
当所述中断优先级为低优先级时,
S25:通过优先级方式屏蔽低优先级中断事件;
S26:打开对高优先级中断的响应;
S27:按照现有技术中的linux中断处理流程处理本次中断。
具体的,所述通过优先级方式屏蔽低优先级中断事件,打开对高优先级中断的响应,具体包括:
通过中断优先级方式关中断;
通过设置cpu状态寄存器开中断,使cpu能够响应中断。
通过优先级方式屏蔽低优先级中断事件,并打开对高优先级中断的响应后,其它低优先级中断不能传递到内核,而高优先级中断能够传递到内核;
具体的,通过优先级方式屏蔽低优先级中断事件,并打开对高优先级中断的响应后,在本次低优先级中断事件执行过程中,高优先级中断能够打断当前处理流程,形成中断嵌套。
进一步的,该方法还包括:
预先对高优先级中断进行注册;具体的,将高优先级中断对应的中断号和中断处理函数对应关系存放于特定的存储结构中,并配置该中断为高优先级;对注册后的高优先级中断进行使能;以及,
高优先级中断释放时,将该高优先级中断对应的中断号和中断处理函数的对应关系从所述特定的存储结构中清除;关闭该高优先级中断,并恢复该中断为普通优先级。
本实施例使用的前提是Linux系统的中断控制器支持中断优先级特性,例如gic-v2,gic-v3;支持通过中断优先级方式关中断(即,中断控制器不再接收中断);支持通过CPU状态寄存器开中断,使cpu能够响应中断。通过优先级方式屏蔽低优先级中断事件,打开对高优先级中断的响应,能够使低优先级中断不能传递到CPU,而高优先级中断可以传递到CPU。从而使得对于系统实时性要求很高的外部中断事件能在确定的时间内及时响应。
本实施例需要对现有Linux内核代码进行改造,首先需要将内核代码中涉及关中断的实现由设置中断优先级进行替换。替换后,普通关中断操作不能关闭高优先级中断。具体的,修改local_irq_disable及相关衍生关中断函数,使其不能真正关闭本CPU响应中断的能力,而仅仅是设置了中断控制器优先级,使低优先级中断不能传递到CPU,而高优先级中断可以传递。如图3所示,关中断操作执行后,低优先级中断不能传递到内核,而高优先级中断能够传递到内核;开中断操作执行后,低优先级中断和高优先级中断都能够传递到内核。
其次,增加高优先级中断注册机制,使高优先级中断一旦产生就能得到CPU响应,且能在中断处理流程早期即得到处理。具体的,实现一套新的高优先级中断和中断处理函数对应关系存储结构。如图4所示,高优先级中断注册时,将高优先级中断对应的中断号和中断处理函数对应关系存放于特定的存储结构中,而不必存放于标准Linux的中断描述数据结构中;高优先级中断注册到了特定的存储结构后,配置该中断为高优先级,对注册后的高优先级中断进行使能。高优先级中断释放时,将该高优先级中断对应的中断号和中断处理函数的对应关系从所述特定的存储结构中清除,高优先级中断从新的存储结构中注销,该中断关闭,并恢复该中断为普通优先级。
再次,改造中断处理流程,对高优先级中断,需提前处理并立即返回,中断上下文全程关中断,不会发生中断嵌套;对低优先级中断,按现有技术中Linux中断处理流程进行处理,但中断上下文全程开中断同时屏蔽低优先级中断,这样高优先级中断可以抢占本处理流程,形成中断嵌套。
经过本发明改造后,Linux内核关中断行为和中断处理流程本身均不会对高优先级中断产生延迟干扰,高优先级中断将做到延迟可预测性,具备强实时特性。本实施例所述的一种提升系统外部中断响应速度的方法通过对现有Linux内核代码进行改造,通过设置中断优先级来提高对系统外部中断的响应速度,对于系统实时性要求很高的外部中断事件能够在确定的时间内及时响应。
图5是本发明一种提升系统外部中断响应速度的装置一个实施例提供的结构示意图。
如图5所示,本实施例所述的一种提升系统外部中断响应速度的装置,包括:
监测模块1,用于监测是否存在系统外部中断事件;
获取模块2,用于当存在系统外部中断事件时,获取所述系统外部中断事件的中断优先级;
控制模块3,用于根据所述中断优先级,确定对所述系统外部中断事件的处理方式。
进一步的,所述装置还包括:
注册模块,用于预先对高优先级中断进行注册;具体的,将高优先级中断对应的中断号和中断处理函数对应关系存放于特定的存储结构中,并配置该中断为高优先级;对注册后的高优先级中断进行使能;以及,
释放模块,用于高优先级中断释放时,将该高优先级中断对应的中断号和中断处理函数的对应关系从所述特定的存储结构中清除;关闭该高优先级中断,并恢复该中断为普通优先级。
本实施例所述一种提升系统外部中断响应速度的装置的工作原理与图1或图2所述一种提升系统外部中断响应速度的方法的工作原理相同,在此不再赘述。
本实施例通过对现有Linux内核代码进行改造,通过设置中断优先级来提高对系统外部中断的响应速度,对于系统实时性要求很高的外部中断事件能够在确定的时间内及时响应。
本发明还提供了一种控制器,用于执行图1或图2所述的提升系统外部中断响应速度的方法。
可以理解的是,上述各实施例中相同或相似部分可以相互参考,在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是,在本发明的描述中,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本发明的描述中,除非另有说明,“多个”的含义是指至少两个。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本发明各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器,磁盘或光盘等。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (8)

1.一种提升系统外部中断响应速度的方法,其特征在于,包括:
监测是否存在系统外部中断事件;
当存在系统外部中断事件时,获取所述系统外部中断事件的中断优先级;
根据所述中断优先级,确定对所述系统外部中断事件的处理方式。
2.根据权利要求1所述的方法,其特征在于,所述根据所述中断优先级,确定对所述系统外部中断事件的处理方式,具体包括:
当所述中断优先级为高优先级时,执行该中断的中断处理函数,执行后立即返回;
当所述中断优先级为低优先级时,通过优先级方式屏蔽低优先级中断事件,打开对高优先级中断的响应,并按照现有技术中的linux中断处理流程处理本次中断。
3.根据权利要求2所述的方法,其特征在于,所述通过优先级方式屏蔽低优先级中断事件,打开对高优先级中断的响应,具体包括:
通过中断优先级方式关中断;
通过设置cpu状态寄存器开中断,使cpu能够响应中断。
4.根据权利要求2所述的方法,其特征在于,通过优先级方式屏蔽低优先级中断事件,并打开对高优先级中断的响应后,其它低优先级中断不能传递到内核,而高优先级中断能够传递到内核;
具体的,通过优先级方式屏蔽低优先级中断事件,并打开对高优先级中断的响应后,在本次低优先级中断事件执行过程中,高优先级中断能够打断当前处理流程,形成中断嵌套。
5.权利要求1至4任一项所述的方法,其特征在于,还包括:
预先对高优先级中断进行注册;具体的,将高优先级中断对应的中断号和中断处理函数对应关系存放于特定的存储结构中,并配置该中断为高优先级;对注册后的高优先级中断进行使能;以及,
高优先级中断释放时,将该高优先级中断对应的中断号和中断处理函数的对应关系从所述特定的存储结构中清除;关闭该高优先级中断,并恢复该中断为普通优先级。
6.一种提升系统外部中断响应速度的装置,其特征在于,包括:
监测模块,用于监测是否存在系统外部中断事件;
获取模块,用于当存在系统外部中断事件时,获取所述系统外部中断事件的中断优先级;
控制模块,用于根据所述中断优先级,确定对所述系统外部中断事件的处理方式;
所述提升系统外部中断响应速度的装置按照如权利要求1至5任一项所述的方法运行。
7.根据权利要求6所述的装置,其特征在于,还包括:
注册模块,用于预先对高优先级中断进行注册;具体的,将高优先级中断对应的中断号和中断处理函数对应关系存放于特定的存储结构中,并配置该中断为高优先级;对注册后的高优先级中断进行使能;以及,
释放模块,用于高优先级中断释放时,将该高优先级中断对应的中断号和中断处理函数的对应关系从所述特定的存储结构中清除;关闭该高优先级中断,并恢复该中断为普通优先级。
8.一种控制器,其特征在于,用于执行权利要求1至5任一项所述提升系统外部中断响应速度的方法。
CN202011223454.7A 2020-11-05 2020-11-05 一种提升系统外部中断响应速度的方法、装置和控制器 Active CN112286847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011223454.7A CN112286847B (zh) 2020-11-05 2020-11-05 一种提升系统外部中断响应速度的方法、装置和控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011223454.7A CN112286847B (zh) 2020-11-05 2020-11-05 一种提升系统外部中断响应速度的方法、装置和控制器

Publications (2)

Publication Number Publication Date
CN112286847A true CN112286847A (zh) 2021-01-29
CN112286847B CN112286847B (zh) 2023-03-10

Family

ID=74352272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011223454.7A Active CN112286847B (zh) 2020-11-05 2020-11-05 一种提升系统外部中断响应速度的方法、装置和控制器

Country Status (1)

Country Link
CN (1) CN112286847B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113821462A (zh) * 2021-09-27 2021-12-21 苏州同元软控信息技术有限公司 模拟mcu中断方法、装置、终端及存储介质
CN114281492A (zh) * 2021-11-12 2022-04-05 北京智芯微电子科技有限公司 中断处理方法、装置、芯片、电子设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080046621A1 (en) * 2004-09-29 2008-02-21 Naoto Okino Information Processing Apparatus, Interrupt Process Control Method, and Computer Program
CN102866917A (zh) * 2012-09-27 2013-01-09 深圳市金宏威技术股份有限公司 一种基于Linux平台的冷火实时处理方法及系统
CN103389913A (zh) * 2013-07-30 2013-11-13 武汉邮电科学研究院 一种用于Linux系统的实时中断处理方法
CN103676727A (zh) * 2013-11-27 2014-03-26 南京国电南自美卓控制系统有限公司 基于嵌入式芯片的可抢占、可嵌套中断控制方法
CN109376000A (zh) * 2018-10-24 2019-02-22 胡振波 用于risc-v架构的快速中断控制系统及方法
CN111782368A (zh) * 2020-06-30 2020-10-16 珠海全志科技股份有限公司 中断嵌套处理方法、装置、终端及存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080046621A1 (en) * 2004-09-29 2008-02-21 Naoto Okino Information Processing Apparatus, Interrupt Process Control Method, and Computer Program
CN102866917A (zh) * 2012-09-27 2013-01-09 深圳市金宏威技术股份有限公司 一种基于Linux平台的冷火实时处理方法及系统
CN103389913A (zh) * 2013-07-30 2013-11-13 武汉邮电科学研究院 一种用于Linux系统的实时中断处理方法
CN103676727A (zh) * 2013-11-27 2014-03-26 南京国电南自美卓控制系统有限公司 基于嵌入式芯片的可抢占、可嵌套中断控制方法
CN109376000A (zh) * 2018-10-24 2019-02-22 胡振波 用于risc-v架构的快速中断控制系统及方法
CN111782368A (zh) * 2020-06-30 2020-10-16 珠海全志科技股份有限公司 中断嵌套处理方法、装置、终端及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113821462A (zh) * 2021-09-27 2021-12-21 苏州同元软控信息技术有限公司 模拟mcu中断方法、装置、终端及存储介质
CN114281492A (zh) * 2021-11-12 2022-04-05 北京智芯微电子科技有限公司 中断处理方法、装置、芯片、电子设备及存储介质

Also Published As

Publication number Publication date
CN112286847B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
US7647594B2 (en) Processor system, task control method on computer system, computer program
JP5861228B2 (ja) 仮想パーティションを監視するためのシステム、装置、プログラムおよび方法
US10871982B2 (en) Virtual processor scheduling via memory monitoring
CN112286847B (zh) 一种提升系统外部中断响应速度的方法、装置和控制器
EP3382562B1 (en) Vehicle control device
US20140052882A1 (en) Latency Sensitive Software Interrupt and Thread Scheduling
US9513953B2 (en) Reducing virtual machine suspension time in checkpoint system
JPWO2009133669A1 (ja) 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム
JP2007518190A (ja) モデルイベントを用いてモデル構成要素の実行をスケジューリングするためのシステム及び方法
CN111459623B (zh) 应用程序恢复运行的方法、装置及计算机
WO2023274027A1 (zh) 用户态中断请求的处理方法及装置
CN105511941A (zh) 辅助计算机系统中多个管理程序的联合操作的系统和方法
US20080104602A1 (en) Task switching control method and computer system
US9355049B2 (en) Interrupt monitoring system and computer system
US20180181447A1 (en) Clock Task Processing Method, Apparatus, and Device
CN108241522B (zh) 虚拟化环境中的睡眠状态切换方法、装置及电子设备
US20130326528A1 (en) Resource starvation management in a computer system
US20080010517A1 (en) Apparatus and methods for improved computer system error reporting and management
US20140310723A1 (en) Data processing apparatus, transmitting apparatus, transmission control method, scheduling method, and computer product
US10963250B2 (en) Selectively suppressing time intensive instructions based on a control value
US10929164B2 (en) Enhancing ability of a hypervisor to detect an instruction that causes execution to transition from a virtual machine to the hypervisor
US20180046536A1 (en) Guest Enlightened Virtual Faults
US11726811B2 (en) Parallel context switching for interrupt handling
WO2023144939A1 (ja) コンピュータ、制御方法及び制御プログラム
JPH10269110A (ja) 計算機システムのハングアップ回避方法並びにこの方法を用いた計算機システム。

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant