CN112261412A - 基于pid的视频流轮询解码的拉流控制系统及方法 - Google Patents

基于pid的视频流轮询解码的拉流控制系统及方法 Download PDF

Info

Publication number
CN112261412A
CN112261412A CN202011239814.2A CN202011239814A CN112261412A CN 112261412 A CN112261412 A CN 112261412A CN 202011239814 A CN202011239814 A CN 202011239814A CN 112261412 A CN112261412 A CN 112261412A
Authority
CN
China
Prior art keywords
decoding
video
video stream
pid
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011239814.2A
Other languages
English (en)
Other versions
CN112261412B (zh
Inventor
廖波
周治尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Dianze Intelligent Technology Co ltd
Zhongke Zhiyun Technology Co ltd
Original Assignee
Shanghai Dianze Intelligent Technology Co ltd
Zhongke Zhiyun Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Dianze Intelligent Technology Co ltd, Zhongke Zhiyun Technology Co ltd filed Critical Shanghai Dianze Intelligent Technology Co ltd
Priority to CN202011239814.2A priority Critical patent/CN112261412B/zh
Publication of CN112261412A publication Critical patent/CN112261412A/zh
Application granted granted Critical
Publication of CN112261412B publication Critical patent/CN112261412B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H04N21/4331—Caching operations, e.g. of an advertisement for later insertion during playback

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明涉及基于PID的视频流轮询解码的拉流控制系统，解码模块中c个CPU解码器每个包括i路线程，g个GPU解码器每个包括j路线程，解码模块具有统一的解码线程接口；缓存模块由k个视频缓存区组成，每个视频缓存区的大小为a，
Figure DEST_PATH_IMAGE001
；取流模块由U路视频流线程组成，每路视频流线程连接一路视频流，且视频流连接数量u根据解码模块的解码能力和缓存模块的缓存能力，通过PID算法动态调节。本发明中封装CPU和GPU解码器，提供统一的解码线程接口，使得系统可以完全利用硬件资源进行解码，添加PID闭环控制算法，动态控制视频流连接数量，使得解码器时刻工作在满负荷状态。本发明中还请求保护一种基于PID的视频流轮询解码的拉流控制方法，具有同样的技术效果。

Description

基于PID的视频流轮询解码的拉流控制系统及方法
技术领域
本发明涉及视频流轮询解码的拉流控制技术领域，尤其涉及一种基于PID的视频流轮询解码的拉流控制系统及方法。
背景技术
在现有的视频流轮询解码方案中，采用多解码器混合解码，通过固定时间间隔的轮询机制进行视频流的轮询，但由于CPU和GPU解码能力不同，受网络带宽和解码能力的影响，采用固定的频率去连接视频流，难以保证解码器实时工作在满负荷状态，由于对视频流的连接时间没有算法进行控制，导致网络占用率波动很大，时而空闲，时而拥塞，对其他系统运行造成影响。
鉴于上述问题的存在，本设计人基于从事此类产品工程应用多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种基于PID的视频流轮询解码的拉流控制系统及方法，使其更具有实用性。
发明内容
本发明中提供了一种基于PID的视频流轮询解码的拉流控制系统，从而有效解决背景技术中的问题。同时本发明中还请求保护一种基于PID的视频流轮询解码的拉流控制方法，具有同样的技术效果。
为了达到上述目的，本发明所采用的技术方案是：
基于PID的视频流轮询解码的拉流控制系统，包括解码模块、缓存模块和取流模块；
所述解码模块由以下解码器组成解码器线程池：c个CPU解码器，每个所述CPU解码器包括i路线程；g个GPU解码器，每个所述GPU解码器包括j路线程；其中，c、g、i、j均为任意正整数，所述解码模块具有统一的解码线程接口；
所述缓存模块由k个视频缓存区组成，每个所述视频缓存区的大小为a；其中，k为所述解码模块的线程总数，
Figure 473461DEST_PATH_IMAGE002
，a为每路解码器线程所需的缓存区大小；
所述取流模块由U路视频流线程组成视频流线程池；其中，每路所述视频流线程连接一路视频流，且视频流连接数量u根据所述解码模块的解码能力和所述缓存模块的缓存能力，通过PID算法动态调节。
进一步地，每路所述视频流线程每次接收t秒视频流片段，t为任意正整数；且所述视频流片段大小
Figure 328285DEST_PATH_IMAGE004
。
进一步地，k路所述解码器线程同时获取所述视频流片段，且并发解码。
进一步地，所述PID算法的模型公式如下：
Figure DEST_PATH_IMAGE005
其中：
Figure DEST_PATH_IMAGE007
为比例常数；
Figure DEST_PATH_IMAGE009
为积分时间常数；
Figure DEST_PATH_IMAGE011
为微分时间常数；
Figure DEST_PATH_IMAGE013
为PID控制器的输出，为视频流连接数u；
Figure DEST_PATH_IMAGE015
为理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure DEST_PATH_IMAGE017
。
进一步地，所述PID算法的简化模型公式为：
Figure DEST_PATH_IMAGE019
其中：
Figure DEST_PATH_IMAGE021
，
Figure DEST_PATH_IMAGE023
和
Figure DEST_PATH_IMAGE025
分别为三个时刻理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure DEST_PATH_IMAGE027
、
Figure DEST_PATH_IMAGE029
和
Figure DEST_PATH_IMAGE031
为三个常数。
基于PID的视频流轮询解码的拉流控制方法，包括以下步骤：
创建并设置解码器线程池：
所述解码器线程池采用c个CPU解码器，每个所述CPU解码器包括i路线程；g个GPU解码器，每个所述GPU解码器包括j路线程；其中，c、g、i、j均为任意正整数，且令所述解码模块提供统一的解码线程接口；
创建并设置视频缓存区：
所述视频缓存区采用k个视频缓存区，每个所述视频缓存区的大小为a；其中，k为所述解码模块的线程总数，
Figure DEST_PATH_IMAGE033
，a为每路解码器线程所需的缓存区大小；
创建并设置视频流线程池：
所述视频流线程池采用U路视频流线程；其中，每路所述视频流线程连接一路视频流，且视频流连接数量u根据所述解码模块的解码能力和所述缓存模块的缓存能力，通过PID算法动态调节。
进一步地，每次令每路所述视频流线程接收t秒视频流片段，t为任意正整数；且所述视频流片段大小
Figure DEST_PATH_IMAGE035
。
进一步地，令k路所述解码器线程同时获取所述视频流片段，且并发解码。
进一步地，采用的所述PID算法的模型公式如下：
Figure 124334DEST_PATH_IMAGE005
其中：
Figure DEST_PATH_IMAGE037
为比例常数；
Figure DEST_PATH_IMAGE039
为积分时间常数；
Figure DEST_PATH_IMAGE041
为微分时间常数；
Figure DEST_PATH_IMAGE043
为PID控制器的输出，为视频流连接数u；
Figure DEST_PATH_IMAGE045
为理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure DEST_PATH_IMAGE047
。
进一步地，对所述PID算法的模型公式进行离散化处理，所述PID算法简化后的模型公式为：
Figure 365216DEST_PATH_IMAGE019
其中：
Figure DEST_PATH_IMAGE049
，
Figure DEST_PATH_IMAGE051
和
Figure DEST_PATH_IMAGE053
分别为三个时刻理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure DEST_PATH_IMAGE055
、
Figure DEST_PATH_IMAGE057
和
Figure DEST_PATH_IMAGE059
为三个常数。
通过上述技术方案，本发明的有益效果是：
本发明中封装CPU和GPU解码器，提供统一的解码线程接口，使得系统可以完全利用硬件资源进行解码，添加PID闭环控制算法，动态控制视频流连接数量，使得解码器时刻工作在满负荷状态，克服了网络占用率波动大的问题，有效避免了对其他系统运行所造成的影响。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为解码模块的框架图；
图2为PID算法的应用方式示意图；
图3为每个视频流线程对视频流的接收示意图；
图4为基于PID的视频流轮询解码的拉流控制方法的具体流程图；
图5为基于PID的视频流轮询解码的拉流控制方法的控制结果示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
基于PID的视频流轮询解码的拉流控制系统，包括解码模块、缓存模块和取流模块；如图1所示，解码模块由以下解码器组成解码器线程池：c个CPU解码器，每个CPU解码器包括i路线程；g个GPU解码器，每个GPU解码器包括j路线程；其中，c、g、i、j均为任意正整数，解码模块具有统一的解码线程接口。缓存模块由k个视频缓存区组成，每个视频缓存区的大小为a；其中，k为解码模块的线程总数，
Figure DEST_PATH_IMAGE061
，a为每路解码器线程所需的缓存区大小。取流模块由U路视频流线程组成视频流线程池，其中，每路视频流线程连接一路视频流，且如图2所示，视频流连接数量u根据解码模块的解码能力和缓存模块的缓存能力，通过PID算法动态调节。
本发明中封装CPU和GPU解码器，提供统一的解码线程接口，使得系统可以完全利用硬件资源进行解码，添加PID闭环控制算法，动态控制视频流连接数量，使得解码器时刻工作在满负荷状态，克服了网络占用率波动大的问题，有效避免了对其他系统运行所造成的影响。
为了进一步提高系统效率，提高系统的稳定性，如图3所示，每路视频流线程每次接收t秒视频流片段，t为任意正整数，即每个视频流线程在接收t秒视频流后断开，从而保证系统内部的统一性，且视频流片段大小
Figure DEST_PATH_IMAGE063
。其中，优选k路解码器线程同时获取视频流片段，且并发解码，从而保证各路解码器的连续高效解码，便于运算和控制，并行的工作方式可保证每个解码器的满负荷状态。
解码完成后，输出对应的视频帧，保存于缓存区，根据解码模块的解码能力和缓存模块的缓存能力可具体为根据视频帧的输出时间和数量，PID算法的模型公式如下：
Figure 302009DEST_PATH_IMAGE005
其中：
Figure DEST_PATH_IMAGE065
为比例常数；
Figure DEST_PATH_IMAGE067
为积分时间常数；
Figure DEST_PATH_IMAGE069
为微分时间常数；
Figure DEST_PATH_IMAGE071
为PID控制器的输出，为视频流连接数u；
Figure DEST_PATH_IMAGE073
为理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure DEST_PATH_IMAGE075
。
经过离散化之后，公式可以简化为：
Figure 845510DEST_PATH_IMAGE019
其中：
Figure DEST_PATH_IMAGE077
，
Figure DEST_PATH_IMAGE079
和
Figure DEST_PATH_IMAGE081
分别为三个时刻理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure DEST_PATH_IMAGE083
、
Figure DEST_PATH_IMAGE085
和
Figure DEST_PATH_IMAGE087
为三个常数。
根据PID控制模型的输出，调整视频流线程数量u，以达到最高的稳定解码能效，当获取全部视频帧后，结束整个解码流程。
基于PID的视频流轮询解码的拉流控制方法，包括以下步骤：
创建并设置解码器线程池：解码器线程池采用c个CPU解码器，每个CPU解码器包括i路线程；g个GPU解码器，每个GPU解码器包括j路线程；其中，c、g、i、j均为任意正整数，且令解码模块提供统一的解码线程接口；
创建并设置视频缓存区：视频缓存区采用k个视频缓存区，每个视频缓存区的大小为a；其中，k为解码模块的线程总数，
Figure DEST_PATH_IMAGE089
，a为每路解码器线程所需的缓存区大小；
创建并设置视频流线程池：视频流线程池采用U路视频流线程；其中，每路视频流线程连接一路视频流，且视频流连接数量u根据解码模块的解码能力和缓存模块的缓存能力，通过PID算法动态调节。
如图4所示，在具体实施过程中，上述基于PID的视频流轮询解码的拉流控制方法可按照以下步骤顺序进行：
步骤一：初始化取流模块、缓存模块和解码模块三个主要模块，创建解码器线程池、视频流线程池和视频缓存区；
步骤二：设置解码器线程池；本发明使用了CPU和GPU混合解码，提供统一的解码线程接口；其中，每个CPU解码器的解码能力是i路，GPU的解码能力为j路，本实施例中创建一个包含c个CPU解码器，g路GPU解码器的解码模块的线程总数为
Figure DEST_PATH_IMAGE091
的线程池；
步骤三：设置视频缓存区；虽然在不同的负载下，解码能力不同，占用的解码器数量不同，但是为了保证视频缓存区资源不被耗尽，将视频缓存区的目标大小设置为系统解码器总的解码能力所需的缓存区
Figure DEST_PATH_IMAGE093
；
步骤四：设置视频流线程池；数量为U，每个线程连接一路视频流，优选该设置后期动态可调；
步骤五：获取视频流；根据视频流线程数链接相应数量的视频流，为了针对不同的视频建立一致化的解码过程，优选每次令每路视频流线程接收t秒视频流片段，t为任意正整数；
步骤六：将接收到的每路视频流片段数据存储于缓存区，则共有u段，其中，视频流片段大小
Figure DEST_PATH_IMAGE095
；
步骤七：k个解码器同时从视频缓存区获取视频流数据片段；
步骤八：k个解码器线程并发解码相应的视频流片段数据，
步骤九：输出对应的视频帧，保存于视频缓存区；
步骤十：本实施例中，根据视频帧的输出时间和数量作为解码模块解码能力和缓存模块缓存能力的判断依据，通过PID算法动态计算选取视频流线程数量u，PID算法的模型公式如下：
Figure 879588DEST_PATH_IMAGE005
其中：
Figure DEST_PATH_IMAGE097
为比例常数；
Figure DEST_PATH_IMAGE099
为积分时间常数；
Figure 858914DEST_PATH_IMAGE011
为微分时间常数；
Figure DEST_PATH_IMAGE101
为PID控制器的输出，为视频流连接数量u；
Figure DEST_PATH_IMAGE103
为理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure DEST_PATH_IMAGE105
。
经过离散化之后，公式可以简化为：
Figure 590110DEST_PATH_IMAGE019
其中：
Figure DEST_PATH_IMAGE107
，
Figure DEST_PATH_IMAGE109
和
Figure DEST_PATH_IMAGE111
分别为三个时刻理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure DEST_PATH_IMAGE113
、
Figure DEST_PATH_IMAGE115
和
Figure DEST_PATH_IMAGE117
为三个常数。
步骤十一：根据PID控制模型的输出，调整视频流线程数量U，以达到最高的稳定解码能效；
步骤十二：当获取全部视频帧后，结束整个解码流程。
如图5所示，显示了本发明中基于PID的视频流轮询解码的拉流控制系统和方法的测试验证结果：
当系统启动时，缓存区长度为0，为了快速的达到视频缓存区大小为M的目标值，PID的输出会逐渐增大，即视频流连接数量u会迅速增加。视频缓存区中待解码视频数量也随之增大，当邻近M时，视频流连接数量u逐渐减小，但视频缓存区视频数量会超过M，出现超调。随着视频流连接数量u进一步减小，视频缓存区长度逐渐减小并稳定在M的一个小范围内，视频流连接数量u也会稳定在一个小范围内，此时系统达到稳态。当系统解码能力发生变化，视频流连接数量u也会及时跟进动态调整，使得视频缓存区长度始终维持在一个范围内，保证系统视频缓存区不会溢出或者耗尽。
本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1.基于PID的视频流轮询解码的拉流控制系统，其特征在于，包括解码模块、缓存模块和取流模块；
所述解码模块由以下解码器组成解码器线程池：c个CPU解码器，每个所述CPU解码器包括i路线程；g个GPU解码器，每个所述GPU解码器包括j路线程；其中，c、g、i、j均为任意正整数，所述解码模块具有统一的解码线程接口；
所述缓存模块由k个视频缓存区组成，每个所述视频缓存区的大小为a；其中，k为所述解码模块的线程总数，
Figure 308041DEST_PATH_IMAGE001
，a为每路解码器线程所需的缓存区大小；
所述取流模块由U路视频流线程组成视频流线程池；其中，每路所述视频流线程连接一路视频流，且视频流连接数量u根据所述解码模块的解码能力和所述缓存模块的缓存能力，通过PID算法动态调节。
2.根据权利要求1所述的基于PID的视频流轮询解码的拉流控制系统，其特征在于，
每路所述视频流线程每次接收t秒视频流片段，t为任意正整数；且所述视频流片段大小
Figure DEST_PATH_IMAGE002
。
3.根据权利要求2所述的基于PID的视频流轮询解码的拉流控制系统，其特征在于，
k路所述解码器线程同时获取所述视频流片段，且并发解码。
4.根据权利要求1所述的基于PID的视频流轮询解码的拉流控制系统，其特征在于，
所述PID算法的模型公式如下：
Figure 677711DEST_PATH_IMAGE003
其中：
Figure DEST_PATH_IMAGE004
为比例常数；
Figure 50924DEST_PATH_IMAGE005
为积分时间常数；
Figure DEST_PATH_IMAGE006
为微分时间常数；
Figure 914974DEST_PATH_IMAGE007
为PID控制器的输出，为视频流连接数u；
Figure DEST_PATH_IMAGE008
为理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure 322822DEST_PATH_IMAGE009
。
5.根据权利要求4所述的基于PID的视频流轮询解码的拉流控制系统，其特征在于，
所述PID算法的简化模型公式为：
Figure DEST_PATH_IMAGE010
其中：
Figure 866323DEST_PATH_IMAGE008
，
Figure 71040DEST_PATH_IMAGE011
和
Figure DEST_PATH_IMAGE012
分别为三个时刻理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure 863415DEST_PATH_IMAGE004
、
Figure 984824DEST_PATH_IMAGE013
和
Figure DEST_PATH_IMAGE014
为三个常数。
6.基于PID的视频流轮询解码的拉流控制方法，其特征在于，包括以下步骤：
创建并设置解码器线程池：
所述解码器线程池采用c个CPU解码器，每个所述CPU解码器包括i路线程；g个GPU解码器，每个所述GPU解码器包括j路线程；其中，c、g、i、j均为任意正整数，且令所述解码模块提供统一的解码线程接口；
创建并设置视频缓存区：
所述视频缓存区采用k个视频缓存区，每个所述视频缓存区的大小为a；其中，k为所述解码模块的线程总数，
Figure 181450DEST_PATH_IMAGE015
，a为每路解码器线程所需的缓存区大小；
创建并设置视频流线程池：
所述视频流线程池采用U路视频流线程；其中，每路所述视频流线程连接一路视频流，且视频流连接数量u根据所述解码模块的解码能力和所述缓存模块的缓存能力，通过PID算法动态调节。
7.根据权利要求6所述的基于PID的视频流轮询解码的拉流控制方法，其特征在于，
每次令每路所述视频流线程接收t秒视频流片段，t为任意正整数；且所述视频流片段大小
Figure DEST_PATH_IMAGE016
。
8.根据权利要求7所述的基于PID的视频流轮询解码的拉流控制方法，其特征在于，
令k路所述解码器线程同时获取所述视频流片段，且并发解码。
9.根据权利要求6所述的基于PID的视频流轮询解码的拉流控制方法，其特征在于，
采用的所述PID算法的模型公式如下：
Figure 529255DEST_PATH_IMAGE017
其中：
Figure 456147DEST_PATH_IMAGE004
为比例常数；
Figure 917215DEST_PATH_IMAGE005
为积分时间常数；
Figure 799590DEST_PATH_IMAGE006
为微分时间常数；
Figure 306794DEST_PATH_IMAGE007
为PID控制器的输出，为视频流连接数u；
Figure 785180DEST_PATH_IMAGE008
为理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure DEST_PATH_IMAGE018
。
10.根据权利要求9所述的基于PID的视频流轮询解码的拉流控制方法，其特征在于，
对所述PID算法的模型公式进行离散化处理，所述PID算法简化后的模型公式为：
Figure 22126DEST_PATH_IMAGE019
其中：
Figure DEST_PATH_IMAGE020
，
Figure 75402DEST_PATH_IMAGE021
和
Figure DEST_PATH_IMAGE022
分别为三个时刻理想状态视频缓存区大小为M与当前视频缓存区大小为m之差，
Figure 389010DEST_PATH_IMAGE023
、
Figure DEST_PATH_IMAGE024
和
Figure 671087DEST_PATH_IMAGE025
为三个常数。
CN202011239814.2A 2020-11-09 2020-11-09 基于pid的视频流轮询解码的拉流控制系统及方法 Active CN112261412B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011239814.2A CN112261412B (zh) 2020-11-09 2020-11-09 基于pid的视频流轮询解码的拉流控制系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011239814.2A CN112261412B (zh) 2020-11-09 2020-11-09 基于pid的视频流轮询解码的拉流控制系统及方法

Publications (2)

Publication Number Publication Date
CN112261412A true CN112261412A (zh) 2021-01-22
CN112261412B CN112261412B (zh) 2021-04-27

Family

ID=74266549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011239814.2A Active CN112261412B (zh) 2020-11-09 2020-11-09 基于pid的视频流轮询解码的拉流控制系统及方法

Country Status (1)

Country Link
CN (1) CN112261412B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101272486A (zh) * 2008-04-10 2008-09-24 清华大学 基于pid控制和接收帧率稳定模型的视频传输控制方法
CN102404576A (zh) * 2011-11-30 2012-04-04 国云科技股份有限公司 云终端解码器及其负载均衡算法和gpu的解码算法
CN106878736A (zh) * 2017-03-17 2017-06-20 郑州云海信息技术有限公司 一种视频编解码的方法与装置
CN107493510A (zh) * 2017-09-19 2017-12-19 武汉斗鱼网络科技有限公司 直播间内直播流播放方法、装置、计算机存储介质及设备
WO2020019140A1 (zh) * 2018-07-23 2020-01-30 深圳市大疆创新科技有限公司 视频处理方法、终端设备、机器可读存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101272486A (zh) * 2008-04-10 2008-09-24 清华大学 基于pid控制和接收帧率稳定模型的视频传输控制方法
CN102404576A (zh) * 2011-11-30 2012-04-04 国云科技股份有限公司 云终端解码器及其负载均衡算法和gpu的解码算法
CN106878736A (zh) * 2017-03-17 2017-06-20 郑州云海信息技术有限公司 一种视频编解码的方法与装置
CN107493510A (zh) * 2017-09-19 2017-12-19 武汉斗鱼网络科技有限公司 直播间内直播流播放方法、装置、计算机存储介质及设备
WO2020019140A1 (zh) * 2018-07-23 2020-01-30 深圳市大疆创新科技有限公司 视频处理方法、终端设备、机器可读存储介质

Also Published As

Publication number Publication date
CN112261412B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
CN108647773B (zh) 一种可重构卷积神经网络的硬件互连系统
CN109194984B (zh) 一种基于边缘计算的视频帧调度方法
CN103986914B (zh) 无线视频监控系统中基于客户端数量的码率自适应方法
US20060244816A1 (en) Adjusting sampling rate for encoding
CN101466039B (zh) 一种视频解码装置和方法
CN104394484A (zh) 一种无线实时流媒体传输方法
TW200904095A (en) Network communication control method and system
US9531647B1 (en) Multi-host processing
US20150350604A1 (en) Method and system for multiparty video conferencing
US20160342887A1 (en) Scalable neural network system
CN104539972A (zh) 一种多核处理器中视频并行解码的控制方法和装置
CN105913001A (zh) 基于聚类的在线式多人脸图像处理的方法
CN112261412B (zh) 基于pid的视频流轮询解码的拉流控制系统及方法
WO2018103360A1 (zh) 一种提高图像流畅度的方法及系统
CN102724507B (zh) 一种gpu加速编码器码率控制方法
KR100722314B1 (ko) Ｄｖｓ를 이용한 멀티미디어 신호처리 장치
CN106897768B (zh) 神经网络信息发送方法和系统
CN102833551B (zh) 一种Slice级编解码端联合时间最小化方法
Xing et al. Performance evaluation of distributed computing over optical disaggregated data centers
CN100428138C (zh) 用于改变输出速率的方法和设备
Duan et al. Accelerating Distributed DNN Training via Transport Layer Scheduling
KR102050533B1 (ko) 데이터 전송 시스템, 데이터 전송 방법 및 기록 매체
CN106713842A (zh) 影像处理方法及其摄影机
TWI617183B (zh) 殘差處理電路和相關的殘差處理方法
Ao et al. BurstAttention: An Efficient Distributed Attention Framework for Extremely Long Sequences

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant