CN112232017A - 分割边界优化方法、装置、计算机设备和存储介质 - Google Patents
分割边界优化方法、装置、计算机设备和存储介质 Download PDFInfo
- Publication number
- CN112232017A CN112232017A CN202011490177.6A CN202011490177A CN112232017A CN 112232017 A CN112232017 A CN 112232017A CN 202011490177 A CN202011490177 A CN 202011490177A CN 112232017 A CN112232017 A CN 112232017A
- Authority
- CN
- China
- Prior art keywords
- node
- boundary
- nodes
- setting
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
Abstract
本发明提供了一种分割边界优化方法、装置、计算机设备和存储介质,属于集成电路芯片设计领域,具体包括获取携带有预设节点的设计文件,设计文件描述电路节点之间的连接关系;提取连接关系生成关系树图;设定预设节点为活动节点,并根据关系树图获取与其关联的父节点和兄弟节点;将预设节点和非活动节点的兄弟节点设定为边界节点;将非顶层节点的父节点设定为活动节点,并根据活动节点确定其他的边界节点;将顶层节点的父节点设定为非边界节点,并将关系树图中的其他顶层节点设定为边界节点;归纳所有边界节点得到分割边界。通过本申请的处理方案,从用户指定分割位置的预设节点出发形成边界节点集合,保持其分割边界以下的原始设计层次不变。
Description
技术领域
本发明涉及集成电路芯片设计领域,具体涉及一种分割边界优化方法、装置、计算机设备和存储介质。
背景技术
芯片设计中,常用可编程逻辑阵列进行设计逻辑验证。单颗逻辑阵列计算容量有限,往往需要用多颗逻辑阵列协同工作来对整个设计逻辑进行验证。由此,需要将其设计逻辑按照一定的策略分割成若干部分并分配到对应的逻辑阵列上。为了将用户设计在逻辑阵列上进行分割,必须先在与电路系统对应的层次设计树型结构中确定分割边界。
目前,现有技术对切割边界的确定方法有如下两种:(1)人工选择:人工分配所有节点到不同的逻辑阵列上,实质上是由人工完成分割过程,此方法依靠操作人的经验,费时费力,容易出错,常常引起节点间互连线过多,分配不合理,不支持自动分割算法,边界确定不灵活,不能很好地满足用户指定某些节点为分割边界的个性需求;(2)叶子节点展开法:该方法将用户指定分割位置的节点及其子孙节点定义为一个不可分割的整体-黑盒(blackbox),将黑盒和其他黑盒以外的叶子节点展开(Flatten)至设计顶层,再将顶层节点转为图结构中节点,进行分割。该方法导致分割节点数量巨大,连接错综复杂,严重影响分割速度,同时破坏了大量本不需要展开(Flatten)的节点的层次结构,
使得用户与层次结构相关的约束条件难以得到满足,使得布局布线结果不能达到预期性能和约束条件。
发明内容
因此,为了克服上述现有技术的缺点,本发明提供了一种从用户指定分割位置的预设节点出发形成边界节点集合,保持其分割边界以下的原始设计层次不变的分割边界优化方法、装置、计算机设备和存储介质。
为了实现上述目的,本发明提供一种分割边界优化方法,包括:获取携带有预设节点的设计文件,所述设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系;提取所述连接关系生成与所述电路节点对应的关系树图;设定所述预设节点为活动节点,并根据所述关系树图获取与所述活动节点关联的父节点和兄弟节点;判断所述兄弟节点是否为活动节点,将所述预设节点和判定为否的所述兄弟节点设定为边界节点;判断所述父节点是否为顶层节点,将判定为否的所述父节点设定为活动节点,并根据所述活动节点确定其他的边界节点;将判定为是的所述父节点设定为非边界节点,并将所述关系树图中的其他顶层节点设定为边界节点;归纳所有边界节点得到分割边界。
在其中一个实施例中,所述归纳所有边界节点得到分割边界后,包括:
以所述分割边界为界限向顶层方向,获得所述分割边界上方的所述电路节点之间的连接关系,并根据所述连接关系获取所述设计文件中的所述电路节点对应的逻辑功能和连接关系,以便根据获取的所述节点信息实现所述电路系统。
在其中一个实施例中,所述判断所述父节点是否为顶层节点,包括:获取关系树图中的根节点;判断所述父节点与所述根节点是否存在直接连接关系。
在其中一个实施例中,所述归纳所有边界节点得到分割边界,包括:归纳所有边界节点得到边界节点集合;根据所述边界节点集合和所述关系树图生成分割边界。
本申请还提供了一种分割边界优化装置,所述装置包括:文件获取模块,用于获取携带有预设节点的设计文件,所述设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系;关系树图生成模块,用于提取所述连接关系生成与所述电路节点对应的关系树图;关联节点获取模块,用于设定所述预设节点为活动节点,并根据所述关系树图获取与所述活动节点关联的父节点和兄弟节点;边界节点设定模块,用于判断所述兄弟节点是否为活动节点,将所述预设节点和判定为否的所述兄弟节点设定为边界节点;判断所述父节点是否为顶层节点,将判定为否的所述父节点设定为活动节点,并根据所述活动节点确定其他的边界节点;将判定为是的所述父节点设定为非边界节点,并将所述关系树图中的其他顶层节点设定为边界节点;边界生成模块,用于归纳所有边界节点得到分割边界。
本申请还提供了一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现上述方法的步骤。
本申请还提供了一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现上述的方法的步骤。
与现有技术相比,本发明的优点在于:从预定分割位置的预设节点向实例树顶层方向出发,直至顶层,形成包含与预设节点关联的边界节点集合,保持其分割边界以下的原始设计层次不变,将切割边界上的节点数量最小化,加速分割过程,最大限度保护用户原始设计层次,更好地满足用户的与层级结构相关的约束条件。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是本发明的一个实施例中分割边界优化方法的结构示意图;
图2是本发明的一个实施例中实例树的结构示意图;
图3是本发明的一个实施例中分割边界优化装置的结构框图;
图4为本发明的一个实施例中计算机设备的内部结构图;
图5为本发明的一个实施例中计算机设备的内部结构图。
具体实施方式
下面结合附图对本申请实施例进行详细描述。
以下通过特定的具体实例说明本申请的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。本申请还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本申请的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
要说明的是,下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见,本文中所描述的方面可体现于广泛多种形式中,且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本申请,所属领域的技术人员应了解,本文中所描述的一个方面可与任何其它方面独立地实施,且可以各种方式组合这些方面中的两者或两者以上。举例来说,可使用本文中所阐述的任何数目和方面来实施设备及/或实践方法。另外,可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是,以下实施例中所提供的图示仅以示意方式说明本申请的基本构想,图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
另外,在以下描述中,提供具体细节是为了便于透彻理解实例。然而,所属领域的技术人员将理解,可在没有这些特定细节的情况下实践方面。
如图1所示,本申请实施例提供一种分割边界优化方法,可以应用在终端或服务器上,终端可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑和便携式智能设备,服务器可以用独立的服务器或者是多个服务器组成的服务器集群来实现,方法包括以下步骤:
步骤102,获取携带有预设节点的设计文件,设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系。
设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系。设计文件中包含很多逻辑程序块(module),逻辑程序块间存在嵌套或并列等关系,每个逻辑程序块与电路系统的各电路节点对应。电路节点可以是一个或多个电子元件组成的逻辑单元。
服务器可以获取携带有预设节点的设计文件,设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系。设计文件可以是由包含芯片逻辑设计的文本程序语言verilog,vhdl等编程语言编写的,设计文件可以包含配置文件,配置文件可以是fix文件,配置文件用于描述用户指定分割位置的固定节点信息以及对应逻辑阵列位置。
步骤104,提取连接关系生成与电路节点对应的关系树图。
服务器提取连接关系生成与电路节点对应的关系树图。服务器在对设计文件进行解析(Parse)过程中,module可以被实例化为逻辑实例(Instance)并形成有层次关系的树状结构-实例树(Instance Tree)图,Instance就是实例树图中的节点(Node)。Instance内含了逻辑功能,Instance之间存在连线关系。每个Instance唯一对应了一个Module,Module之间的嵌套关系形成了实例树中父子节点的连接关系,父节点中的逻辑关系中也包含子节点之间的连接关系。在一个实施例中,以实例树为二叉树、计算顺序是并行为例,但在本发明的其他实施例中,实例树也可采用其他多叉树结构,计算顺序也可采用其他形式。服务器对实例树中的电路节点转化为图结构中的节点,连接关系转换为图结构中的边,生成如图2所示的实例树图。
步骤106,设定预设节点为活动节点,并根据关系树图获取与活动节点关联的父节点和兄弟节点。
某节点的父节点即为此节点在实例树图中向上连线直接连接的节点,某节点的子节点即为此节点在实例树图中向下连线直接连接的节点,兄弟节点为具有共同父节点的节点。如图2中test节点为inst_A_1_1的父节点,inst_A_1_1和inst_B_1_1为test的子节点。inst_A_1_1和inst_B_1_1互为兄弟节点。
服务器设定预设节点为活动节点,并根据关系树图获取与活动节点关联的父节点和兄弟节点。在图2中的节点inst_A_3_1为预设节点。服务器获取节点inst_A_3_1关联的父节点inst_A_2_1和兄弟节点inst_A_3_2。
步骤108,判断兄弟节点是否为活动节点,将预设节点和判定为否的兄弟节点设定为边界节点。
服务器判断兄弟节点是否为活动节点。服务器将预设节点和判定为否的兄弟节点设定为边界节点。当服务器判定兄弟节点为活动节点,以图2为例,假如节点inst_A_3_1和节点inst_A_3_2均为预设节点,服务器未通过节点inst_A_3_1确定将兄弟节点inst_A_3_2设定边界节点。服务器在对节点inst_A_3_1进行分析时,后续仅考虑其父节点inst_A_2_1。
步骤110,判断父节点是否为顶层节点,将判定为否的父节点设定为活动节点,并根据活动节点确定其他的边界节点。
服务器判断父节点是否为顶层节点。在其中一个实施例中,判断父节点是否为顶层节点,包括以下步骤:获取关系树图中的根节点;判断父节点与根节点是否存在直接连接关系。服务器获取关系树图中的根节点;判断父节点与根节点是否存在直接连接关系。当判定父节点与根节点存在直接连接关系,服务器判定父节点为顶层节点;当判定父节点与根节点不存在直接连接关系,服务器判定父节点不是顶层节点。
服务器将判定为否的父节点设定为活动节点,并根据活动节点确定其他的边界节点。服务器根据步骤108~110循环确定其他的边界节点。根节点(root)是关系树图的一个核心组成部分,它是同一棵树中除本身外所有结点的祖先,它没有父结点,如图2中test节点。顶层节点是为实例树中根节点的下一层节点,如图2中inst_A_1_1和inst_B_1_1为顶层节点。
步骤112,将判定为是的父节点设定为非边界节点,并将关系树图中的其他顶层节点设定为边界节点。
服务器将判定为是的父节点设定为非边界节点,并将关系树图中的其他顶层节点设定为边界节点。如图2所示,inst_A_2_1为inst_A_3_1的父节点,将inst_A_2_1赋值给active node变量,inst_A_3_1将不再作为活动节点。inst_A_2_1没有到达顶层,所以继续执行步骤108,执行步骤108完毕后inst_A_1_1作为活动节点(active node),因为inst_A_1_1为顶层节点,此时标记inst_A_1_1为边界外节点,也就是说inst_A_1_1必定不会出现再边界集合中。服务器判断除去顶层中所有的边界外节点,是否还存在其他顶层节点,当存在时,服务器将其他顶层节点包含在边界集合中。
步骤114,归纳所有边界节点得到分割边界。
服务器归纳所有边界节点得到分割边界。如图2所示,边界节点集合为inst_A_3_1,inst_A_3_2,inst_A_2_2,inst_B_1_1。
在设计文件中,根据个性需求指定分割位置的预设节点,如inst_A_3_1,实质上说明该预设节点及其以下的子孙节点将被看作整体-黑盒(Black Box)独立分配逻辑阵列,也同时指明了其直接祖先节点inst_A_2_1,inst_A_1_1,test必然不能作为分割边界,因为分割边界上的节点会被看作黑盒(Black Box),如果选择直接祖先节点作为分割边界将错误地扩大了用户原始需求,影响后续分割过程结果质量。上述分割边界优化方法,从预设节点出发向上至顶层,在满足设计文件指定分割位置节点的情况下,包含其除去直接祖先节点(有直接连接关系的父辈节点)的其他祖先节点(有直接连接关系的父辈的其他兄弟节点),最小化了分割边界节点的数量。因为分割边界节点数量最小同时切割边界总是向顶层包含,并将分割边界以下的层级结构保持不变,使得不必展开(Flatten)的节点数量最大化,最大限度地保持了用户的原有设计层次不变。
在其中一个实施例中,归纳所有边界节点得到分割边界后,包括:以所述分割边界为界限向顶层方向,获得所述分割边界上方的所述电路节点之间的连接关系,并根据所述连接关系获取所述设计文件中的所述电路节点对应的逻辑功能和连接关系,以便根据获取的节点信息实现电路系统。
服务器以分割边界为界限向顶层方向逐层获取与边界节点对应的节点信息,获得所述分割边界上方的电路节点之间的连接关系,并根据连接关系获取设计文件中的电路节点对应的逻辑功能和连接关系,以便根据获取的节点信息实现电路系统。服务器可以按照分割边界将关系树图分割成不同部分,将各部分编译下载到不同的逻辑阵列中并按照连接关系完成逻辑阵列之间的连线,经过后续逻辑综合、布局布线等过程形成具体的逻辑电路和导线布局,以便进行最终的逻辑验证过程。服务器进行分割边界的选择操作,实际上是在实例树中选择分割的逻辑层级的高度与位置,即、圈定哪些电路节点以整体(黑盒子)的形式参与分割。虽然电路节点本来的功能不因选择不同的层次和位置进行分割而改变,但是如果边界的逻辑层级恰当且最优化,可以对电路性能的提升、降低布局布线复杂度,以及用户约束的满足等有极其关键的影响。
在其中一个实施例中,归纳所有边界节点得到分割边界,包括:归纳所有边界节点得到边界节点集合;根据边界节点集合和关系树图生成分割边界。
在一个实施例中,如图3所示,提供了一种分割边界优化装置,包括:文件获取模块302、关系树图生成模块304、关联节点获取模块306、边界节点设定模块308和边界生成模块310,其中:
文件获取模块302,用于获取携带有预设节点的设计文件,设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系。
关系树图生成模块304,用于提取连接关系生成与电路节点对应的关系树图。
关联节点获取模块306,用于设定预设节点为活动节点,并根据关系树图获取与活动节点关联的父节点和兄弟节点。
边界节点设定模块308,用于判断兄弟节点是否为活动节点,将预设节点和判定为否的兄弟节点设定为边界节点;判断父节点是否为顶层节点,将判定为否的父节点设定为活动节点,并根据活动节点确定其他的边界节点;将判定为是的父节点设定为非边界节点,并将关系树图中的其他顶层节点设定为边界节点。
边界生成模块310,用于归纳所有边界节点得到分割边界。
在一个实施例中,装置还包括:
节点信息获取模块,用于以分割边界为界限向顶层方向,获得分割边界上方的电路节点之间的连接关系,并根据连接关系获取设计文件中的电路节点对应的逻辑功能和连接关系,以便根据获取的节点信息控制对应的电路节点。
在一个实施例中,边界节点设定模块包括:
根节点获取单元,用于获取关系树图中的根节点。
判断单元,用于判断父节点与根节点是否存在直接连接关系。
在一个实施例中,边界生成模块包括:
节点归纳单元,用于归纳所有边界节点得到边界节点集合。
边界生成单元,用于根据边界节点集合和关系树图生成分割边界。
关于分割边界优化装置的具体限定可以参见上文中对于分割边界优化方法的限定,在此不再赘述。上述分割边界优化装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是服务器,其内部结构图可以如图4所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储设计文件数据、关系树图。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种分割边界优化方法。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是终端,其内部结构图可以如图5所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种分割边界优化方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏,该计算机设备的输入装置可以是显示屏上覆盖的触摸层,也可以是计算机设备外壳上设置的按键、轨迹球或触控板,还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解,图4或图5中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,提供了一种计算机设备,包括存储器和处理器,该存储器存储有计算机程序,该处理器执行计算机程序时实现以下步骤:获取携带有预设节点的设计文件,设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系;提取连接关系生成与电路节点对应的关系树图;设定预设节点为活动节点,并根据关系树图获取与活动节点关联的父节点和兄弟节点;判断兄弟节点是否为活动节点,将预设节点和判定为否的兄弟节点设定为边界节点;判断父节点是否为顶层节点,将判定为否的父节点设定为活动节点,并根据活动节点确定其他的边界节点;将判定为是的父节点设定为非边界节点,并将关系树图中的其他顶层节点设定为边界节点;归纳所有边界节点得到分割边界。
在一个实施例中,处理器执行计算机程序时实现的归纳所有边界节点得到分割边界后,包括:以分割边界为界限向顶层方向,获得分割边界上方的电路节点之间的连接关系,并根据连接关系获取设计文件中的电路节点对应的逻辑功能和连接关系,以便根据获取的节点信息实现电路系统。
在一个实施例中,处理器执行计算机程序时实现的判断父节点是否为顶层节点,包括:获取关系树图中的根节点;判断父节点与根节点是否存在直接连接关系。
在一个实施例中,处理器执行计算机程序时实现的归纳所有边界节点得到分割边界,包括:归纳所有边界节点得到边界节点集合;根据边界节点集合和关系树图生成分割边界。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:获取携带有预设节点的设计文件,设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系;提取连接关系生成与电路节点对应的关系树图;设定预设节点为活动节点,并根据关系树图获取与活动节点关联的父节点和兄弟节点;判断兄弟节点是否为活动节点,将预设节点和判定为否的兄弟节点设定为边界节点;判断父节点是否为顶层节点,将判定为否的父节点设定为活动节点,并根据活动节点确定其他的边界节点;将判定为是的父节点设定为非边界节点,并将关系树图中的其他顶层节点设定为边界节点;归纳所有边界节点得到分割边界。
在一个实施例中,计算机程序被处理器执行时实现的归纳所有边界节点得到分割边界后,包括:以分割边界为界限向顶层方向,获得分割边界上方的电路节点之间的连接关系,并根据连接关系获取设计文件中的电路节点对应的逻辑功能和连接关系,以便根据获取的节点信息实现电路系统。
在一个实施例中,计算机程序被处理器执行时实现的判断父节点是否为顶层节点,包括:获取关系树图中的根节点;判断父节点与根节点是否存在直接连接关系。
在一个实施例中,计算机程序被处理器执行时实现的归纳所有边界节点得到分割边界,包括:归纳所有边界节点得到边界节点集合;根据边界节点集合和关系树图生成分割边界。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink) DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (7)
1.一种分割边界优化方法,其特征在于,包括:
获取携带有预设节点的设计文件,所述设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系;
提取所述连接关系生成与所述电路节点对应的关系树图;
设定所述预设节点为活动节点,并根据所述关系树图获取与所述活动节点关联的父节点和兄弟节点;
判断所述兄弟节点是否为活动节点,将所述预设节点和判定为否的所述兄弟节点设定为边界节点;
判断所述父节点是否为顶层节点,将判定为否的所述父节点设定为活动节点,并根据所述活动节点确定其他的边界节点;
将判定为是的所述父节点设定为非边界节点,并将所述关系树图中的其他顶层节点设定为边界节点;
归纳所有边界节点得到分割边界。
2.根据权利要求1所述的分割边界优化方法,其特征在于,所述归纳所有边界节点得到分割边界后,包括:
以所述分割边界为界限向顶层方向,获得所述分割边界上方的所述电路节点之间的连接关系,并根据所述连接关系获取所述设计文件中的所述电路节点对应的逻辑功能和连接关系,以便根据获取的所述节点信息实现所述电路系统。
3.根据权利要求1所述的分割边界优化方法,其特征在于,所述判断所述父节点是否为顶层节点,包括:
获取关系树图中的根节点;
判断所述父节点与所述根节点是否存在直接连接关系。
4.根据权利要求1所述的分割边界优化方法,其特征在于,所述归纳所有边界节点得到分割边界,包括:
归纳所有边界节点得到边界节点集合;
根据所述边界节点集合和所述关系树图生成分割边界。
5.一种分割边界优化装置,其特征在于,所述装置包括:
文件获取模块,用于获取携带有预设节点的设计文件,所述设计文件用于描述电路系统的各电路节点的结构以及电路节点之间的连接关系;
关系树图生成模块,用于提取所述连接关系生成与所述电路节点对应的关系树图;
关联节点获取模块,用于设定所述预设节点为活动节点,并根据所述关系树图获取与所述活动节点关联的父节点和兄弟节点;
边界节点设定模块,用于判断所述兄弟节点是否为活动节点,将所述预设节点和判定为否的所述兄弟节点设定为边界节点;判断所述父节点是否为顶层节点,将判定为否的所述父节点设定为活动节点,并根据所述活动节点确定其他的边界节点;将判定为是的所述父节点设定为非边界节点,并将所述关系树图中的其他顶层节点设定为边界节点;
边界生成模块,用于归纳所有边界节点得到分割边界。
6.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至4中任一项所述方法的步骤。
7.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011490177.6A CN112232017B (zh) | 2020-12-17 | 2020-12-17 | 分割边界优化方法、装置、计算机设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011490177.6A CN112232017B (zh) | 2020-12-17 | 2020-12-17 | 分割边界优化方法、装置、计算机设备和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112232017A true CN112232017A (zh) | 2021-01-15 |
CN112232017B CN112232017B (zh) | 2021-03-05 |
Family
ID=74124124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011490177.6A Active CN112232017B (zh) | 2020-12-17 | 2020-12-17 | 分割边界优化方法、装置、计算机设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112232017B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113163607A (zh) * | 2021-04-25 | 2021-07-23 | 向陈 | 基于图像识别的微电子芯片节点处理方法 |
CN113255273A (zh) * | 2021-06-07 | 2021-08-13 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
CN113608818A (zh) * | 2021-08-19 | 2021-11-05 | 北京字跳网络技术有限公司 | 数据处理方法、装置、电子设备、存储介质及程序产品 |
CN114330173A (zh) * | 2022-03-08 | 2022-04-12 | 上海国微思尔芯技术股份有限公司 | 边界节点连接关系获取方法、装置、设备和存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101689215A (zh) * | 2008-01-19 | 2010-03-31 | 新思科技有限公司 | 用于多边形断裂的基于斯坦纳树的方法 |
CN102486807A (zh) * | 2010-12-03 | 2012-06-06 | 北京晶智意达科技有限公司 | 基于子图同构的子电路签名方法 |
CN102521425A (zh) * | 2011-10-25 | 2012-06-27 | 清华大学 | 版图二划分方法 |
CN108287932A (zh) * | 2017-01-10 | 2018-07-17 | 上海复旦微电子集团股份有限公司 | 一种基于解析方法的总体fpga自动化布局方法 |
US10296699B1 (en) * | 2017-03-23 | 2019-05-21 | Xilinx, Inc. | Implementing circuit designs adapted for partial reconfiguration |
CN110099307A (zh) * | 2019-03-19 | 2019-08-06 | 视联动力信息技术股份有限公司 | 一种节点连接方法、视联网及计算机可读存储介质 |
-
2020
- 2020-12-17 CN CN202011490177.6A patent/CN112232017B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101689215A (zh) * | 2008-01-19 | 2010-03-31 | 新思科技有限公司 | 用于多边形断裂的基于斯坦纳树的方法 |
CN102486807A (zh) * | 2010-12-03 | 2012-06-06 | 北京晶智意达科技有限公司 | 基于子图同构的子电路签名方法 |
CN102521425A (zh) * | 2011-10-25 | 2012-06-27 | 清华大学 | 版图二划分方法 |
CN108287932A (zh) * | 2017-01-10 | 2018-07-17 | 上海复旦微电子集团股份有限公司 | 一种基于解析方法的总体fpga自动化布局方法 |
US10296699B1 (en) * | 2017-03-23 | 2019-05-21 | Xilinx, Inc. | Implementing circuit designs adapted for partial reconfiguration |
CN110099307A (zh) * | 2019-03-19 | 2019-08-06 | 视联动力信息技术股份有限公司 | 一种节点连接方法、视联网及计算机可读存储介质 |
Non-Patent Citations (1)
Title |
---|
王建斌: "《白光LED驱动芯片的版图设计及电路验证》", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113163607A (zh) * | 2021-04-25 | 2021-07-23 | 向陈 | 基于图像识别的微电子芯片节点处理方法 |
CN113163607B (zh) * | 2021-04-25 | 2023-01-06 | 深圳市久宝科技有限公司 | 基于图像识别的微电子芯片节点处理方法 |
CN113255273A (zh) * | 2021-06-07 | 2021-08-13 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
CN113255273B (zh) * | 2021-06-07 | 2021-10-01 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
WO2022257331A1 (zh) * | 2021-06-07 | 2022-12-15 | 上海国微思尔芯技术股份有限公司 | 分割及验证方法、装置、电子设备、存储介质 |
CN113608818A (zh) * | 2021-08-19 | 2021-11-05 | 北京字跳网络技术有限公司 | 数据处理方法、装置、电子设备、存储介质及程序产品 |
CN113608818B (zh) * | 2021-08-19 | 2024-01-16 | 北京字跳网络技术有限公司 | 数据处理方法、装置、电子设备、存储介质及程序产品 |
CN114330173A (zh) * | 2022-03-08 | 2022-04-12 | 上海国微思尔芯技术股份有限公司 | 边界节点连接关系获取方法、装置、设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN112232017B (zh) | 2021-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112232017B (zh) | 分割边界优化方法、装置、计算机设备和存储介质 | |
US10657215B2 (en) | Computer implemented system and method for generating a layout of a cell defining a circuit component | |
US6735742B2 (en) | Method for optimizing a cell layout using parameterizable cells and cell configuration data | |
US5764532A (en) | Automated method and system for designing an optimized integrated circuit | |
US11853676B2 (en) | Layout context-based cell timing characterization | |
CN109857451B (zh) | Ip核文件生成方法、装置、设备及介质 | |
CN113255264B (zh) | 增量分割处理方法、装置、计算机设备和存储介质 | |
US20110239177A1 (en) | Method and system for approximate placement in electronic designs | |
US20120233575A1 (en) | Layout method for integrated circuit including vias | |
CN111563218B (zh) | 一种页面的修复方法及装置 | |
US20210357314A1 (en) | Smart regression test selection for software development | |
Singh et al. | Partition-based algorithm for power grid design using locality | |
US11694016B2 (en) | Fast topology bus router for interconnect planning | |
WO2001075687A9 (en) | Method and apparatus to optimize an integrated circuit design using transistor folding | |
US11734489B2 (en) | Circuit layout verification | |
US11449660B1 (en) | Method to perform secondary-PG aware buffering in IC design flow | |
JP7059157B2 (ja) | レイアウト設計装置及びレイアウト設計用プログラム | |
CN114240973A (zh) | 图纸分割方法、设备及存储介质 | |
CN114330173A (zh) | 边界节点连接关系获取方法、装置、设备和存储介质 | |
CN115544626B (zh) | 子模型抽取方法、装置、计算机设备及介质 | |
CN113515915B (zh) | 插入填充单元的方法、装置、设备以及存储介质 | |
US10970452B2 (en) | System for designing semiconductor circuit and operating method of the same | |
US11144700B1 (en) | Grouping nets to facilitate repeater insertion | |
Cheng et al. | Net separation-oriented printed circuit board placement via margin maximization | |
US11829698B2 (en) | Guided power grid augmentation system and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Room 27, 6th floor, No. 29 and 30, Lane 1775, Qiushan Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Patentee after: Shanghai Sierxin Technology Co.,Ltd. Address before: Room 27, 6th floor, No. 29 and 30, Lane 1775, Qiushan Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Patentee before: Shanghai Guowei silcore Technology Co.,Ltd. |