CN112231776B - 基于多参数旁路分析的集成电路硬件木马检测方法 - Google Patents

基于多参数旁路分析的集成电路硬件木马检测方法 Download PDF

Info

Publication number
CN112231776B
CN112231776B CN202011107123.7A CN202011107123A CN112231776B CN 112231776 B CN112231776 B CN 112231776B CN 202011107123 A CN202011107123 A CN 202011107123A CN 112231776 B CN112231776 B CN 112231776B
Authority
CN
China
Prior art keywords
integrated circuit
sector
parameter
parameter bypass
trojan horse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011107123.7A
Other languages
English (en)
Other versions
CN112231776A (zh
Inventor
王泉
黄钊
杜茂繁
刘鸿瑾
李亮
杨鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202011107123.7A priority Critical patent/CN112231776B/zh
Publication of CN112231776A publication Critical patent/CN112231776A/zh
Application granted granted Critical
Publication of CN112231776B publication Critical patent/CN112231776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/21—Design or setup of recognition systems or techniques; Extraction of features in feature space; Blind source separation
    • G06F18/214—Generating training patterns; Bootstrap methods, e.g. bagging or boosting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/29—Graphical models, e.g. Bayesian networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Computation (AREA)
  • Evolutionary Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种基于多参数旁路分析的集成电路硬件木马检测方法。本发明方法的具体步骤为：(1)对集成电路网表进行扇区划分；(2)生成多参数旁路特征向量；(3)得到贝叶斯分类器；(4)检测待测集成电路；(5)对预测标签进行判定。本发明通过扇区划分与生成多参数旁路特征向量，提高了集成电路硬件木马检测的准确率并实现了木马的定位。

Description

基于多参数旁路分析的集成电路硬件木马检测方法
技术领域
本发明属于电子器件技术领域，更进一步涉及集成电路可信任性检测技术领域中的一种基于多参数旁路分析的集成电路硬件木马检测方法。本发明可以用于检测集成电路生产工艺中可能插入的硬件木马。
背景技术
随着物联网技术的加速发展，嵌入式设备在人们日常生活中无处不在，并通过网络连接彼此，实现数据交换与信息处理，并且，大多数嵌入式设备都使用到集成电路。目前，集成电路设计中所面临的主要安全问题是硬件木马攻击。特别地，这一事实已经影响到一些关键领域，如移动通信、航空航天、医疗、军工、核反应堆等。
南京航空航天大学在其申请的专利文献“基于机器学习的混合模式多层级的门级硬件木马检测方法”(申请号：2020102063424，公开号：CN111523116A)中公开了一种基于机器学习的混合模式多层级的门级硬件木马检测方法。该方法的步骤为，1、在第一层级本申请通过分析门级木马电路的整体结构和特性，提出两种有效的木马电路特征并结合传统的木马特征，通过机器学习算法对待测可疑电路实施静态检测，初步分离出木马电路和正常电路。2、在第二层级本申请提出两种扫描链结构的木马特征，并使用扫描链检测方法继续对第一级分离出的正常电路进行静态检测。3、对第二级分离出的正常电路进行动态检测，综合三层级的检测结果得到最终的木马电路。该方法存在的不足之处是：由于该方法是以整个集成电路为单元进行检测，导致只能检测电路整体有没有木马，但是无法得到木马在电路网表中的具体位置。
中国电子产品可靠性与环境试验研究所在其申请的专利文献“硬件木马检测与定位方法及系统”(申请号：2020101849478，公开号：CN111460529A)中公开了一种硬件木马检测与定位方法及系统。所述方法包括：施加激励信号；包括在待检芯片的时钟输入端输入方波信号，电源输入端和地线之间施加工作电压VDD；检测所述待检芯片的每个区域在所述激励信号下的电磁辐射信号；获取正常芯片所述每个区域的电磁数据，将每个所述区域的所述电磁辐射信号与所述电磁数据进行比较，若每个所述区域的所述电磁辐射信号均未超出所述电磁数据的上下限，则判定所述待检芯片无硬件木马；若存在电磁辐射信号超出所述上下限的区域，则判定这些区域存在硬件木马；其中，所述电磁数据是通过测试正常芯片在所述激励信号下的电磁辐射得到。该方法存在的不足之处是：只选取了电磁辐射信号一个特征，特征选取少，导致硬件木马的检测准确度低。
发明内容
本发明的目的是针对上述现有技术存在的不足，提出一种基于多参数旁路分析的集成电路硬件木马检测方法，用于解决检测集成电路生产工艺中可能插入的硬件木马的问题。
本发明实现的目的具体思路是：将集成电路网表划分成不同的扇区，生成每个扇区的多参数旁路特征值，所有扇区的特征值组成整个集成电路的特征向量，利用机器学习方法，对集成电路中所有扇区的多参数旁路特征向量进行训练，得到一个贝叶斯分类器，利用贝叶斯分类器对待测集成电路进行预测，由此实现通过扇区划分和生成多参数旁路特征向量来检测集成电路生产工艺中可能插入的硬件木马的方法。
本发明的具体步骤包括如下：
(1)对集成电路网表进行扇区划分：
(1a)选取1个不含木马的集成电路(Integrated Circuit,IC)网表和2个含有木马的集成电路网表，以集成电路网表的每个主输出端为起点，并沿该主输出端与门电路之间的连线进行逆向搜索，到达与该主输出端对应的主输入端停止，将搜索到的所有门电路以及它们之间的连线划分成一个扇区；
(1b)选取每个扇区中路径延时最长的一条路径作为关键路径；
(2)生成多参数旁路特征向量：
(2a)将进行扇区划分后的集成电路网表下载到现场可编程门阵列(FieldProgrammable Gate Array,FPGA)中，给每个扇区的主输入端施加一高电平信号，将扇区主输出端接收到信号的瞬时时间与施加一高电平的瞬时时间差作为扇区的路径延时；
(2b)利用最大工作频率计算公式，计算每个扇区的最大工作频率；
(2c)施加测试向量，并利用示波器，测量每个扇区的动态电流；
(2d)将每个扇区的动态电流与最大工作频率相比，得到该扇区的多参数旁路特征值；
(2e)将每个扇区的多参数旁路特征值组合，得到集成电路的多参数旁路特征向量；
(2f)将不含木马的集成电路打上标签“0”，表示安全，将含有木马的集成电路打上标签“1”，表示不安全；
(3)得到贝叶斯分类器：
利用机器学习中的贝叶斯分类方法，对所有集成电路的多参数旁路特征向量进行训练，得到一个训练后的贝叶斯分类器；
(4)检测待测集成电路：
(4a)对待测集成电路采用与步骤(1)、步骤(2)相同的方法，得到待测集成电路每个扇区的多参数旁路特征值；
(4b)将待测集成电路每个扇区的多参数旁路特征值组合成一个特征向量，特征向量中的每一个特征值对应一个扇区；
(4c)将特征向量输入到贝叶斯分类器中，输出每个集成电路的预测标签；
(5)对预测标签进行判定：
如果预测标签为“0”，则表明该集成电路安全，即待测集成电路不含有木马，如果标签为“1”，则表明该集成电路不安全，即该待测集成电路含有木马，进一步输出不安全的扇区。
与现有技术相比，本发明具有以下优点：
第一，本发明通过划分扇区将集成电路划分成小的模块，缩小了木马所在区域的范围，克服了现有技术中以整个集成电路为单元进行检测，导致只能检测电路整体有没有木马，但是无法得到木马在电路中的具体位置的困难，使得本发明具有可以对木马进行定位的优点。
第二，本发明通过生成多参数旁路特征向量，将最大工作频率与动态电流的比值作为每个扇区的特征值，极大的降低了生成工艺和环境因素对检测结果造成的影响，克服了现有技术中特征选取单一，导致木马的检测准确度低的困难，使得本发明具有木马检测准确率高的优点。
附图说明
图1是本发明的流程图；
图2是本发明的扇区划分示意图。
具体实施方式
下面结合附图1，对本发明实现的具体步骤做进一步的详细描述。
步骤1，对集成电路网表进行扇区划分。
选取1个不含木马的集成电路(Integrated Circuit,IC)网表和2个含有木马的集成电路网表，以集成电路网表的每个主输出端为起点，并沿该主输出端与门电路之间的连线进行逆向搜索，到达与该主输出端对应的主输入端停止，将搜索到的所有门电路以及它们之间的连线划分成一个扇区，该集成电路网表最终划分的扇区个数与该集成电路网表的主输出端个数一样。
选取每个扇区中路径延时最长的一条路径作为关键路径。
下面结合图2对扇区划分做进一步的描述。
图2是将一个集成电路网表划分为3个扇区的示意图，图2中字母a、b、c、d、e、f、g分别表示该集成电路网表的7个主要输入端，v、w、y分别表示该集成电路网表的3个主要输出端，G1、G2、G3、G4、G5、G6、G7、G8、G9分别表示该集成电路网表的9个门电路，扇区1、扇区2、扇区3分别表示以主要输出端v、w、y为起点搜索得到的扇区。
步骤2，生成多参数旁路特征向量。
将进行扇区划分后的集成电路网表下载到现场可编程门阵列(FieldProgrammable Gate Array,FPGA)中，给每个扇区的主输入端施加一高电平信号，将扇区主输出端接收到信号的瞬时时间与施加一高电平的瞬时时间差作为扇区的路径延时。
利用下述公式，计算每个扇区的最大工作频率。
Figure BDA0002727303400000041
其中，
Figure BDA0002727303400000042
表示第k个扇区的最大工作频率，Tcritk表示第k个扇区的关键路径延时，且
Figure BDA0002727303400000051
Ti表示扇区中第i个路径的延迟。
施加测试向量，并利用示波器，测量每个扇区的动态电流。
将每个扇区的动态电流与最大工作频率相比，得到该扇区的多参数旁路特征值。
将每个扇区的多参数旁路特征值组合，得到集成电路的多参数旁路特征向量。
将不含木马的集成电路打上标签“0”，表示安全，将含有木马的集成电路打上标签“1”，表示不安全。
步骤3，得到贝叶斯分类器。
利用机器学习中的贝叶斯分类方法，对所有集成电路的多参数旁路特征向量进行训练，得到一个训练后的贝叶斯分类器。
步骤4，检测待测集成电路。
对待测集成电路采用与步骤1、步骤2相同的方法，得到待测集成电路每个扇区的多参数旁路特征值。
将待测集成电路每个扇区的多参数旁路特征值组合成一个特征向量，特征向量中的每一个特征值对应一个扇区。
将特征向量输入到贝叶斯分类器中，输出每个集成电路的预测标签。
步骤5，对预测标签进行判定。
如果预测标签为“0”，则表明该集成电路安全，即待测集成电路不含有木马，如果标签为“1”，则表明该集成电路不安全，即该待测集成电路含有木马，进一步输出不安全的扇区。

Claims (2)

1.一种基于多参数旁路分析的集成电路硬件木马检测方法，其特征在于，对待测集成电路进行扇区划分并构建待测集成电路的多参数旁路特征向量，该方法的具体步骤包括如下：
(1)对集成电路网表进行扇区划分：
(1a)选取1个不含木马的集成电路网表和2个含有木马的集成电路网表，以集成电路网表的每个主输出端为起点，并沿该主输出端与门电路之间的连线进行逆向搜索，到达与该主输出端对应的主输入端停止，将搜索到的所有门电路以及它们之间的连线划分成一个扇区；
(1b)选取每个扇区中路径延时最长的一条路径作为关键路径；
(2)生成多参数旁路特征向量：
(2a)将进行扇区划分后的集成电路网表下载到现场可编程门阵列FPGA中，给每个扇区的主输入端施加一高电平信号，将扇区主输出端接收到信号的瞬时时间与施加一高电平的瞬时时间差作为扇区的路径延时；
(2b)利用最大工作频率计算公式，计算每个扇区的最大工作频率；
(2c)施加测试向量，并利用示波器，测量每个扇区的动态电流；
(2d)将每个扇区的动态电流与最大工作频率相比，得到该扇区的多参数旁路特征值；
(2e)将每个扇区的多参数旁路特征值组合，得到集成电路的多参数旁路特征向量；
(2f)将不含木马的集成电路打上标签“0”，表示安全，将含有木马的集成电路打上标签“1”，表示不安全；
(3)得到贝叶斯分类器：
利用机器学习中的贝叶斯分类方法，对所有集成电路的多参数旁路特征向量进行训练，得到一个训练后的贝叶斯分类器；
(4)检测待测集成电路：
(4a)对待测集成电路采用与步骤(1)、步骤(2)相同的方法，得到待测集成电路每个扇区的多参数旁路特征值；
(4b)将待测集成电路每个扇区的多参数旁路特征值组合成一个特征向量，特征向量中的每一个特征值对应一个扇区；
(4c)将特征向量输入到贝叶斯分类器中，输出每个集成电路的预测标签；
(5)对预测标签进行判定：
如果预测标签为“0”，则表明该集成电路安全，即待测集成电路不含有木马，如果标签为“1”，则表明该集成电路不安全，即该待测集成电路含有木马，进一步输出不安全的扇区。
2.根据权利要求1所述的基于多参数旁路分析的集成电路硬件木马检测方法，其特征在于，步骤(2b)中所述的最大工作频率计算公式如下：
Figure FDA0003855993300000021
其中，
Figure FDA0003855993300000022
表示第k个扇区的最大工作频率，Tcritk表示第k个扇区的关键路径延时，且
Figure FDA0003855993300000023
Ti表示扇区中第i个路径的延迟。
CN202011107123.7A 2020-10-16 2020-10-16 基于多参数旁路分析的集成电路硬件木马检测方法 Active CN112231776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011107123.7A CN112231776B (zh) 2020-10-16 2020-10-16 基于多参数旁路分析的集成电路硬件木马检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011107123.7A CN112231776B (zh) 2020-10-16 2020-10-16 基于多参数旁路分析的集成电路硬件木马检测方法

Publications (2)

Publication Number Publication Date
CN112231776A CN112231776A (zh) 2021-01-15
CN112231776B true CN112231776B (zh) 2022-12-02

Family

ID=74117422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011107123.7A Active CN112231776B (zh) 2020-10-16 2020-10-16 基于多参数旁路分析的集成电路硬件木马检测方法

Country Status (1)

Country Link
CN (1) CN112231776B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7494150B2 (ja) 2021-07-27 2024-06-03 Kddi株式会社 検証装置、検証方法及び検証プログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104215895A (zh) * 2014-09-02 2014-12-17 工业和信息化部电子第五研究所 基于测试向量的硬件木马检测方法及系统
CN104615949A (zh) * 2015-03-02 2015-05-13 中国电子科技集团公司第五十八研究所 基于电源隔离的提高硬件木马检测分辨率的电路设计方法及对硬件木马的检测方法
CN104636686A (zh) * 2015-03-02 2015-05-20 中国电子科技集团公司第五十八研究所 基于门控时钟的提高硬件木马检测分辨率的电路设计方法及对硬件木马的检测方法
CN108681669A (zh) * 2018-04-23 2018-10-19 东南大学 一种基于多参数侧信道分析的硬件木马检测系统及方法
CN109684834A (zh) * 2018-12-21 2019-04-26 福州大学 一种基于XGBoost的门级硬件木马识别方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11170106B2 (en) * 2018-05-10 2021-11-09 Robotic Research, Llc System for detecting hardware trojans in integrated circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104215895A (zh) * 2014-09-02 2014-12-17 工业和信息化部电子第五研究所 基于测试向量的硬件木马检测方法及系统
CN104615949A (zh) * 2015-03-02 2015-05-13 中国电子科技集团公司第五十八研究所 基于电源隔离的提高硬件木马检测分辨率的电路设计方法及对硬件木马的检测方法
CN104636686A (zh) * 2015-03-02 2015-05-20 中国电子科技集团公司第五十八研究所 基于门控时钟的提高硬件木马检测分辨率的电路设计方法及对硬件木马的检测方法
CN108681669A (zh) * 2018-04-23 2018-10-19 东南大学 一种基于多参数侧信道分析的硬件木马检测系统及方法
CN109684834A (zh) * 2018-12-21 2019-04-26 福州大学 一种基于XGBoost的门级硬件木马识别方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Hardware Trojan Detection by Multiple-Parameter Side-Channel Analysis;Seetharam Narasimhan 等;《 IEEE Transactions on Computers 》;20131130;第62卷(第11期);第2183 - 2195页 *
一种基于电磁分析的硬件木马旁路检测方法;张鹏 等;《微电子学与计算机》;20131205(第12期);第14-17页 *
嵌入式SoC中硬件木马检测与安全设计防御关键技术研宄;黄钊;《中国博士学位论文全文数据库 信息科技辑》;20210815(第8期);第I135-21页 *

Also Published As

Publication number Publication date
CN112231776A (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
CN101614786B (zh) 基于frft和ifsvc的功率电子电路在线智能故障诊断方法
Li et al. SAR image classification using CNN embeddings and metric learning
CN111582309B (zh) 一种生成设计版图坏点检测模型的方法及检测坏点的方法
CN104215894A (zh) 集成电路硬件木马检测方法和系统
CN112231776B (zh) 基于多参数旁路分析的集成电路硬件木马检测方法
CN110969123A (zh) 基于频域的电磁信息泄漏检测方法、终端设备及存储介质
Wang et al. Real-time terahertz characterization of minor defects by the YOLOX-MSA network
Xi et al. Fault detection and classification on insulated overhead conductors based on MCNN‐LSTM
Shang et al. Combining multi-mode representations and ResNet for SAR target recognition
Zhong et al. Dissolved gas in transformer oil forecasting for transformer fault evaluation based on HATT-RLSTM
Liao et al. Fast Fourier Transform with Multi-head Attention for Specific Emitter Identification
Su et al. On‐line identification model for single phase‐earth fault in distribution network driven by wavelet transform and multi‐learner combination
Chen et al. NHD‐YOLO: Improved YOLOv8 using optimized neck and head for product surface defect detection with data augmentation
Chaudhuri et al. Diagnosis of malicious bitstreams in cloud computing fpgas
Yang et al. Hardware Trojan detection method based on time feature of chip temperature
Tang et al. Soft fault diagnosis of analog circuits based on classification of GAF_RP images with ResNet
Elkanishy et al. An FPGA decision tree classifier to supervise a communication SoC
Sinha et al. Power system fault detection using image processing and pattern recognition
Zhang et al. A combination network of CNN and transformer for interference identification
Xama et al. Machine learning-based defect coverage boosting of analog circuits under measurement variations
Lampart et al. Dynamical properties of partial-discharge patterns
Richter et al. Automated probe repositioning for On-Die EM measurements
Wan et al. Squeeze excitation densely connected residual convolutional networks for specific emitter identification based on measured signals
Fan et al. Improving gravitational wave detection with 2d convolutional neural networks
Samat et al. Fuzzy multiclass active learning for hyperspectral image classification

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant