CN112230856B - Nand硬判决参考电平偏移值的配置方法、装置及ssd设备 - Google Patents
Nand硬判决参考电平偏移值的配置方法、装置及ssd设备 Download PDFInfo
- Publication number
- CN112230856B CN112230856B CN202011126537.4A CN202011126537A CN112230856B CN 112230856 B CN112230856 B CN 112230856B CN 202011126537 A CN202011126537 A CN 202011126537A CN 112230856 B CN112230856 B CN 112230856B
- Authority
- CN
- China
- Prior art keywords
- reference level
- training sequence
- hard decision
- data
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明实施例提供了一种NAND硬判决参考电平偏移值的配置方法、装置及SSD设备，所述方法包括：根据预设的初始参考电平偏移值配置硬判决参考电平，并基于所述硬判决参考电平对存储空间的存储数据进行读取，所述存储数据中包括有目标编码数据序列和预设的训练序列；对所述目标编码数据序列进行译码；若译码失败，则对读取的所述训练序列的可靠性状态参数进行统计；根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置。本发明实施例提出的NAND硬判决参考电平偏移值的配置方法、装置及SSD设备，能够根据存储介质的实时状态对参考电平偏移值进行相应调整，以提高数据读取可靠度。
Description
技术领域
本发明涉及数据存储技术领域，尤其涉及一种NAND硬判决参考电平偏移值的配置方法、装置及SSD设备。
背景技术
硬判决参考电平的设置的好坏是决定NAND可靠度的主要因素之一。实际当中，NAND各个存储状态的门限电压分布会随着PE(擦写)次数、retention和不同的WL(字线，wordline)而变化。相应地，硬判决参考电平也应当做一定的偏移来保证RBER(原始比特误码率，raw bit error rate)在可接受的范围以内。对于常规的应用场景，可以预先设定好偏移值来应对PE、retention和WL的影响。然而，对于一些特殊的应用场景，或者是对数据可靠度要求很高的情况，预先标定偏移值的方法并不能满足使用要求。
发明内容
鉴于上述问题，本发明提出了一种NAND硬判决参考电平偏移值的配置方法、装置及SSD设备，能够根据存储介质的实时状态对参考电平偏移值进行相应调整，以提高数据读取可靠度。
本发明的一个方面，提供了一种NAND硬判决参考电平偏移值的配置方法，该方法包括：
根据预设的初始参考电平偏移值配置硬判决参考电平，并基于所述硬判决参考电平对存储空间的存储数据进行读取，所述存储数据中包括有目标编码数据序列和预设的训练序列；
对所述目标编码数据序列进行译码；
若译码失败，则对读取的所述训练序列的可靠性状态参数进行统计；
根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置。
可选地，在根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置之后，所述方法还包括：
根据调整后的参考电平偏移值配置所述硬判决参考电平，并基于更新后的硬判决参考电平对存储空间的存储数据进行读取；
对当前读取的目标编码数据序列进行译码；
若译码失败，则再次对读取的训练序列的可靠性状态参数进行统计，并根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置，直到译码成功或参数调整次数大于预设的配置次数阈值。
可选地，在根据预设的初始参考电平偏移值配置硬判决参考电平之前，所述方法还包括：
预先在各数据存储块block的每个字线WL上存入预设的数据序列作为训练序列；或
预先在各数据存储块block的每个字线WL内存入预设的数据序列作为训练序列，且预先在各字线WL的每个page内存入预设的数据序列作为训练序列；或
预先选取目标block，在所述目标block上的每个或部分字线WL上存入预设的数据序列作为训练序列。
可选地，所述训练序列的数据长度为1024字节。
可选地，所述训练序列采用离线随机生成方式得到，其比特序列映射为各个存储符号的概率相等或属于同一概率区间。
可选地，所述训练序列在每个WL或page内的存储位置集中设置或分散设置。
可选地，所述对读取的所述训练序列的可靠性状态参数进行统计，包括：
统计整个训练序列的RBER，或者具体的RAW error数目；和/或
统计各个存储状态不同比特位的RBER，或者具体的RAW error数目。
本发明的又一个方面，提供了一种NAND硬判决参考电平偏移值的配置装置，该装置包括：
处理模块，用于根据预设的初始参考电平偏移值配置硬判决参考电平，并基于所述硬判决参考电平对存储空间的存储数据进行读取，所述存储数据中包括有目标编码数据序列和预设的训练序列；
译码模块，用于对所述目标编码数据序列进行译码；
统计模块，用于当所述译码模块译码失败时，对读取的所述训练序列的可靠性状态参数进行统计；
所述处理模块，还用于根据统计出的可靠性状态参数对当前的参考电平偏移值进行调整配置。
可选地，所述处理模块，还用于在根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置之后，根据调整后的参考电平偏移值配置所述硬判决参考电平，并基于更新后的硬判决参考电平对存储空间的存储数据进行读取；
所述译码模块，还用于对当前读取的目标编码数据序列进行译码；
所述统计模块，还用于若译码模块译码失败，则再次对读取的训练序列的可靠性状态参数进行统计；
所述处理模块，还用于再次根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置，直到译码成功或参数调整次数大于预设的配置次数阈值。
可选地，所述处理模块，还用于在根据预设的初始参考电平偏移值配置硬判决参考电平之前，预先在各数据存储块block的每个字线WL上存入预设的数据序列作为训练序列；或，预先在各数据存储块block的每个字线WL内存入预设的数据序列作为训练序列，且预先在各字线WL的每个page内存入预设的数据序列作为训练序列。
可选地，所述训练序列的数据长度为10000bit。
可选地，所述训练序列采用离线随机生成方式得到，其比特序列映射为各个存储符号的概率相等或属于同一概率区间。
可选地，所述训练序列在每个WL或page内的存储位置集中设置或分散设置。
可选地，所述统计模块，具体用于统计整个训练序列的RBER，或者具体的RAWerror数目；和/或，统计各个存储状态不同比特位的RBER，或者具体的RAW error数目。
此外，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上所述方法的步骤。
此外，本发明实施例还提供了一种SSD设备，该SSD设备包括存储控制器，所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上所述方法的步骤。
本发明实施例提供的NAND硬判决参考电平偏移值的配置方法、装置及SSD设备，在存储空间中存入预设的训练序列，通过对训练序列的可靠性状态参数进行统计，确定各个存储状态的参考电平的偏移方向和程度，从而指导下次读取时对参考电平偏移值进行调整配置，实现能够根据存储介质的实时状态对参考电平偏移值进行相应调整，以提高数据读取可靠度，而且，本发明可以明显地拓宽存储控制器对存储介质非理想特性的适应性，不会对系统的吞吐率造成明显影响。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例的一种NAND硬判决参考电平偏移值的配置方法的流程图；
图2为本发明另一实施例的一种NAND硬判决参考电平偏移值的配置方法的流程图；
图3a为本发明实施例训练序列TS的存储位置分布示意图一；
图3b为本发明实施例训练序列TS的存储位置分布示意图二；
图3c为本发明实施例训练序列TS的存储位置分布示意图三；
图4为本发明实施例的一种NAND硬判决参考电平偏移值的配置装置的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非被特定定义，否则不会用理想化或过于正式的含义来解释。
本发明为NAND存储控制器提供一种实时测量存储介质状态，并调整参考电平偏移值从而提高数据读取可靠度的方法，该方法适应性更加广泛。
图1示意性示出了本发明一个实施例的NAND硬判决参考电平偏移值的配置方法的流程图。参照图1，本发明实施例的NAND硬判决参考电平偏移值的配置方法具体包括以下步骤：
S11、根据预设的初始参考电平偏移值配置硬判决参考电平，并基于所述硬判决参考电平对存储空间的存储数据进行读取，所述存储数据中包括有目标编码数据序列和预设的训练序列(Training Serial，TS)。
S12、对所述目标编码数据序列进行译码。
S13、若译码失败，则对读取的所述训练序列的可靠性状态参数进行统计。
S14、根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置。
本发明实施例提供的NAND硬判决参考电平偏移值的配置方法，在存储空间中存入预设的训练序列，通过对训练序列的可靠性状态参数进行统计，确定各个存储状态的参考电平的偏移方向和程度，从而指导下次读取时对参考电平偏移值进行调整配置，实现能够根据存储介质的实时状态对参考电平偏移值进行相应调整，以提高数据读取可靠度，而且，本发明可以明显地拓宽存储控制器对存储介质非理想特性的适应性，不会对系统的吞吐率造成明显影响。
在本发明另一实施例中，在根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置之后，所述方法还包括以下步骤：根据调整后的参考电平偏移值配置所述硬判决参考电平，并基于更新后的硬判决参考电平对存储空间的存储数据进行读取；对当前读取的目标编码数据序列进行译码；若译码失败，则再次对读取的训练序列的可靠性状态参数进行统计，并根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置，直到译码成功或参数调整次数大于预设的配置次数阈值。
图2示意性示出了本发明实施例的NAND硬判决参考电平偏移值的配置方法的流程图。参照图2，本发明实施例的NAND硬判决参考电平偏移值的配置方法具体包括以下步骤：
S21、根据预设的初始参考电平偏移值配置硬判决参考电平，并基于所述硬判决参考电平对存储空间的存储数据进行读取，所述存储数据中包括有目标编码数据序列和预设的训练序列。
S22、对所述目标编码数据序列进行译码，若译码成功，则结束当前流程，继续读取后续数据，若译码失败,则执行步骤S23；
S23、判断当前参数调整次数大于预设的配置次数阈值，若是，则结束当前流程，否则，执行步骤S24；
S24、对读取的所述训练序列的可靠性状态参数进行统计；
S25、根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置；
S26、根据调整后的参考电平偏移值配置所述硬判决参考电平，并基于更新后的硬判决参考电平对存储空间的存储数据进行读取；
然后返回步骤S22，再次对所述目标编码数据序列进行译码，直到译码成功或参数调整次数大于预设的配置次数阈值。
本发明实施中，在根据预设的初始参考电平偏移值配置硬判决参考电平之前，所述方法还包括：预先在各数据存储块block的每个字线WL上存入预设的数据序列作为训练序列；或，预先在各数据存储块block的每个字线WL内存入预设的数据序列作为训练序列，且预先在各字线WL的每个page内存入预设的数据序列作为训练序列；或，从所有block中预先选取目标block，在所述目标block上的每个或部分字线WL上存入预设的数据序列作为训练序列。
具体的，训练序列TS的数据长度为1024字节。
具体的，训练序列TS采用离线随机生成方式得到，其比特序列映射为各个存储符号的概率相等或属于同一概率区间。而且，训练序列在每个WL或page内的存储位置集中设置或分散设置。
本实施例中，训练序列TS可以离线随机生成，其比特序列映射为各个存储符号的概率应该基本相等，以保证统计信息的准确性。TS在每个WL或page内的存储位置可以是集中的也可以是分散的。图3a和图3b中即为集中存放TS的实例，图3c则是一个分散放置的实施例。集中存放的好处是处理简单，但是如果存放TS的位置与存放编码数据序列的位置在物理特性上差异较大，对TS的测量效果就会大打折扣。相比之下分散布置TS虽然会增加数据分割和拼接的复杂度，但是TS的测量结果能够更加准确地反映整个WL或page的物理特性。
以TLC为例，每个NAND存储芯片包含多个DIE，每个DIE又包含多个block，每个block有多个word line，每个word line包含lower、middle和high page。Page是一个基本的存储空间，以目前主流的TCL为例，一个page可以存储略多于4KB的数据。
WL是存储控制器可操作的最小单位。在一个block中的各个WL的特性会存在较大差异，除了工艺上的原因以外，也和各个WL经历的PE次数、retention时间的差异有关。因此，为了准确获取将要读取的page上的RBER信息，至少要在每个WL上存入一段预制的数据序列。如果同一个WL上的各个page之间也存在较大的差异，那每个page也要预留空间来存储预制的数据序列。
通常，存储控制器的译码器硬判决译码的工作区间是在RBER<1E-2的范围内。根据译码器的译码能力不同，可以测到RBER≠0的区间通常在1E-3到1E-2之间。因此为了收集足够的错误来保证统计信息的可信度，预制的数据序列长度应在10000bit附近。虽然预制序列的长度越长，统计信息越可靠，但是过长的序列也会挤占编码数据的存储空间，进而降低存储器的容量和读取数据的吞吐率。数据序列长度的具体配置需要综合考虑可靠度指标、实现复杂度、存储器容量等多种因素。
本发明实施例中，对读取的所述训练序列的可靠性状态参数进行统计，具体包括：统计整个训练序列的RBER，或者具体的RAW error数目；和/或，统计各个存储状态不同比特位的RBER，或者具体的RAW error数目。
具体的，存储控制器读出TS后需要测量的参数包括但不限于以下项目：
1、RBER：包括整个TS序列的RBER，或者具体的RAW error数目；
2、各个存储状态不同比特位(最高有效位MSB、中间有效位CSB和最低有效位LSB)的RBER，或者具体的RAW error数目。
根据以上统计信息，存储控制器可以估计出各个存储状态的门限电压的偏移方向和程度，从而指导下次读取时如何调整参考电平的偏移量。
本发明实施中，存储控制器在往NAND存储器写入数据时，在每个WL或page上除了编码后的数据序列以外，还会同时写入一段预设的训练序列TS。在读取WL或page上的数据时，存储控制器首先会根据预设的参考电平偏移量来配置参考电平，然后读取包含TC和编码数据序列的数据。如果解码器译码失败，并且未达到最大重试次数，存储控制器会对读出训练序列的可靠性状态参数，如RAW error信息，进行统计分析，从而利用读取的TC来统计信息获知当前的WL或page上各个状态电压的大致分布情况，以及当前的判决电平偏移值是否合适。如果当前WL或page的编码后的数据序列译码失败，则依据一定的策略根据统计信息调整判决电平的偏移值后再次读取，直至译码成功或达到调整次数的上限为止。该方法可以明显地拓宽存储控制器对存储介质非理想特性的适应性，并且采用简单实用的实时处理的方法，不会对系统的吞吐率造成明显影响。
对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
图4示意性示出了本发明一个实施例的NAND硬判决参考电平偏移值的配置装置的结构示意图。参照图4，本发明实施例的NAND硬判决参考电平偏移值的配置装置具体包括处理模块401、译码模块402以及统计模块403，其中：
处理模块401，用于根据预设的初始参考电平偏移值配置硬判决参考电平，并基于所述硬判决参考电平对存储空间的存储数据进行读取，所述存储数据中包括有目标编码数据序列和预设的训练序列；
译码模块402，用于对所述目标编码数据序列进行译码；
统计模块403，用于当所述译码模块译码失败时，对读取的所述训练序列的可靠性状态参数进行统计；
进一步地，所述处理模块401，还用于根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置。
本发明实施例中，所述处理模块401，还用于在根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置之后，根据调整后的参考电平偏移值配置所述硬判决参考电平，并基于更新后的硬判决参考电平对存储空间的存储数据进行读取；
所述译码模块402，还用于对当前读取的目标编码数据序列进行译码；
所述统计模块403，还用于若译码模块402译码失败，则再次对读取的训练序列的可靠性状态参数进行统计；
所述处理模块401，还用于再次根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置，直到译码成功或参数调整次数大于预设的配置次数阈值。
本发明实施例中，所述处理模块401，还用于在根据预设的初始参考电平偏移值配置硬判决参考电平之前，预先在各数据存储块block的每个字线WL上存入预设的数据序列作为训练序列；或，预先在各数据存储块block的每个字线WL内存入预设的数据序列作为训练序列，且预先在各字线WL的每个page内存入预设的数据序列作为训练序列。
具体的，所述训练序列的数据长度为10000bit。
具体的，所述训练序列采用离线随机生成方式得到，其比特序列映射为各个存储符号的概率相等或属于同一概率区间。
具体的，所述训练序列在每个WL或page内的存储位置集中设置或分散设置。
本发明实施例中，所述统计模块403，具体用于统计整个训练序列的RBER，或者具体的RAW error数目；和/或，统计各个存储状态不同比特位的RBER，或者具体的RAW error数目。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
此外，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上所述方法的步骤。
本实施例中，所述NAND硬判决参考电平偏移值的配置装置集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括电载波信号和电信信号。
此外，本发明实施例还提供了一种SSD设备，该SSD设备包括存储控制器，所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上所述方法的步骤。例如图1所示的S11～S14。或者，所述处理器执行所述计算机程序时实现上述NAND硬判决参考电平偏移值的配置实施例中各模块/单元的功能，例如图4所示的处理模块401、译码模块402以及统计模块403。
本实施例中，统计模块和译码模块配合使用，可以在译码模块译码失败以后再启动，也可和译码模块同步启动。
具体的，统计模块可以放置在译码模块内。处理模块负责读取数据时的参考电平的配置并进行数据读取，译码模块对从memory获取读取的TC和编码数据序列进程译码，如果触发了统计模块的启动条件，则统计模块会将统计出的信息反馈给处理模块，或者直接指示处理模块来调整下一次读取时的参考电平偏移量。
本发明实施例提供的NAND硬判决参考电平偏移值的配置方法、装置及SSD设备，在存储空间中存入预设的训练序列，通过对训练序列的可靠性状态参数进行统计，确定各个存储状态的参考电平的偏移方向和程度，从而指导下次读取时对参考电平偏移值进行调整配置，实现能够根据存储介质的实时状态对参考电平偏移值进行相应调整，以提高数据读取可靠度，而且，本发明可以明显地拓宽存储控制器对存储介质非理想特性的适应性，不会对系统的吞吐率造成明显影响。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
此外，本领域的技术人员能够理解，尽管在此的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种NAND硬判决参考电平偏移值的配置方法，其特征在于，该方法包括：
预先在各数据存储块block的每个字线WL上存入预设的数据序列作为训练序列；或，预先在各数据存储块block的每个字线WL内存入预设的数据序列作为训练序列，且预先在各字线WL的每个page内存入预设的数据序列作为训练序列；或，预先选取目标block，在所述目标block上的每个或部分字线WL上存入预设的数据序列作为训练序列；
根据预设的初始参考电平偏移值配置硬判决参考电平，并基于所述硬判决参考电平对存储空间的存储数据进行读取，所述存储数据中包括有目标编码数据序列和预设的训练序列；
对所述目标编码数据序列进行译码；
若译码失败，则对读取的所述训练序列的可靠性状态参数进行统计，确定各个存储状态的参考电平的偏移方向和程度；
根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置，以便根据调整后的参考电平偏移值配置所述硬判决参考电平。
2.根据权利要求1所述的方法，其特征在于，在根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置之后，所述方法还包括：
根据调整后的参考电平偏移值配置所述硬判决参考电平，并基于更新后的硬判决参考电平对存储空间的存储数据进行读取；
对当前读取的目标编码数据序列进行译码；
若译码失败，则再次对读取的训练序列的可靠性状态参数进行统计，并根据统计出的可靠性状态参数对所述初始参考电平偏移值进行调整配置，直到译码成功或参数调整次数大于预设的配置次数阈值。
3.根据权利要求1所述的方法，其特征在于，所述训练序列的数据长度为1024字节。
4.根据权利要求1所述的方法，其特征在于，所述训练序列采用离线随机生成方式得到，其比特序列映射为各个存储符号的概率相等或属于同一概率区间。
5.根据权利要求1所述的方法，其特征在于，所述训练序列在每个WL或page内的存储位置集中设置或分散设置。
6.根据权利要求1所述的方法，其特征在于，所述对读取的所述训练序列的可靠性状态参数进行统计，包括：
统计整个训练序列的RBER，或者具体的RAW error数目；和/或
统计各个存储状态不同比特位的RBER，或者具体的RAW error数目。
7.一种NAND硬判决参考电平偏移值的配置装置，其特征在于，该装置包括：
处理模块，用于预先在各数据存储块block的每个字线WL上存入预设的数据序列作为训练序列；或，预先在各数据存储块block的每个字线WL内存入预设的数据序列作为训练序列，且预先在各字线WL的每个page内存入预设的数据序列作为训练序列；
所述处理模块，还用于根据预设的初始参考电平偏移值配置硬判决参考电平，并基于所述硬判决参考电平对存储空间的存储数据进行读取，所述存储数据中包括有目标编码数据序列和预设的训练序列；
译码模块，用于对所述目标编码数据序列进行译码；
统计模块，用于当所述译码模块译码失败时，对读取的所述训练序列的可靠性状态参数进行统计，确定各个存储状态的参考电平的偏移方向和程度；
所述处理模块，还用于根据统计出的可靠性状态参数对当前的参考电平偏移值进行调整配置，以便根据调整后的参考电平偏移值配置所述硬判决参考电平。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-6任一项所述方法的步骤。
9.一种SSD设备，其特征在于，该SSD设备包括存储控制器，所述存储控制器包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如权利要求1-6任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011126537.4A CN112230856B (zh) | 2020-10-20 | 2020-10-20 | Nand硬判决参考电平偏移值的配置方法、装置及ssd设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011126537.4A CN112230856B (zh) | 2020-10-20 | 2020-10-20 | Nand硬判决参考电平偏移值的配置方法、装置及ssd设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112230856A CN112230856A (zh) | 2021-01-15 |
| CN112230856B true CN112230856B (zh) | 2022-09-23 |
Family
ID=74118177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011126537.4A Active CN112230856B (zh) | 2020-10-20 | 2020-10-20 | Nand硬判决参考电平偏移值的配置方法、装置及ssd设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112230856B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114118439B (zh) * | 2021-11-09 | 2022-05-13 | 北京得瑞领新科技有限公司 | 判决电平预测模型的训练数据生成方法、系统及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107863128A (zh) * | 2017-11-28 | 2018-03-30 | 广东工业大学 | 一种多级闪存单元纠错方法、系统、装置及可读存储介质 |
| CN110058956A (zh) * | 2019-04-22 | 2019-07-26 | 广东工业大学 | 一种nand闪存读取方法、系统及电子设备和存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9007854B1 (en) * | 2013-12-09 | 2015-04-14 | Western Digital Technologies, Inc. | Method and system for optimized soft decoding in a data storage device |
| TWI584304B (zh) * | 2016-05-23 | 2017-05-21 | 大心電子（英屬維京群島）股份有限公司 | 解碼方法、記憶體儲存裝置及記憶體控制電路單元 |
| CN106685431B (zh) * | 2016-12-05 | 2019-10-18 | 华南理工大学 | 基于Nand Flash的LDPC获取软信息译码方法及编译码器 |
| KR20200073017A (ko) * | 2018-12-13 | 2020-06-23 | 에스케이하이닉스 주식회사 | 데이터 저장 장치와, 그것의 동작 방법 |
| CN111190764A (zh) * | 2020-01-13 | 2020-05-22 | 山东华芯半导体有限公司 | 一种获得nand闪存ldpc码软信息的方法 |
-
2020
- 2020-10-20 CN CN202011126537.4A patent/CN112230856B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107863128A (zh) * | 2017-11-28 | 2018-03-30 | 广东工业大学 | 一种多级闪存单元纠错方法、系统、装置及可读存储介质 |
| CN110058956A (zh) * | 2019-04-22 | 2019-07-26 | 广东工业大学 | 一种nand闪存读取方法、系统及电子设备和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112230856A (zh) | 2021-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8762800B1 (en) | Systems and methods for handling immediate data errors in flash memory | |
| US8694715B2 (en) | Methods for adaptively programming flash memory devices and flash memory systems incorporating same | |
| KR101919934B1 (ko) | 불휘발성 메모리 장치를 제어하는 컨트롤러의 동작 방법 및 극 부호화된 부호어를 불휘발성 메모리 장치의 멀티 비트 데이터에 매핑하는 매핑 패턴을 선택하는 매핑 패턴 선택 방법 | |
| US8711619B2 (en) | Categorizing bit errors of solid-state, non-volatile memory | |
| US8751726B2 (en) | System and methods employing mock thresholds to generate actual reading thresholds in flash memory devices | |
| US9692449B2 (en) | Read threshold calibration for LDPC | |
| US8984369B2 (en) | Shaping codes for memory | |
| WO2018022662A1 (en) | Method and apparatus with background reference positioning and local reference positioning | |
| US10176041B2 (en) | Deterministic read retry method for soft LDPC decoding in flash memories | |
| KR20100119492A (ko) | 비휘발성 메모리의 적응형 내구성 코딩 | |
| US10613927B1 (en) | System and method for improved memory error rate estimation | |
| WO2009053963A2 (en) | Methods for adaptively programming flash memory devices and flash memory systems incorporating same | |
| KR20070054659A (ko) | 에러율을 최적화하기 위한 멀티-비트 플래시 셀의 상태인코딩 | |
| US20170263331A1 (en) | Memory system | |
| KR20140046070A (ko) | 메모리 내구성을 위한 동작 방법 및 장치 | |
| CN112230856B (zh) | Nand硬判决参考电平偏移值的配置方法、装置及ssd设备 | |
| US9304851B2 (en) | Decoding with log likelihood ratios stored in a controller | |
| JP2019125910A (ja) | メモリシステム | |
| US20210216395A1 (en) | Bit error rate based dynamic program step characteristic adjustment | |
| US9697892B1 (en) | Generation and application of gray codes | |
| US9513982B1 (en) | Methods and systems for reducing decoder error floor for an electronic non-volatile computer storage apparatus | |
| US9928923B2 (en) | Estimation of level-thresholds for memory cells | |
| CN111913830B (zh) | 一种重读操作处理方法、装置、设备及可读存储介质 | |
| US8943388B2 (en) | Techniques for encoding and decoding using a combinatorial number system | |
| CN112948166B (zh) | 数据处理方法及相关产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 100191 No.1203, 12 / F, block B, Zhizhen building, No.7 Zhichun Road, Haidian District, Beijing Applicant after: BEIJING DERA TECHNOLOGY Co.,Ltd. Address before: 100191 No.1203, 12 / F, block B, Zhizhen building, No.7 Zhichun Road, Haidian District, Beijing Applicant before: BEIJING ZIGUANG DERA TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |