CN112218082A - 一种基于可重构的多视频编码加速设计的方法及系统 - Google Patents

一种基于可重构的多视频编码加速设计的方法及系统 Download PDF

Info

Publication number
CN112218082A
CN112218082A CN202011400849.XA CN202011400849A CN112218082A CN 112218082 A CN112218082 A CN 112218082A CN 202011400849 A CN202011400849 A CN 202011400849A CN 112218082 A CN112218082 A CN 112218082A
Authority
CN
China
Prior art keywords
reconfigurable
data
coding
video stream
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011400849.XA
Other languages
English (en)
Other versions
CN112218082B (zh
Inventor
刘晨
朱敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Telecom Easiness Information Technology Co Ltd
Original Assignee
Beijing Telecom Easiness Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Telecom Easiness Information Technology Co Ltd filed Critical Beijing Telecom Easiness Information Technology Co Ltd
Priority to CN202011400849.XA priority Critical patent/CN112218082B/zh
Publication of CN112218082A publication Critical patent/CN112218082A/zh
Application granted granted Critical
Publication of CN112218082B publication Critical patent/CN112218082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/147—Data rate or code amount at the encoder output according to rate distortion criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明提供了一种基于可重构的多视频编码加速设计的方法及系统，包括：接收视频流原始数据编码处理并发送，和/或接受已编码的视频流；对视频流原始数据解析检测，提取必要信息，和/或对于所述已编码的视频流进行检测，提取必要信息；通过可重构控制中心编码生成可重构比特流文件；通过动态区接入将可重构比特流文件写入动态逻辑区，并实时反馈动态逻辑区的运行状态信息；存储各个可重构比特流文件；根据需求实时动态加载配置相应的可重构比特流文件。本发明通过简单的逻辑判断完成了比较高效地编码，实现简单计算量小，无需复杂的数据结构和过多额外的空间开销，创造性地发掘视频相关性特征信息，结合可重构技术手段，兼顾了灵活性与高效率。

Description

一种基于可重构的多视频编码加速设计的方法及系统
技术领域
本发明涉及视频编码技术领域，具体而言，涉及一种基于可重构的多视频编码加速设计的方法及系统。
背景技术
随原始的视频由于包含非常庞大的数据量，在高帧率、高清晰度数字视频普及的今天，日趋流行的超高清视频将使得视频数据量以及存储代价变得更加惊人。巨大的视频数据量在网络中也难以实现实时地传输。为了更加高效地传输和存储视频信息，减轻视频文件的通信与处理压力，业界一直在不断探索新的压缩编码思路。
视频压缩通过一组对应的编码器来实现。其中编码器的作用是通过一定的技术降低或消除视频图像的空间冗余、时间冗余和结构冗余以及统计冗余，从而将视频转换成压缩后的数据形式，以便于传输和存储。压缩的视频数据在调取时，需要相应的解码器将其还原为原始视频图像，例如各种视频播放器的核心就是一组支持不同编码格式的解码器。视频编码技术是目前降低视频存储与网络传输成本的关键。
在今天不断追求提高网络速度，降低带宽成本的需求下，ITU-T和ISO/IEC的工作组合作研究，于2010年初成立了联合视频工作组开始寻求现有编码标准的替代方案，最终推出了高效视频编码标准HEVC即H.265，这一标准无论在功能还是性能上己经全面突破了的诸多瓶颈，相比H.264以及更早期的经典编码方案均展现出明显的对比优势。虽然标准已经正式公布，但是业界对新标准的理论研宄和应用改进一直没有间断。在理论研究方面，新标准引进或扩展了很多编码技术，如扩展的编码块尺寸、基于块的灵活的桢间帧内预测方式、高精度运动补偿插值、大尺寸块的变换、更加复杂的滤波器。实际应用中，被越来越多的企业和行业所接受。
但H.265带来了远高于压缩效率的同时也造成了编码难度的成倍增加，巨大的计算复杂度一直是困扰在实际应用中推广的难题，据测试，相比H.264，虽然H.265的压缩效率比提高了1倍，但其计算负荷却增加了2到4倍甚至更多。同时，近年来业界针对不同特征的视频场景，研究设计了可动态调整的编码算法，例如根据图像的纹理分布或视频序列间图像的波动变化特征，通过调整帧内编码与帧间编码的方案细节，可以获得更优的编码效率。而繁多的帧内与帧间预测模式、复杂的预测模式选择以及对所有尺寸的遍历判断使得编码的计算复杂度大幅增加，也不可能通过人工的方式对现实场景中的所有视频流逐一分析。因此，如何通过设计一套自适应的灵活系统，在保证不影响解码的同时改进现有的编码方案，提高编码速度，降低计算复杂度，借助于FPGA硬件平台对编码的计算处理工作进行加速，并针对不同场景、不同的视频流特征，实时地调整加速方案，获得最高的编码效率，同时保持原有的优越的压缩率和视频编码质量，是目前业界研究的热点之一，也是本发明所重点关注的内容。
在复杂多变的环境中应用时，现有的基于通用CPU的软件编码的方案灵活多变但效率低下，基于ASIC固定硬件编码方案中系统虽然高效，具备很好的加速性能，但无法灵活、自适应地根据场景特征变换实时选择最优的硬件加速方案细节。
发明内容
鉴于此，为解决上述技术问题，本发明提供了一种基于可重构的多视频编码加速设计的方法及系统，面向H.265标准的视频流数据的编码场景及各种帧内编码和帧间编码策略，通过FPGA平台实现，FPGA内部包括静态逻辑区与动态逻辑区，可以根据需要动态加载相应的比特流可重构配置文件，解决了现有各种方案均无法兼顾系统灵活性与高效率的问题。
本发明提供一种基于可重构的多视频编码加速设计的方法，其特征在于，包括以下步骤：
S1、接收所需处理的视频流原始数据，编码处理并发送，和/或接受已编码的视频流；
通过数据通信通路，检测待编码的原始视频信息流的图像空间相关性、图像亮度分布规律、率失真代价多项特征，提取编码单元划分、帧内以及帧间预测编码参考信息，提交至可重构控制中心；
S2、对所述视频流原始数据进行解析检测，并检测编码处理后的视频流的编码信息，和/或对于所述已编码的视频流进行检测，提取必要信息；
通过数据通信通路，对于待编码的视频流原始数据，通过检测其图像空间相关性、图像亮度分布规律、率失真代价特征，提取编码单元划分、帧内以及帧间预测编码参考信息，提交至可重构控制中心；
对于已编码的视频流的编码信息，直接提取视频流的编码信息，提交至可重构控制中心；
S3、基于提取的必要信息，通过可重构控制中心编码生成可重构比特流文件；
不同的帧内编码和帧间编码策略将对应不同的比特流文件；而在FPGA的动态区资源充足，且需要高性能编码处理的场景时，则可加载基于特征点分析和代价统计的帧内编码快速算法所对应的比特流文件，将图像的特征点和局部代价相结合，首先利用分类器，以统计的角点信息为参数，确定图像的编码尺寸范围，进而在帧内编码过程中，利用与基于直方图分析和RD代价统计的帧内编码快速算法相同的代价比较的方式，提前确定的尺寸，从而取得更高的编码性能；
S4、通过动态区接入将可重构比特流文件写入动态逻辑区，并实时反馈动态逻辑区的运行状态信息；
选择从存储模块中加载相应硬件加速的比特流文件，并通过动态区接入模块，写入到动态逻辑区，同时实时监控动态逻辑区中各个逻辑模块的运行状态；
S5、存储动态区接入后的各个可重构比特流文件；
S6、根据场景需求，实时动态地加载配置相应的可重构比特流文件；
针对不同帧内编码与帧间编码策略的组合方案，设计相对应的硬件加速实现方案，并固化为比特流文件，以供系统根据原始视频的特征选择灵活加载配置。
优选地，当系统工作在编码状态下时，通过对所输入的原始视频进行分析，获取视频流数据的各项参数，发掘原始视频流数据所包含的时间相关性、空间相关性、统计相关性重要信息，通过对视频流特征的评估分析选择最合适的帧内编码与帧间编码方案细节，
优选地，自适应地选择最佳的编码单元大小、调整预测方案，同时加载与最佳编码方案相对应的可重构比特流文件对动态逻辑区进行配置重构，进行视频编码的硬件加速。
进一步地，所述S2步骤中的对所述视频流原始数据进行解析检测，提取必要信息的过程包括：对于视频流原始数据通过检测其图像空间相关性、图像亮度分布规律、率失真代价特征，提取编码单元划分、帧内以及帧间预测编码的参考信息。
进一步地，所述S4步骤中，所述将可重构比特流文件写入动态逻辑区的步骤包括：通过可重构控制中心综合编码单元划分、帧内以及帧间预测编码的参考信息，选择加载相应可重构比特流文件，通过动态区接入，写入到动态逻辑区，同时实时监控动态逻辑区中反馈的运行状态信息。
本发明还提供一种基于可重构的多视频编码加速设计的方法的系统，其特征在于，包括：
数据包通信通路：用于通过数据包通信，接收所需处理的视频流原始数据及发送处理后数据；
视频信息提取及分析模块：用于对输入进系统的视频流原始数据进行解析检测，和/或检测已编码的视频流的编码信息，提取视频流数据的必要信息；
可重构控制中心模块：基于视频信息提取及分析模块所提取的必要信息，选择最佳的编码方案；
动态区接入模块：用于作为可重构比特流文件的写入通路，并实时反馈动态逻辑区域的运行状态信息；
存储模块：用于存储各个可重构比特流文件；
动态加载模块：实时动态地加载配置相应的可重构比特流文件。
进一步地，所述数据包通信通路包括数据输入及输出通路，所述数据输入及输出通路包括：用于数据发送方和数据接收方进行交流和沟通的数据通信硬件部件以及所遵循的传输协议。
进一步地，所述数据通信硬件部件包括：高速差分收发IO、光纤转换接口以及集成8B/10B单元。
进一步地，所述传输协议为Aurora点对点协议栈、以太网+TCP/IP网络协议栈中的其中一种。
与现有技术相比，本发明的有益效果是：
本发明通过简单的逻辑判断完成了比较高效地编码，实现简单，计算量小，节省资源与运行功耗无需复杂的数据结构和过多额外的空间开销；同时，动态逻辑区在重构之后的运行阶段，也将反馈运行性能相关参数，以便及时调整编码策略；
本发明的视频流信息编码方案通过创造性的发掘视频相关性特征信息，结合可重构技术手段，兼顾了灵活性与高效率。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
在附图中：
图1为本发明基于可重构的多视频编码加速设计的系统的流程图；
图2为本发明实施例的总体流程图；
图3为本发明的可重构整体框架图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
在本公开使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。在本公开和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本公开可能采用术语第一、第二、第三来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本公开范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
本发明提供了一种基于可重构的多视频编码加速设计的系统及方法，面向H.265标准的视频流数据的编码场景及各种帧内编码和帧间编码策略，通过FPGA平台实现，FPGA内部包括静态逻辑区与动态逻辑区，可以根据需要动态加载相应的比特流可重构配置文件，解决了现有各种方案均无法兼顾系统灵活性与高效率的问题。
本发明实施例一种基于可重构的多视频编码加速设计的方法，参阅图1所示，包括以下步骤：
S1、接收所需处理的视频流原始数据，编码处理并发送，和/或接受已编码的视频流；
通过数据通信通路，检测待编码的原始视频信息流的图像空间相关性、图像亮度分布规律、率失真代价多项特征，提取编码单元划分、帧内以及帧间预测编码参考信息，提交至可重构控制中心；
S2、对所述视频流原始数据进行解析检测，并检测编码处理后的视频流的编码信息，和/或对于所述已编码的视频流进行检测，提取必要信息；
通过数据通信通路，对于待编码的视频流原始数据，通过检测其图像空间相关性、图像亮度分布规律、率失真代价特征，提取编码单元划分、帧内以及帧间预测编码参考信息，提交至可重构控制中心；
对于已编码的视频流的编码信息，直接提取视频流的编码信息，提交至可重构控制中心；
S3、基于提取的必要信息，通过可重构控制中心编码生成可重构比特流文件，参阅图2所示；
不同的帧内编码和帧间编码策略将对应不同的比特流文件；而在FPGA的动态区资源充足，且需要高性能编码处理的场景时，则可加载基于特征点分析和代价统计的帧内编码快速算法所对应的比特流文件，将图像的特征点和局部代价相结合，首先利用分类器，以统计的角点信息为参数，确定图像的编码尺寸范围，进而在帧内编码过程中，利用与基于直方图分析和RD代价统计的帧内编码快速算法相同的代价比较的方式，提前确定的尺寸，从而取得更高的编码性能；
S4、通过动态区接入将可重构比特流文件写入动态逻辑区，并实时反馈动态逻辑区的运行状态信息；
选择从存储模块中加载相应硬件加速的比特流文件，并通过动态区接入模块，写入到动态逻辑区，同时实时监控动态逻辑区中各个逻辑模块的运行状态；
S5、存储动态区接入后的各个可重构比特流文件；
S6、根据场景需求，实时动态地加载配置相应的可重构比特流文件，参阅图3所示；
针对不同帧内编码与帧间编码策略的组合方案，设计相对应的硬件加速实现方案，并固化为比特流文件，以供系统根据原始视频的特征选择灵活加载配置。
优选地，当系统工作在编码状态下时，通过对所输入的原始视频进行分析，获取视频流数据的各项参数，发掘原始视频流数据所包含的时间相关性、空间相关性、统计相关性重要信息，通过对视频流特征的评估分析选择最合适的帧内编码与帧间编码方案细节，
优选地，自适应地选择最佳的编码单元大小、调整预测方案，同时加载与最佳编码方案相对应的可重构比特流文件对动态逻辑区进行配置重构，进行视频编码的硬件加速。
所述S2步骤中的对所述视频流原始数据进行解析检测，提取必要信息的过程包括：对于视频流原始数据通过检测其图像空间相关性、图像亮度分布规律、率失真代价特征，提取编码单元划分、帧内以及帧间预测编码的参考信息。
所述S4步骤中，所述将可重构比特流文件写入动态逻辑区的步骤包括：通过可重构控制中心综合编码单元划分、帧内以及帧间预测编码的参考信息，选择加载相应可重构比特流文件，通过动态区接入，写入到动态逻辑区，同时实时监控动态逻辑区中反馈的运行状态信息。
本发明还提供一种基于可重构的多视频编码加速设计的方法的系统，其特征在于，包括：
数据包通信通路：用于通过数据包通信，接收所需处理的视频流原始数据及发送处理后数据；
视频信息提取及分析模块：用于对输入进系统的视频流原始数据进行解析检测，和/或检测已编码的视频流的编码信息，提取视频流数据的必要信息；
可重构控制中心模块：基于视频信息提取及分析模块所提取的必要信息，选择最佳的编码方案；
动态区接入模块：用于作为可重构比特流文件的写入通路，并实时反馈动态逻辑区域的运行状态信息；
存储模块：用于存储各个可重构比特流文件；
动态加载模块：实时动态地加载配置相应的可重构比特流文件。
所述数据包通信通路包括数据输入及输出通路，所述数据输入及输出通路包括：用于数据发送方和数据接收方进行交流和沟通的数据通信硬件部件以及所遵循的传输协议。
所述数据通信硬件部件包括：高速差分收发IO、光纤转换接口以及集成8B/10B单元。
所述传输协议为Aurora点对点协议栈、以太网+TCP/IP网络协议栈中的其中一种。
与现有技术相比，本发明的有益效果是：
本发明通过简单的逻辑判断完成了比较高效地编码，实现简单，计算量小，节省资源与运行功耗无需复杂的数据结构和过多额外的空间开销；同时，动态逻辑区在重构之后的运行阶段，也将反馈运行性能相关参数，以便及时调整编码策略；
本发明的视频流信息编码方案通过创造性的发掘视频相关性特征信息，结合可重构技术手段，兼顾了灵活性与高效率。
至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征做出同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。
以上所述仅为本发明的优选实施例，并不用于限制本发明；对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、同替换、改进，均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于可重构的多视频编码加速设计的方法，其特征在于，包括以下步骤：
S1、接收所需处理的视频流原始数据编码处理并发送，和/或接受已编码的视频流；
S2、对所述视频流原始数据进行解析检测，并检测编码处理后的视频流的编码信息，提取必要信息，和/或对于所述已编码的视频流进行检测，提取必要信息；
S3、基于提取的必要信息，通过可重构控制中心编码生成可重构比特流文件；
S4、通过动态区接入将可重构比特流文件写入动态逻辑区，并实时反馈动态逻辑区的运行状态信息；
S5、存储动态区接入后的各个可重构比特流文件；
S6、根据场景需求，实时动态地加载配置相应的可重构比特流文件。
2.根据权利要求1所述的方法，其特征在于，所述S2步骤中的对所述视频流原始数据进行解析检测，提取必要信息的过程包括：对于视频流原始数据通过检测其图像空间相关性、图像亮度分布规律、率失真代价特征，提取编码单元划分、帧内以及帧间预测编码的参考信息。
3.根据权利要求1所述的方法，其特征在于，所述S4步骤中，所述将可重构比特流文件写入动态逻辑区的步骤包括：通过可重构控制中心综合编码单元划分、帧内以及帧间预测编码的参考信息，选择加载相应可重构比特流文件，通过动态区接入，写入到动态逻辑区，同时实时监控动态逻辑区中反馈的运行状态信息。
4.一种基于可重构的多视频编码加速设计的系统，其特征在于，包括：
数据包通信通路：用于通过数据包通信，接收所需处理的视频流原始数据及发送处理后数据；
视频信息提取及分析模块：用于对输入进系统的视频流原始数据进行解析检测，和/或检测已编码的视频流的编码信息，提取视频流数据的必要信息；
可重构控制中心模块：基于视频信息提取及分析模块所提取的必要信息，选择最佳的编码方案；
动态区接入模块：用于作为可重构比特流文件的写入通路，并实时反馈动态逻辑区域的运行状态信息；
存储模块：用于存储各个可重构比特流文件；
加载配置模块：实时动态地加载配置相应的可重构比特流文件。
5.根据权利要求4所述的系统，其特征在于，所述数据包通信通路包括数据输入及输出通路，所述数据输入及输出通路包括：用于数据发送方和数据接收方进行交流和沟通的数据通信硬件部件以及所遵循的传输协议。
6.根据权利要求5所述的系统，其特征在于，所述数据通信硬件部件包括：高速差分收发IO、光纤转换接口以及集成8B/10B单元。
7.根据权利要求5所述的系统，其特征在于，所述传输协议为Aurora点对点协议栈、以太网+TCP/IP网络协议栈中的其中一种。
CN202011400849.XA 2020-12-04 2020-12-04 一种基于可重构的多视频编码加速设计的方法及系统 Active CN112218082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011400849.XA CN112218082B (zh) 2020-12-04 2020-12-04 一种基于可重构的多视频编码加速设计的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011400849.XA CN112218082B (zh) 2020-12-04 2020-12-04 一种基于可重构的多视频编码加速设计的方法及系统

Publications (2)

Publication Number Publication Date
CN112218082A true CN112218082A (zh) 2021-01-12
CN112218082B CN112218082B (zh) 2021-03-16

Family

ID=74068112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011400849.XA Active CN112218082B (zh) 2020-12-04 2020-12-04 一种基于可重构的多视频编码加速设计的方法及系统

Country Status (1)

Country Link
CN (1) CN112218082B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112437102A (zh) * 2021-01-28 2021-03-02 北京电信易通信息技术股份有限公司 一种音视频加密计算加速的方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130247137A1 (en) * 2011-12-30 2013-09-19 Rohit Raj Puri Methods and systems for automatically configuring and re-configuring electronic security interfaces
US9535705B1 (en) * 2013-08-13 2017-01-03 Asher Hazanchuk Flexible hardware programmable scalable parallel processor
CN107948648A (zh) * 2017-12-08 2018-04-20 北京卫星信息工程研究所 基于编码压缩的图像编解码系统
CN108184127A (zh) * 2018-01-13 2018-06-19 福州大学 一种可配置的多尺寸dct变换硬件复用架构
CN111857866A (zh) * 2020-06-29 2020-10-30 浪潮电子信息产业股份有限公司 一种多动态核的加载方法、装置和计算机可读存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130247137A1 (en) * 2011-12-30 2013-09-19 Rohit Raj Puri Methods and systems for automatically configuring and re-configuring electronic security interfaces
US9535705B1 (en) * 2013-08-13 2017-01-03 Asher Hazanchuk Flexible hardware programmable scalable parallel processor
CN107948648A (zh) * 2017-12-08 2018-04-20 北京卫星信息工程研究所 基于编码压缩的图像编解码系统
CN108184127A (zh) * 2018-01-13 2018-06-19 福州大学 一种可配置的多尺寸dct变换硬件复用架构
CN111857866A (zh) * 2020-06-29 2020-10-30 浪潮电子信息产业股份有限公司 一种多动态核的加载方法、装置和计算机可读存储介质

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
DANIEL LLAMOCCA: "Self-reconfigurable architectures for HEVC Forward and Inverse Transform", 《JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING》 *
JEROME GORIN ET AL.: "MPEG Reconfigurable Video Coding: From specification to a reconfigurable implementation", 《SIGNAL PROCESSING: IMAGE COMMUNICATION》 *
杜娟 等: "基于FPGA的可重构视频编码器设计", 《浙江大学学报（工学版）》 *
邵龙: "一种基于改进型游程编码的FPGA动态重构方法", 《电子器件》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112437102A (zh) * 2021-01-28 2021-03-02 北京电信易通信息技术股份有限公司 一种音视频加密计算加速的方法及系统
CN112437102B (zh) * 2021-01-28 2021-05-14 北京电信易通信息技术股份有限公司 一种音视频加密计算加速的方法及系统

Also Published As

Publication number Publication date
CN112218082B (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
US5724451A (en) Image compression method and apparatus using conditional quadtree split sysyem
US5485211A (en) Multiple encoder output buffer apparatus for differential coding of video information
CN100423539C (zh) 图像压缩方法、图像压缩装置、图像传输系统、数据压缩预处理装置及数据压缩预处理方法
EP2061255A1 (en) Information processing device and method
US20220021887A1 (en) Apparatus for Bandwidth Efficient Video Communication Using Machine Learning Identified Objects Of Interest
US7593580B2 (en) Video encoding using parallel processors
AU2017201760A1 (en) Method, apparatus and system for encoding and decoding video data
CN105306942B (zh) 一种视频编码器的编码方法、装置及系统
US20230386087A1 (en) A method and an apparatus for encoding/decoding at least one attribute of an animated 3d object
CN112218082B (zh) 一种基于可重构的多视频编码加速设计的方法及系统
CN116320655A (zh) 一种船舶系统多台位图像信息共享的装置与方法
US8798379B2 (en) Image processing method, encoding device, decoding device, and image processing apparatus
US20090052551A1 (en) Method and apparatus for coding moving image and imaging system
CN111200740A (zh) 编码方法及编码器
US20030147468A1 (en) Image data coding apparatus capable of promptly transmitting image data to external memory
CN110798688A (zh) 一种基于实时传输的高清视频压缩编码系统
US20030190154A1 (en) Method and apparatus for data compression of multi-channel moving pictures
CN114339263A (zh) 一种针对视频数据的无损处理方法
CN206100340U (zh) 一种智能化jpeg图像编解码系统
KR20060043050A (ko) 영상 신호의 인코딩 및 디코딩 방법
KR20140030535A (ko) 영상 부호화 장치, 영상 부호화 방법, 영상 복호화 장치 및 영상 복호화 방법
US7218842B1 (en) Efficient methods of performing motion compensation based decoding and recoding of compressed video bitstreams
KR20100054586A (ko) 그래픽스 가속을 통한 고화질 영상의 스테레오스코픽 다중화 및 저비율 압축 전송 장치 및 그 방법과 그 프로그램 소스를 저장한 기록매체
CN110677664B (zh) 一种面向4k/8k超高清视频编码的低抖动码率控制方法
Gao et al. Lossless memory reduction and efficient frame storage architecture for HDTV video decoder

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant