CN112214425B - 数据发送方法、装置、计算机设备以及存储介质 - Google Patents

Abstract

本申请公开了一种数据发送方法、装置、计算机设备以及存储介质，属于数据传输技术领域。所述方法用于包含第一存储器、第一处理器、第二处理器、第二存储器以及发射器的终端中，该方法包括：响应于通过第二处理器将待发送数据发送至第一存储器，且第一处理器未启动完成，从待发送数据中获取第一待处理数据；通过第二处理器对第一待处理数据进行发射前预处理，得到第一目标数据；将第一目标数据存储至第一存储器；通过第一存储器与发射器之间的数据通道，将第一目标数据提供给发射器；通过发射器发送第一目标数据。本申请可以避免终端在发送数据时对第一处理器的启动以及第二存储器的缓存过程的等待，提高了数据发送的效率。

Description

数据发送方法、装置、计算机设备以及存储介质

技术领域

本申请涉及数据传输技术领域，特别涉及一种数据发送方法、装置、计算 机设备以及存储介质。

背景技术

随着通信技术领域的快速发展，在人们的日常生活中，需要数据传输的场 景越来越多，比如，终端中应用程序的使用、短信的发送、电话的拨打等等。

其中，在这些上述这些数据传输的场景中，对于终端中应用程序的信息发 送，终端通常会通过AP(Application Processor，应用处理器)将需要发送的数 据存储在DDR(Double Data Rate Synchronous Dynamic Random Access Memory， 双倍速率同步动态随机存储器)中，通过加密器对需要发送的数据进行加密以 及完整性保护器对加密后的数据进行完整性保护后，缓存至片上存储器中，然 后通过TX(Transmit the data tonetwork，发射器)发送出去。

目前，由于上述对数据发送的过程中需要各个模块之间分步处理，导致由 于数据发送的周期较长，造成终端中数据发送的效率低的问题。

发明内容

本申请实施例提供了一种数据发送方法、装置、计算机设备以及存储介质， 可以提高终端中数据发送的效率。所述技术方案如下：

一个方面，本申请实施例提供了一种数据发送方法，所述方法用于包含第 一存储器、第一处理器、第二处理器、第二存储器以及发射器的终端中；所述 第一处理器用于对所述第一存储器中的数据进行发射前预处理，所述第二存储 器用于对所述第一处理器进行预处理的数据进行缓存，所述发射器用于对预处 理后的数据进行发送；所述方法包括：

响应于通过所述第二处理器将待发送数据发送至所述第一存储器，且所述 第一处理器未启动完成，从所述待发送数据中获取第一待处理数据；

通过所述第二处理器对所述第一待处理数据进行发射前预处理，得到第一 目标数据；

将所述第一目标数据存储至所述第一存储器；

通过所述第一存储器与所述发射器之间的数据通道，将所述第一目标数据 提供给所述发射器；

通过所述发射器发送所述第一目标数据。

另一方面，本申请实施例提供了一种数据发送装置，所述装置用于包含第 一存储器、第一处理器、第二处理器、第二存储器以及发射器的终端中；所述 第一处理器用于对所述第一存储器中的数据进行发射前预处理，所述第二存储 器用于对所述第一处理器进行预处理的数据进行缓存，所述发射器用于对预处 理后的数据进行发送；所述装置包括：

数据获取模块，用于响应于通过所述第二处理器将待发送数据发送至所述 第一存储器，且所述第一处理器未启动完成，从所述待发送数据中获取第一待 处理数据；

数据处理模块，用于通过所述第二处理器对所述第一待处理数据进行发射 前预处理，得到第一目标数据；

数据存储模块，用于将所述第一目标数据存储至所述第一存储器；

数据提供模块，用于通过所述第一存储器与所述发射器之间的数据通道， 将所述第一目标数据提供给所述发射器；

数据发送模块，用于通过所述发射器发送所述第一目标数据。

另一方面，本申请实施例提供了一种计算机设备，所述计算机设备包含处 理器和存储器，所述存储器中存储有至少一条指令、至少一段程序、代码集或 指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由所述 处理器加载并执行以实现如上所述的数据发送方法。

另一方面，本申请实施例提供了一种计算机可读存储介质，所述存储介质 中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、 所述至少一段程序、所述代码集或指令集由处理器加载并执行以实现如上所述 的数据发送方法。

另一方面，本申请实施例提供了一种计算机程序产品，所述计算机程序产 品包括计算机指令，所述计算机指令存储在计算机可读存储介质中。计算机设 备的处理器从所述计算机可读存储介质读取所述计算机指令，所述处理器执行 所述计算机指令，使得所述计算机设备执行上述一个方面提供的数据发送方法。

本申请实施例提供的技术方案带来的有益效果至少包括：

本申请可以在通过第二处理器将待发送数据发送至第一存储器且第一处理 器未启动完成之前，直接通过第二处理器对从待发送数据中获取到的第一待处 理数据进行发射前预处理，得到第一目标数据；将第一目标数据存储在第一存 储器内；当终端需要通过第一存储器、第一处理器、第二存储器至发射器之间 的数据通道发送待发送数据时，可以直接通过第一存储器与发射器之间的数据 通道，将第一目标数据提供给发射器；从而发送第一目标数据，使得终端在发 送待发送数据时，利用第一处理器的启动完成时间以及第二存储器的缓存时间， 直接将第一目标数据通过发射器发送，避免了终端在发送数据时对第一处理器 的启动以及第二存储器的缓存过程的等待，减少了数据发送的等待时长，提高了数据发送的效率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所 需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下， 还可以根据这些附图获得其他的附图。

图1是本申请一示例性实施例提供的一种无线通信系统的结构示意图；

图2是本申请一示例性实施例涉及的一种终端内部发送应用数据的流程示 意图；

图3是本申请一示例性实施例提供的一种数据发送方法的方法流程图；

图4是本申请一示例性实施例提供的一种数据发送方法的方法流程图；

图5是本申请一示例性实施例提供的一种数据发送方法的方法流程图；

图6是本申请一示例性实施例涉及图5的一种数据发送方法的方法流程图；

图7是本申请一示例性实施例提供的数据发送装置的结构框图；

图8是本申请一示例性实施例提供的一种计算机设备的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描 述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。 以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方 式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一 致的装置和方法的例子。

本申请提供的方案，可以用于人们在日常生活中使用具有数据传输功能的 终端时，控制终端进行数据发送的现实场景中，为了便于理解，下面首先对本 申请实施例涉及的一些名词以及通信场景的结构进行简单介绍。

应用处理器(Application Processor，AP)：也被称为多媒体应用处理器(Multimedia Application Processor，MAP)。应用处理器是在低功耗CPU的基础 上扩展音视频功能和专用接口的超大规模集成电路。

基频处理器(Baseband Processor，BP)：也被称为基频芯片(Baseband RadioProcessor，缩写为BBP)，是一个芯片装置，用于网络服务。它负责管理终端中 需要天线的射频服务。

请参考图1，其示出了本申请一示例性实施例提供的一种无线通信系统的结 构示意图。如图1所示，无线通信系统是基于蜂窝移动通信技术的通信系统， 该无线通信系统可以包括：若干个终端110以及基站120。

其中，终端110可以是指向用户提供语音和/或数据连通性的设备。终端110 可以经无线接入网(Radio Access Network，RAN)与一个或多个核心网进行通 信，终端110可以是物联网终端，如传感器设备、移动电话(或称为“蜂窝” 电话)和具有物联网终端的计算机，例如，可以是固定式、便携式、袖珍式、 手持式、计算机内置的或者车载的装置。例如，站(Station，STA)、订户单元 (Subscriber Unit)、订户站(Subscriber Station)，移动站(Mobile Station)、移 动台(Mobile)、远程站(Remote Station)、接入点、远程终端(Remote Terminal)、 接入终端(Access Terminal)、用户装置(User Terminal)、用户代理(User Agent)、 用户设备(User Device)、或用户终端(User Equipment，UE)。或者，终端110 也可以是无人飞行器的设备、车载设备等。

基站120可以是无线通信系统中的网络设备。其中，该无线通信系统也可 以是5G系统，又称新空口(New Radio，NR)系统。或者，该无线通信系统也 可以是5G系统的再下一代系统。

可选的，基站120可以是5G系统中采用集中分布式架构的基站(gNB)。 当基站120采用集中分布式架构时，通常包括集中单元(Central Unit，CU)和 至少两个分布单元(Distributed Unit，DU)。集中单元中设置有分组数据汇聚协 议(Packet DataConvergence Protocol，PDCP)层、无线链路层控制协议(Radio Link Control，RLC)层、媒体访问控制(Media Access Control，MAC)层的协 议栈；分布单元中设置有物理(Physical，PHY)层协议栈，本申请实施例对基 站120的具体实现方式不加以限定。

基站120和终端110之间可以通过无线空口建立无线连接。在不同的实施 方式中，该无线空口是基于第五代移动通信网络技术(5G)标准的无线空口， 比如该无线空口是新空口；或者，该无线空口也可以是基于5G的更下一代移动 通信网络技术标准的无线空口。

可选的，上述无线通信系统还可以包含网络管理设备130。

基站120可以分别与网络管理设备130相连。其中，网络管理设备130可 以是无线通信系统中的核心网设备，比如，该网络管理设备130可以是演进的 数据分组核心网(Evolved Packet Core，EPC)中的移动性管理实体(Mobility Management Entity，MME)。或者，该网络管理设备也可以是其它的核心网设备， 比如服务网关(Serving GateWay，SGW)、公用数据网网关(Public Data Network GateWay，PGW)、策略与计费规则功能单元(Policy and Charging Rules Function， PCRF)或者归属签约用户服务器(HomeSubscriber Server，HSS)等。对于网 络管理设备130的实现形态，本申请实施例不做限定。

其中，对于上述图1中的终端来说，其可以向基站发送应用数据，该应用 数据是终端中的应用程序所要发送的数据。在相关技术中，终端中向基站发送 应用数据的过程可以如下：终端通过AP将需要发送的应用数据存储在DDR里 面，经过加密器(Cipher)对需要发送的应用数据加密，以及经过完整性保护器 (Integrity)对需要发送的应用数据进行完整性保护后，将经过Cipher以及 Integrity处理后的应用数据保存到片上存储器里面，最后经过物理层将应用数据 发射出去。

请参考图2，其示出了本申请一示例性实施例涉及的一种终端内部发送应用 数据的流程示意图。如图2所示，该应用数据的发送过程包括如下步骤：

步骤201，通过AP将需要发送的应用数据存储在DDR中。

步骤202，通过处理模块对DDR中需要发送的应用数据进行预处理。

其中，处理模块可以包含上述Cipher以及Integrity，该处理模块用于对发送 的应用数据进行加密和完整性保护。

步骤203，将预处理后的应用数据存储在片上存储器中。

其中，片上存储器可以看做是一个数据缓存器，将TX直接发送的数据进行 缓存，从而提高应用数据传输的稳定性。

步骤204，将片上存储器上的数据发送给TX。

对于上述的实现的方式，终端为了延长待机流程，可以在Cipher和Integrity 不使用的时候关闭Cipher和Integrity，在Cipher和Integrity需要使用用的时候 再打开Cipher和Integrity。因此，在打开Cipher和Integrity的时候，由于Cipher 和Integrity需要启动和稳定时间，这样数据发送并不能以最快的速度发送出去， 影响了数据发送效率。即，在终端进行应用数据发送的过程中，由于Cipher以 及Integrity各自启动需要时间，片上存储器也需要数据积累到一定数量后，才 向其连接的TX发送数据，因此，应用数据的发送不仅需要等待Cipher以及 Integrity各自的启动时间，也要等待片上存储器上进行数据积累的时间，从而在 数据传输方面，降低数据传输的效率。

为了提高终端发送应用数据的效率，扩展控制终端中发送应用数据的方式， 本申请提供了一种解决方案，请参考图3，其示出了本申请一示例性实施例提供 的一种数据发送方法的方法流程图。该方法可以应用于上述图1所示的具有数 据发送功能的终端中。如图3所示，该数据发送方法可以包括以下几个步骤：

步骤301，响应于通过第二处理器将待发送数据发送至第一存储器，且第一 处理器未启动完成，从待发送数据中获取第一待处理数据。

其中，第一存储器用于存储待发送数据，第一处理器用于对第一存储器中 的数据进行发射前预处理。在终端中，当需要向外发送待发送数据之前，可以 先将待发送数据发送至第一存储器中存储，第二处理器可以在将待发送数据发 送至第一存储器中存储的过程中，判断第一处理器是否已经启动完成，若第一 处理器尚未启动完成，可以从待发送数据中获取第一待处理数据。

步骤302，通过第二处理器对第一待处理数据进行发射前预处理，得到第一 目标数据。

其中，第二处理器得到第一待处理数据后，可以对第一待处理数据进行发 射前预处理，该预处理过程可以与第一处理器对第一存储器中的数据进行发射 前预处理的过程相同。该预处理包括对数据的加密和完整性保护。可选地，第 一处理器中可以包含有数据加密模块和完整性保护模块，类似上述图2中提到 的Cipher以及Integrity。

步骤303，将第一目标数据存储至第一存储器。

其中，本申请可以通过第二处理器将第一目标数据存储在第一存储器中， 还可以将剩余的待发送数据也存储至第一存储器中。

步骤304，通过第一存储器与发射器之间的数据通道，将第一目标数据提供 给发射器。

其中，在本申请中，在第一存储器与发射器之间可以存在数据直接传输的 数据通道，第一存储器中的数据可以通过该第一存储器与发射器之间的数据通 道直接从第一存储器中传输至发射器内，中间并不需要通过其他存储器或处理 器进行处理。

步骤305，通过发射器发送第一目标数据。

相应的，发射器可以接收到通过第一存储器与发射器之间的数据通道发送 过来的第一目标数据，并将接收到的第一目标数据进行发送。

综上所述，本申请可以在通过第二处理器将待发送数据发送至第一存储器 且第一处理器未启动完成之前，直接通过第二处理器对从待发送数据中获取到 的第一待处理数据进行发射前预处理，得到第一目标数据；将第一目标数据存 储在第一存储器内；当终端需要通过第一存储器、第一处理器、第二存储器至 发射器之间的数据通道发送待发送数据时，可以直接通过第一存储器与发射器 之间的数据通道，将第一目标数据提供给发射器；从而发送第一目标数据，使 得终端在发送待发送数据时，利用第一处理器的启动完成时间以及第二存储器 的缓存时间，直接将第一目标数据通过发射器发送，避免了终端在发送数据时 对第一处理器的启动以及第二存储器的缓存过程的等待，减少了数据发送的等待时长，提高了数据发送的效率。

在一种可能实现的方式中，终端还可以响应于通过第二处理器将待发送数 据发送至第一存储器，从待发送数据中获取第二待处理数据，第二待处理数据 是在待处理数据中位于第一待处理数据之后的数据，并对第二待处理数据进行 预处理，存储至第一存储器内。即，终端不仅对第一待处理数据进行预处理存 储至第一存储器中，还对第二待处理数据进行预处理存储至第一存储器中。以 上述对两种待处理数据进行预处理，并存储在第一存储器内为例，对上述图3 所示的方案进行举例介绍。

请参考图4，其示出了本申请一示例性实施例提供的一种数据发送方法的方 法流程图。该方法可以应用于上述图1所示的具有数据发送功能的终端中。如 图4所示，该数据发送方法可以包括以下几个步骤：

步骤401，响应于通过第二处理器将待发送数据发送至第一存储器，且第一 处理器未启动完成，从待发送数据中获取第一待处理数据。

其中，第一存储器用于存储待发送数据，第一处理器用于对第一存储器中 的数据进行发射前预处理。在终端中，当需要向外发送待发送数据之前，可以 先将待发送数据发送至第一存储器中存储，第二处理器可以在将待发送数据发 送至第一存储器中存储的过程中，判断第一处理器是否已经启动完成，若第一 处理器尚未启动完成，可以从待发送数据中获取第一待处理数据。

比如，在终端中，对于某一组待发送数据来说，如果通过第二处理器将该 组待发送数据发送至第一存储器的过程中，发现第一处理器已经关闭，在发送 该组待发送数据时，需要重新启动第一处理器，第二处理器可以从该组待发送 数据中提取第一待处理数据。

在一种可能实现的方式中，上述第二处理器可以通过获取第一传输数据量， 并根据第一传输数据量，按照待发送数据的发送顺序从待发送数据中获取第一 待处理数据。其中，第一传输数据量是第一处理器启动完成之前，由第一处理 器预处理并存储至第二存储器的数据的数据量。

在终端中，第二存储器是用于对第一处理器进行预处理的数据在发送前进 行缓存的，即，预处理后的数据在传输至发射器中之前，先在第二存储器中缓 存，当第二存储器中缓存的数据达到可以发送至发射器中的数据量时，第二存 储器可以开始将缓存的数据提供给发射器，由发射器进行发送。

第二处理器在获取第一传输数据量时，可以获取第一处理器启动所需要的 时长，根据第一处理器启动所需要的时长，计算第一处理器的启动过程中可以 预处理的数据量以及存储到第二存储器中的数据量，并将计算到的第一处理器 启动完成之前，由第一处理器预处理并存储至第二存储器的数据的数据量获取 为第一传输数据量。例如，在第一处理器启动完成之前，由第一处理器预处理 并存储至第二存储器的数据的数据量为90MB(MegaByte，兆字节)，第二处理 器获取到的第一传输数据量为90MB，按照待发送数据的发送顺序从待发送数据 中获取90MB的待发送数据作为第一待处理数据。

步骤402，通过第二处理器对第一待处理数据进行发射前预处理，得到第一 目标数据。

其中，第二处理器得到第一待处理数据后，可以对第一待处理数据进行发 射前预处理，该预处理过程可以与第一处理器对第一存储器中的数据进行发射 前预处理的过程相同，即，也对数据进行加密和完整性保护。

在一种可能实现的方式中，终端可以通过第二处理器将第一待处理数据发 送至NAS(Non Access Stratum，非接入层)中的预处理模块，预处理模块用于 对NAS非接入层中的待发送数据进行发送前预处理；通过NAS非接入层中的 预处理模块，对第一待处理数据进行发射前预处理，得到第一目标数据。

其中，终端中除了第一处理器可以对待发送数据进行预处理，在其他处理 器中也存在对其对应的待发送数据进行预处理的功能，比如，在NAS层数据发 送过程中，NAS层中的预处理模块对可以对待发送数据进行加密和完整性保护， 在本步骤中，第二处理器可以将得到的第一待处理数据发送至NAS层中的预处 理模块，由该预处理模块对第一待处理数据进行加密和完整性保护，得到第一 目标数据。

在一种可能实现的方式中，终端还可以通过第二处理器将第一待处理数据 发送至第一处理器中；通过第一处理器，对第一待处理数据进行发射前预处理， 得到第一目标数据。即，在终端通过第二处理器将第一存储器中的待发送数据 通过第一处理器、第二存储器、发射器的数据流发送出去之前，终端还可以通 过第二处理器将上述得到的第一待处理数据发送至第一处理器中，由第一处理 器提前对第一待处理数据进行发射前预处理，从而得到第一目标数据。

步骤403，将第一目标数据存储至第一存储器。

即，终端可以将上述得到的第一目标数据存储至第一存储器中，在后续需 要将第一目标数据发送时，从第一存储器中读取并发送。其中，本申请除了可 以通过第二处理器将第一目标数据存储在第一存储器中，还可以将剩余的待发 送数据也存储至第一存储器中。

步骤404，通过第一存储器与发射器之间的数据通道，将第一目标数据提供 给发射器。

其中，在需要将第一存储器中的待发送数据发送时，终端可以通过第一存 储器与发射器之间的数据通道，先将上述得到的第一目标数据提供给发射器， 在本申请中，在第一存储器与发射器之间可以存在数据直接传输的数据通道， 第一存储器中的数据可以通过该第一存储器与发射器之间的数据通道直接从第 一存储器中传输至发射器内，中间并不需要通过其他存储器或处理器进行处理。

步骤405，响应于通过第二处理器将待发送数据发送至第一存储器，从待发 送数据中获取第二待处理数据，第二待处理数据是在待处理数据中，位于第一 待处理数据之后的数据。

其中，在上述通过第二处理器将待发送数据发送至第一存储器的过程中， 终端还可以通过第二处理器从待发送数据中获取第二待处理数据，第二待处理 数据是第一待处理数据之后的全部数据或者部分数据。比如，待发送数据的数 据量是400MB，上述获取到的第一待处理数据的大小是90MB，那么，第二待 处理数据可以是剩余的310MB数据，也可以是剩余的310MB数据中的部分数 据。

在一种可能实现的方式中，终端可以获取第二传输数据量，根据第二传输 数据量，按照待发送数据的发送顺序从待发送数据中获取位于第一待处理数据 之后的第二待处理数据。第二传输数据量是第一处理器启动完成之前，由第一 处理器预处理的数据的数据量。

可选地，终端也可以根据上述第一处理器启动所需要的时长，计算出第一 处理器启动完成之前由第一处理器可以预处理的数据的数据量，并将该数据量 作为第二传输数据量，按照待发送数据的发送顺序从待发送数据中获取位于第 一待处理数据之后的对应第二传输数据量的待发送数据。例如，按照上述第一 待处理数据的数据量是90MB，若第二处理器根据第一处理器启动所需要的时 长，计算出在第一处理器启动完成之前，由第一处理器预处理的数据的数据量 为130MB，那么，第二处理器可以按照发送顺序从待发送数据中的90MB数据 之后，获取130MB的待发送数据作为第二待处理数据。

步骤406，通过第二处理器对第二待处理数据进行发射前预处理，得到第二 目标数据。

可选地，通过第二处理器对第二待处理数据进行发射前预处理的过程可以 参照上述步骤402中，通过第二处理器对第一待处理数据进行发射前预处理的 过程，此处不再赘述。

步骤407，将第二目标数据存储至第一存储器。

相应的，终端也可以将上述得到的第二目标数据在第一存储器中存储。

步骤408，通过第一存储器与第二存储器之间的数据通道，将第二目标数据 提供给第二存储器。

其中，在需要将第一存储器中的待发送数据发送时，终端还可以通过第一 存储器与第二存储器之间的数据通道，先将上述得到的第二目标数据提供给第 二存储器，在本申请中，在第一存储器与第二存储器之间可以存在数据直接传 输的数据通道，第一存储器中的第二目标数据可以通过该第一存储器与第二存 储器之间的数据通道直接从第一存储器中传输至第二存储器内，中间并不需要 通过其他处理器进行预处理等步骤。

步骤409，在第一目标数据发送完成后，通过第二存储器与发射器之间的数 据通道，将第二目标数据提供给发射器。

即，本方案中，在发射器将第一目标数据发送出去后，第二存储器中的数 据量可以满足对发射器中提供后续传输数据的数据量，在发射器将第一目标数 据发送出去后，第二存储器中的第二目标数据可以通过第二存储器与发射器之 间的数据通道，将第二目标数据提供给发射器。

步骤410，将待发送数据中的第一待处理数据以及第二待处理数据删除，获 取第三待发送数据。

可选地，在上述得到第一目标数据以及第二目标数据后，终端可以通过将 待发送数据中的第一待处理数据以及第二待处理数据删除，获取到第三待发送 数据，即剩余的待发送数据。

步骤411，将第三待发送数据存储至第一存储器。

即，终端可以将上述得到的第三待发送数据存储至第一存储器中，在后续 需要将第三待发送数据发送时，从第一存储器中读取并发送。

步骤412，通过第一存储器与第一处理器之间的数据通道发送第三待发送数 据。

其中，在上述通过第一存储器与发射器之间的数据通道，将第一目标数据 提供给发射器的过程中，以及，通过第一存储器与第二存储器之间的数据通道， 将第二目标数据提供给第二存储器的过程中，第二处理器还可以控制第一存储 器中的第三待发送数据通过第一存储器与第一处理器之间的数据通道将第三待 发送数据发送至第一处理器中，由第一处理器对该第三待发送数据进行预处理， 并存储到第二存储器中，再通过第二存储器与发射器之间的数据通道发送至发 射器中，由发射器将预处理后的第三待发送数据发送出去。

步骤413，通过发射器发送接收到的数据。

可选地，发射器接收到第一目标数据后，可以将第一目标数据发送出去， 完成第一目标数据的发送。相应的，发射器接收到第二目标数据后，也可以将 第二目标数据发送出去，完成第二目标数据的发送。相应的，发射器接收到预 处理后的第三待发送数据后，也可以将预处理后的第三待发送数据发送出去。

综上所述，本申请可以在通过第二处理器将待发送数据发送至第一存储器 且第一处理器未启动完成之前，直接通过第二处理器对从待发送数据中获取到 的第一待处理数据进行发射前预处理，得到第一目标数据；将第一目标数据存 储在第一存储器内；当终端需要通过第一存储器、第一处理器、第二存储器至 发射器之间的数据通道发送待发送数据时，可以直接通过第一存储器与发射器 之间的数据通道，将第一目标数据提供给发射器；从而发送第一目标数据，使 得终端在发送待发送数据时，利用第一处理器的启动完成时间以及第二存储器 的缓存时间，直接将第一目标数据通过发射器发送，避免了终端在发送数据时 对第一处理器的启动以及第二存储器的缓存过程的等待，减少了数据发送的等待时长，提高了数据发送的效率。

在一种可能实现的方式中，以上述终端是手机，手机中包含的第一存储器 是DDR双倍速率同步动态随机存储器，第二存储器是片上存储器，第二处理器 是应用处理器为例，对上述图3和图4的方法实施例进行举例说明。请参考图5， 其示出了本申请一示例性实施例提供的一种数据发送方法的方法流程图。该方 法是由日常生活中的手机执行的，如图5所示，该数据发送方法可以包括以下 几个步骤：

步骤501，在AP将待发送数据发送至DDR中时，通过AP获取第一目标数 据和第二目标数据。

步骤502，获取待发送数据中除去第一目标数据和第二目标数据的剩余待发 送数据。

步骤503，将剩余待发送数据、第一目标数据以及第二目标数据存储在DDR 中。

步骤504，通过DDR与发射器之间的数据通道发送第一目标数据。

步骤505，通过DDR与片上存储器之间的数据通道将第二目标数据发送至 片上存储器中。

其中，通过DDR与片上存储器之间的数据通道将第二目标数据发送至片上 存储器中可以采用DMA(Direct Memory Access，直接存储器访问)的搬运方式。

步骤506，通过片上存储器与发射器之间的数据通道将第二目标数据发送至 发射器中。

步骤507，通过DDR与预处理模块之间的数据通道将剩余待发送数据发送 至预处理模块中。

步骤508，通过预处理模块与片上存储器之间的数据通道预处理后的剩余待 发送数据发送至片上存储器中。

步骤509，通过片上存储器与发射器之间的数据通道将预处理后的剩余待发 送数据发送至发射器中。

步骤510，发射器向外发送数据。

综上所述，本申请可以在通过第二处理器将待发送数据发送至第一存储器 且第一处理器未启动完成之前，直接通过第二处理器对从待发送数据中获取到 的第一待处理数据进行发射前预处理，得到第一目标数据；将第一目标数据存 储在第一存储器内；当终端需要通过第一存储器、第一处理器、第二存储器至 发射器之间的数据通道发送待发送数据时，可以直接通过第一存储器与发射器 之间的数据通道，将第一目标数据提供给发射器；从而发送第一目标数据，使 得终端在发送待发送数据时，利用第一处理器的启动完成时间以及第二存储器 的缓存时间，直接将第一目标数据通过发射器发送，避免了终端在发送数据时 对第一处理器的启动以及第二存储器的缓存过程的等待，减少了数据发送的等待时长，提高了数据发送的效率。

下面，以手机发送应用数据时，手机中的各个模块相互交互的方式对上述 方案进行介绍。请参考图6，其示出了本申请一示例性实施例涉及图5的一种数 据发送方法的方法流程图。如图6所示，该方法可以包括如下几个步骤：

步骤601，通过DDR与发射器之间的数据通道发送第一目标数据。

步骤602，通过DDR与片上存储器之间的数据通道将第二目标数据发送至 片上存储器中。

其中，通过DDR与片上存储器之间的数据通道将第二目标数据发送至片上 存储器中可以采用DMA(Direct Memory Access，直接存储器访问)的搬运方式。

步骤603，通过片上存储器与发射器之间的数据通道将第二目标数据发送至 发射器中。

步骤604，通过DDR与预处理模块之间的数据通道将剩余待发送数据发送 至预处理模块中。

步骤605，通过预处理模块与片上存储器之间的数据通道预处理后的剩余待 发送数据发送至片上存储器中。

步骤606，通过片上存储器与发射器之间的数据通道将预处理后的剩余待发 送数据发送至发射器中。

步骤607，发射器向外发送数据。

其中，由于上述DDR与发射器之间的数据通道发送第一目标数据，DDR 与片上存储器之间的数据通道发送第二目标数据，DDR与预处理模块之间的数 据通道发送剩余待发送数据，使得在预处理模块和第二存储器正常工作之前的 稳定时间里，依然可以保证数据的发送，在第一目标数据发送完毕后，切换至 第二目标数据的发送，再切换至剩余待发送数据的发送，不仅保证应用数据发 送的流畅性的前提，还提高了应用数据的发送效率。

下述为本申请装置实施例，可以用于执行本申请方法实施例。对于本申请 装置实施例中未披露的细节，请参照本申请方法实施例。

请参考图7，其示出了本申请一示例性实施例提供的数据发送装置的结构框 图。该数据发送装置700可以用于终端中，该终端中包含第一存储器、第一处 理器、第二处理器、第二存储器以及发射器的终端中；所述第一处理器用于对 所述第一存储器中的数据进行发射前预处理，所述第二存储器用于对所述第一 处理器进行预处理的数据进行缓存，所述发射器用于对预处理后的数据进行发 送，以执行图3、图4、图5或者图6所示实施例提供的方法中由终端执行的全 部或者部分步骤。该数据发送装置700可以包括：数据获取模块701，数据处理 模块702、数据存储模块703、数据提供模块704以及数据发送模块705。

数据获取模块701，用于响应于通过所述第二处理器将待发送数据发送至所 述第一存储器，且所述第一处理器未启动完成，从所述待发送数据中获取第一 待处理数据；

数据处理模块702，用于通过所述第二处理器对所述第一待处理数据进行发 射前预处理，得到第一目标数据；

数据存储模块703，用于将所述第一目标数据存储至所述第一存储器；

数据提供模块704，用于通过所述第一存储器与所述发射器之间的数据通 道，将所述第一目标数据提供给所述发射器；

数据发送模块705，用于通过所述发射器发送所述第一目标数据。

综上所述，本申请可以在通过第二处理器将待发送数据发送至第一存储器 且第一处理器未启动完成之前，直接通过第二处理器对从待发送数据中获取到 的第一待处理数据进行发射前预处理，得到第一目标数据；将第一目标数据存 储在第一存储器内；当终端需要通过第一存储器、第一处理器、第二存储器至 发射器之间的数据通道发送待发送数据时，可以直接通过第一存储器与发射器 之间的数据通道，将第一目标数据提供给发射器；从而发送第一目标数据，使 得终端在发送待发送数据时，利用第一处理器的启动完成时间以及第二存储器 的缓存时间，直接将第一目标数据通过发射器发送，避免了终端在发送数据时 对第一处理器的启动以及第二存储器的缓存过程的等待，减少了数据发送的等待时长，提高了数据发送的效率。

可选的，所述数据获取模块701，包括：第一获取单元和第二获取单元；

所述第一获取单元，用于获取第一传输数据量，所述第一传输数据量是所 述第一处理器启动完成之前，由所述第一处理器预处理并存储至所述第二存储 器的数据的数据量；

所述第二获取单元，用于根据所述第一传输数据量，按照所述待发送数据 的发送顺序从所述待发送数据中获取所述第一待处理数据。

可选的，所述装置还包括：

第一发送模块，用于所述响应于通过所述第二处理器将待发送数据发送至 所述第一存储器，从所述待发送数据中获取第二待处理数据，所述第二待处理 数据是在所述待处理数据中，位于所述第一待处理数据之后的数据；

第一处理模块，用于通过所述第二处理器对所述第二待处理数据进行发射 前预处理，得到第二目标数据；

第一存储模块，用于将所述第二目标数据存储至所述第一存储器；

第一提供模块，用于通过所述第一存储器与所述第二存储器之间的数据通 道，将所述第二目标数据提供给所述第二存储器。

可选地，所述装置还包括：

第二提供模块，用于在所述第一目标数据发送完成后，通过所述第二存储 器与所述发射器之间的数据通道，将所述第二目标数据提供给所述发射器；

第二发送模块，用于通过所述发射器发送所述第二目标数据。

可选地，所述第一发送模块，包括：第三获取单元和第四获取单元；

所述第三获取单元，用于获取第二传输数据量，所述第二传输数据量是所 述第一处理器启动完成之前，由所述第一处理器预处理的数据的数据量；

所述第四获取单元，用于根据所述第二传输数据量，按照所述待发送数据 的发送顺序从所述待发送数据中获取位于所述第一待处理数据之后的所述第二 待处理数据。

可选地，所述装置还包括：

第一获取模块，用于将所述待发送数据中的所述第一待处理数据以及所述 第二待处理数据删除，获取第三待发送数据；

第二存储模块，用于将所述第三待发送数据存储至所述第一存储器；

第三发送模块，用于通过所述第一存储器与所述第一处理器之间的数据通 道发送所述第三待发送数据。

可选地，所述数据处理模块702，包括：第一发送单元和第一处理单元，

所述第一发送单元，用于通过所述第二处理器将所述第一待处理数据发送 至NAS非接入层中的预处理模块，所述预处理模块用于对所述NAS非接入层 中的待发送数据进行发送前预处理；

所述第一处理单元，用于通过NAS非接入层中的预处理模块，对所述第一 待处理数据进行发射前预处理，得到所述第一目标数据。

可选地，所述数据处理模块702，包括：第二发送单元和第二处理单元，

所述第二发送单元，用于通过所述第二处理器将所述第一待处理数据发送 至所述第一处理器中；

所述第二处理单元，用于通过所述第一处理器，对所述第一待处理数据进 行发射前预处理，得到所述第一目标数据。

可选地，所述第一存储器是DDR双倍速率同步动态随机存储器，所述第二 存储器是片上存储器，所述第二处理器是应用处理器。

请参考图8，其示出了本申请一示例性实施例提供的一种计算机设备的结构 示意图。该计算机设备800可以包括：处理器801、接收器802、发射器803、 存储器804和总线805。

处理器801包括一个或者一个以上处理核心，处理器801通过运行软件程 序以及模块，从而执行各种功能应用以及信息处理。

接收器802和发射器803可以实现为一个通信组件，该通信组件可以是一 块通信芯片。该通信芯片也可以称为收发器。

存储器804通过总线805与处理器801相连。

存储器804可用于存储计算机程序，处理器801用于执行该计算机程序， 以实现上述方法实施例中的计算机设备执行的各个步骤。

此外，存储器804可以由任何类型的易失性或非易失性存储设备或者它们 的组合实现，易失性或非易失性存储设备包括但不限于：磁盘或光盘，电可擦 除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory， EEPROM)，可擦除可编程只读存储器(Erasable Programmable Read Only Memory，EPROM)，静态随时存取存储器(Static Random Access Memory， SRAM)，只读存储器(Read Only Memory，ROM)，磁存储器，快闪存储器， 可编程只读存储器(Programmable Read Only Memory，PROM)。

在示例性实施例中，所述计算机设备包括第一存储器、第一处理器、第二 处理器、第二存储器以及发射器；

所述第二处理器用于，

响应于通过所述第二处理器将待发送数据发送至所述第一存储器，且所述 第一处理器未启动完成，从所述待发送数据中获取第一待处理数据；

通过所述第二处理器对所述第一待处理数据进行发射前预处理，得到第一 目标数据；

将所述第一目标数据存储至所述第一存储器；

通过所述第一存储器与所述发射器之间的数据通道，将所述第一目标数据 提供给所述发射器；

通过所述发射器发送所述第一目标数据。

在一种可能的实现方式中，所述第二处理器用于，

获取第一传输数据量，所述第一传输数据量是所述第一处理器启动完成之 前，由所述第一处理器预处理并存储至所述第二存储器的数据的数据量；

根据所述第一传输数据量，按照所述待发送数据的发送顺序从所述待发送 数据中获取所述第一待处理数据。

在一种可能的实现方式中，所述第二处理器还用于，

所述响应于通过所述第二处理器将待发送数据发送至所述第一存储器，从 所述待发送数据中获取第二待处理数据，所述第二待处理数据是在所述待处理 数据中，位于所述第一待处理数据之后的数据；

通过所述第二处理器对所述第二待处理数据进行发射前预处理，得到第二 目标数据；

将所述第二目标数据存储至所述第一存储器；

通过所述第一存储器与所述第二存储器之间的数据通道，将所述第二目标 数据提供给所述第二存储器。

在一种可能的实现方式中，所述第二处理器还用于，

在所述第一目标数据发送完成后，通过所述第二存储器与所述发射器之间 的数据通道，将所述第二目标数据提供给所述发射器；

通过所述发射器发送所述第二目标数据。

在一种可能的实现方式中，所述第二处理器用于，

获取第二传输数据量，所述第二传输数据量是所述第一处理器启动完成之 前，由所述第一处理器预处理的数据的数据量；

根据所述第二传输数据量，按照所述待发送数据的发送顺序从所述待发送 数据中获取位于所述第一待处理数据之后的所述第二待处理数据。

在一种可能的实现方式中，所述第二处理器还用于，

将所述待发送数据中的所述第一待处理数据以及所述第二待处理数据删 除，获取第三待发送数据；

将所述第三待发送数据存储至所述第一存储器；

通过所述第一存储器与所述第一处理器之间的数据通道发送所述第三待发 送数据。

在一种可能的实现方式中，所述第二处理器用于，

通过所述第二处理器将所述第一待处理数据发送至NAS非接入层中的预处 理模块，所述预处理模块用于对所述NAS非接入层中的待发送数据进行发送前 预处理；

通过NAS非接入层中的预处理模块，对所述第一待处理数据进行发射前预 处理，得到所述第一目标数据。

在一种可能的实现方式中，所述第二处理器用于，

通过所述第二处理器将所述第一待处理数据发送至所述第一处理器中；

通过所述第一处理器，对所述第一待处理数据进行发射前预处理，得到所 述第一目标数据。

在一种可能的实现方式中，所述第一存储器是DDR双倍速率同步动态随机 存储器，所述第二存储器是片上存储器，所述第二处理器是应用处理器。

本申请实施例还提供了一种计算机可读介质，该计算机可读介质存储有至 少一条指令，所述至少一条指令由所述处理器加载并执行以实现如上各个实施 例所述的数据发送方法中，由终端执行的全部或部分步骤。

本申请实施例还提供了一种计算机程序产品，该计算机程序产品包括计算 机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从 计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计 算机设备执行上述各个实施例的各种可选实现方式中提供的数据发送方法。

需要说明的是：上述实施例提供的数据发送装置在执行上述数据发送方法 时，仅以上述各实施例进行举例说明，实际程序中，可以根据需要而将上述功 能分配由不同的功能模块完成，即将设备的内部结构划分成不同的功能模块， 以完成以上描述的全部或者部分功能。另外，上述实施例提供的装置与方法实 施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过 硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于 一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或 光盘等。

以上所述仅为本申请可选的实施例，并不用以限制本申请，凡在本申请的 精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的 保护范围之内。

Claims (12)

1.一种数据发送方法，其特征在于，所述方法用于包含第一存储器、第一处理器、第二处理器、第二存储器以及发射器的终端中；所述第一处理器用于对所述第一存储器中的数据进行发射前预处理，所述第二存储器用于对所述第一处理器进行预处理的数据进行缓存，所述发射器用于对预处理后的数据进行发送；所述方法包括：

响应于通过所述第二处理器将待发送数据发送至不同于所述第二存储器的所述第一存储器，且所述第一处理器未启动完成，从所述待发送数据中获取第一待处理数据；

通过所述第二处理器对所述第一待处理数据进行发射前预处理，得到第一目标数据；

将所述第一目标数据存储至所述第一存储器；

通过所述第一存储器与所述发射器之间的数据通道，将所述第一目标数据提供给所述发射器；

通过所述发射器发送所述第一目标数据。

2.根据权利要求1所述的方法，其特征在于，所述从所述待发送数据中获取第一待处理数据，包括：

获取第一传输数据量，所述第一传输数据量是所述第一处理器启动完成之前，由所述第一处理器预处理并存储至所述第二存储器的数据的数据量；

根据所述第一传输数据量，按照所述待发送数据的发送顺序从所述待发送数据中获取所述第一待处理数据。

3.根据权利要求1所述的方法，其特征在于，所述方法还包括：

所述响应于通过所述第二处理器将待发送数据发送至所述第一存储器，从所述待发送数据中获取第二待处理数据，所述第二待处理数据是在所述待处理数据中，位于所述第一待处理数据之后的数据；

通过所述第二处理器对所述第二待处理数据进行发射前预处理，得到第二目标数据；

将所述第二目标数据存储至所述第一存储器；

通过所述第一存储器与所述第二存储器之间的数据通道，将所述第二目标数据提供给所述第二存储器。

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：

在所述第一目标数据发送完成后，通过所述第二存储器与所述发射器之间的数据通道，将所述第二目标数据提供给所述发射器；

通过所述发射器发送所述第二目标数据。

5.根据权利要求3所述的方法，其特征在于，所述从所述待发送数据中获取第二待处理数据，包括：

获取第二传输数据量，所述第二传输数据量是所述第一处理器启动完成之前，由所述第一处理器预处理的数据的数据量；

根据所述第二传输数据量，按照所述待发送数据的发送顺序从所述待发送数据中获取位于所述第一待处理数据之后的所述第二待处理数据。

6.根据权利要求3所述的方法，其特征在于，所述方法还包括：

将所述待发送数据中的所述第一待处理数据以及所述第二待处理数据删除，获取第三待发送数据；

将所述第三待发送数据存储至所述第一存储器；

通过所述第一存储器与所述第一处理器之间的数据通道发送所述第三待发送数据。

7.根据权利要求1至6任一所述的方法，其特征在于，所述通过所述第二处理器对所述第一待处理数据进行发射前预处理，得到第一目标数据，包括：

通过所述第二处理器将所述第一待处理数据发送至NAS非接入层中的预处理模块，所述预处理模块用于对所述NAS非接入层中的待发送数据进行发送前预处理；

通过NAS非接入层中的预处理模块，对所述第一待处理数据进行发射前预处理，得到所述第一目标数据。

8.根据权利要求1至6任一所述的方法，其特征在于，所述通过所述第二处理器对所述第一待处理数据进行发射前预处理，得到第一目标数据，包括：

通过所述第二处理器将所述第一待处理数据发送至所述第一处理器中；

通过所述第一处理器，对所述第一待处理数据进行发射前预处理，得到所述第一目标数据。

9.根据权利要求1至6任一所述的方法，其特征在于，所述第一存储器是DDR双倍速率同步动态随机存储器，所述第二存储器是片上存储器，所述第二处理器是应用处理器。

10.一种数据发送装置，其特征在于，所述装置用于包含第一存储器、第一处理器、第二处理器、第二存储器以及发射器的终端中；所述第一处理器用于对所述第一存储器中的数据进行发射前预处理，所述第二存储器用于对所述第一处理器进行预处理的数据进行缓存，所述发射器用于对预处理后的数据进行发送；所述装置包括：

数据获取模块，用于响应于通过所述第二处理器将待发送数据发送至不同于所述第二存储器的所述第一存储器，且所述第一处理器未启动完成，从所述待发送数据中获取第一待处理数据；

数据处理模块，用于通过所述第二处理器对所述第一待处理数据进行发射前预处理，得到第一目标数据；

数据存储模块，用于将所述第一目标数据存储至所述第一存储器；

数据提供模块，用于通过所述第一存储器与所述发射器之间的数据通道，将所述第一目标数据提供给所述发射器；

数据发送模块，用于通过所述发射器发送所述第一目标数据。

11.一种计算机设备，其特征在于，所述计算机设备包含处理器和存储器，所述存储器中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由所述处理器加载并执行以实现如权利要求1至9任一所述的数据发送方法。

12.一种计算机可读存储介质，其特征在于，所述存储介质中存储有至少一条指令、至少一段程序、代码集或指令集，所述至少一条指令、所述至少一段程序、所述代码集或指令集由处理器加载并执行以实现如权利要求1至9任一所述的数据发送方法。

Images