CN112214098B - 一种io唤醒电路、微控制器及io唤醒方法 - Google Patents

Abstract

本发明涉及一种IO唤醒电路、微控制器及IO唤醒方法，IO唤醒电路中，异或门的输入端分别接入待检测信号和边沿选择信号，异或门的输出端与第一与门的第一输入端连接，第一与门的第二输入端接入检测使能信号；第一与门的输出端与第一RS触发器的置位端连接，第一RS触发器的复位端接入复位信号，第一RS触发器的Q非端与第一反相器连接，第一反相器的输出端与与非门的第一输入端连接；第一与门的输出端还与与非门的第二输入端连接，与非门的输出端与第二RS触发器的复位端连接，第二RS触发器的Q非端与第二反相器连接，第二反相器的输出端与第一寄存器的置位端连接。本发明能够准确检测待检测信号的电平变化，实现IO唤醒，并且功耗低。

Description

一种IO唤醒电路、微控制器及IO唤醒方法

技术领域

本发明涉及电子技术领域，尤其涉及一种IO唤醒电路、微控制器及IO唤醒方法。

背景技术

微控制器芯片(MCU)拥有独立的处理器，I/O器件和内存，可以减小尺寸，降低设备成本，在各个领域应用十分广泛，比如家用电器，医疗仪器，工业控制，远程设备，办公设备，玩具以及嵌入式系统中。

功耗是衡量微控制器芯片(MCU)的一个非常重要的参数，实现同样功能的不同芯片，功耗密度较高将引起芯片温度升高，影响电路的可靠性，降低器件寿命，同时，更高的功耗意味着更多的电池消耗，更高的使用成本。因此,低功耗设计芯片已经成为目前芯片设计的主流需求。

在目前主流的低功耗的微控制器芯片(MCU)设计中，主要降低功耗的方式是在CPU空闲时尽可能的将芯片断电或关闭其时钟，此时,CPU处在断电或者睡眠模式，芯片暂时停止工作，此时功耗会大大降低。

但是，微控制器芯片(MCU)由于其应用需求，又必须具有实时响应的功能，因此，处在断电或者睡眠状态的CPU需要实时激活，进行工作，因此芯片的低功耗唤醒设计十分重要。

低功耗唤醒设计中，根据应用需求，通过IO唤醒芯片工作的功能是必须达到的，(IO):芯片的管脚,负责输入输出的功能，而IO唤醒就需要检测到外部电平变化。

目前通常能够实现IO唤醒的电路一般为需要时钟电路来检测外部输入电平的变化，可以检测准确，不会发生误触发(比如机械抖动等)，但是由于使用时钟电路检测，所以功耗很高。

发明内容

为了解决上述IO唤醒电路功耗高的技术问题，本发明提供了一种IO唤醒电路、微控制器及IO唤醒方法。

第一方面，本发明提供了一种IO唤醒电路，包括：异或门、第一与门、第一RS触发器、第一反相器、与非门、第二RS触发器、第二反相器和第一寄存器；

所述异或门的第一输入端接入待检测信号，第二输入端接入边沿选择信号，所述异或门的输出端与所述第一与门的第一输入端连接，所述第一与门的第二输入端接入检测使能信号；

所述第一与门的输出端还与所述第一RS触发器的置位端连接，所述第一RS触发器的复位端接入复位信号，所述第一RS触发器的Q非端与所述第一反相器连接，所述第一反相器的输出端与所述与非门的第一输入端连接；

所述第一与门的输出端还与所述与非门的第二输入端连接，所述与非门的输出端与第二RS触发器的复位端连接，第二RS触发器的Q非端与第二反相器连接，所述第二反相器的输出端与所述第一寄存器的置位端连接。

可选的，还包括：第三与门；

所述第三与门的第一输入端与所述第一寄存器的Q非端连接，所述第三与门的输出端与所述第一RS触发器的复位端连接，所述第三与门的输出端还与所述第二RS触发器的的置位端连接，用于电路状态恢复。

可选的，还包括：时钟管理模块；

所述时钟管理模块的使能端与所述第一寄存器的Q端连接，所述时钟管理模块的时钟输出端与所述第一寄存器的时钟信号输入端连接。

可选的，还包括：计数器、第一或门、第二寄存器、第二与门；

所述时钟管理模块的时钟输出端还与所述计数器的时钟信号输入端连接，所述计数器的信号输入端与所述第一与门的输出端连接，所述计数器的有效脉冲输出端与所述第一或门的第一输入端连接，所述第一或门的输出端与所述第二寄存器的D端连接，所述第二寄存器的时钟信号输入端与所述时钟管理模块的输出端连接，所述第二寄存器的输出端输出唤醒信号，所述第二寄存器的复位端与所述第三与门的第二输入端连接，所述第二寄存器的复位端还与所述第一寄存器的RB端连接；

所述计数器的无效脉冲输出端与所述第二与门的第一输入端连接，所述第二与门的第二输入端与所述第一寄存器的Q端连接，所述第二与门的输出端与所述第一寄存器的D端连接。

可选的，还包括：第四与门；

所述第四与门的第一输入端与所述第二寄存器的Q端连接，所述第四与门的输出端与所述第一或门的第二输入端连接，所述第四与门的第二输入端接入唤醒信号清除信号。

可选的，所述唤醒信号清除信号通过软件编程配置。

可选的，所述计数器内的预设时间阈值通过软件编程配置。

可选的，所述边沿选择信号通过软件编程配置为上升沿信号或者下降沿信号。

可选的，所述检测使能信号的值通过软件编程配置。

第二方面，本发明提供了一种微控制器，包括：处理器、内存及如第一方面所述的IO唤醒电路；

所述处理器与所述内存连接；

所述处理器与所述IO唤醒电路连接，IO唤醒电路接收微控制器外部输入的所述待检测信号，并将输出的唤醒信号发送给所述处理器。

第三方面，本发明提供了一种唤醒方法，应用于计数器中，所述方法包括：

检测计数器的信号输入端从所述第一与门的输出端接收到的信号是否为预设电平信号；

若所述信号为预设电平信号，对所述预设电平信号的持续时长进行计时，得到第一时长；

若所述第一时长超过预设时长阈值，通过有效脉冲输出端向所述第一或门输出唤醒信号的有效脉冲信号，所述唤醒信号的有效脉冲信号通过所述第一或门后使所述第二寄存器的输出端输出唤醒信号。

可选地，所述方法还包括：

若所述第一时长未超过预设时长阈值，通过无效脉冲输出端向所述第二与门的第一输入端输出唤醒信号的无效脉冲信号，所述唤醒信号的无效脉冲信号通过所述第二与门后，使第二与门通过第一寄存器向所述时钟管理模块输送非使能信号，进而通过所述时钟管理模块停止向所述计数器输送时钟信号。

第四方面，本发明提供了一种唤醒方法，所述方法包括：

检测接收到的信号是否为预设电平信号；

若所述信号为预设电平信号，对所述预设电平信号的持续时长进行计时，得到第一时长；

若所述第一时长超过预设时长阈值，输出唤醒信号的有效脉冲信号。

可选地，所述方法还包括：

若所述第一时长未超过预设时长阈值，输出唤醒信号的无效脉冲信号。

本发明实施例提供的上述技术方案与现有技术相比具有如下优点：

本发明实施例提供的该方法，本发明实施例能够准确检测待检测信号的电平变化，进而达到IO唤醒的目的，由于未使用时钟，所以可以在最大程度上降低功耗。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一个实施例提供的一种IO唤醒电路的结构图；

图2为本发明一个实施例提供的一种IO唤醒方法的流程图。

图标：1-异或门，2-第一与门，3-第一RS触发器，4-第一反相器，5-与非门，6-第二RS触发器，7-第二反相器，8-第一寄存器，9-第三与门，10-时钟管理模块，11-计数器，12-第一或门，13-第二寄存器，14-第二与门，15-第四与门。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

由于目前通常能够实现IO唤醒的电路一般为需要时钟来检测外部输入电平的变化，可以检测准确，不会发生误触发(比如机械抖动等)，但是由于使用始终电路检测，所以功耗很高。为此，本发明实施例提供的一种IO唤醒电路、微控制器及IO唤醒方法，如图1所示，所述IO唤醒电路，包括：异或门1、第一与门2、第一RS触发器3、第一反相器4、与非门5、第二RS触发器6、第二反相器7和第一寄存器8；

在本发明实施例中，异或门1：实现逻辑异或功能；与门：实现逻辑与功能；RS触发器：数字电路中的一种触发器，实现锁存数据的功能，低电平有效；反相器：实现逻辑反相功能；与非门5：实现逻辑与非功能；RS触发器：数字电路中的一种触发器，实现锁存数据的功能，低电平有效；寄存器：数字电路中的一种触发器，用于锁存数据。

所述异或门1的第一输入端接入待检测信号，第二输入端接入边沿选择信号，所述异或门1的输出端与所述第一与门2的第一输入端连接，所述第一与门2的第二输入端接入检测使能信号；

所述第一与门2的输出端还与所述第一RS触发器3的置位端连接，所述第一RS触发器3的复位端接入复位信号，所述第一RS触发器3的Q非端与所述第一反相器4连接，所述第一反相器4的输出端与所述与非门5的第一输入端连接；

所述第一与门2的输出端还与所述与非门5的第二输入端连接，所述与非门5的输出端与第二RS触发器6的复位端连接，第二RS触发器6的Q非端与第二反相器7连接，所述第二反相器7的输出端与所述第一寄存器8的置位端连接。

在本发明实施例中，所述边沿选择信号通过软件编程配置为上升沿信号或者下降沿信号(值为0：上升沿检测值为1:下降沿检测)，当配置为上升沿信号时，该电路会检测待检测信号的上升沿变化；当配置为下降沿信号时，该电路会检测待检测信号的下降变化。

所述检测使能信号的值通过软件编程配置，当检测使能信号的值为1时，检测功能打开，当检测使能信号的值为0时，检测功能关闭。

默认状态时，复位信号连接到第一RS触发器3的复位端(R端)，同时复位信号连接到第二RS触发器6的置位端(S端)，当复位信号撤离后，第一RS触发器3的输出电平为：Q端输出1，Q非端输出0；第二RS触发器6的输出电平为：Q端输出1，Q非端输出0。

当软件配置边沿选择信号和使能信号后，外部电平未发生变化时，异或门1的输出为0，使得后面的第一与门2输出为0，使得后面的与非门5输出为1，输入到第二RS触发器6中属于无效信号，第二RS触发器6的输出电平处于默认状态，Q端为1，Q非端为0，第二RS触发器6的Q非端经过第二反相器7后，(此时值为1)，输入到第一寄存器8的置位端(S端)，属于无效信号，因此第一寄存器8的输出电平处于默认状态，Q端为0，即唤醒输出信号为0。

当外部待检测信号的电平变化时，异或门1输出为1，使得第一与门2输出为1，此时，第一RS触发器3的Q非端输出为0，经过第一反相器4后，(此时值为1)，与异或门1输出共同输入到与非门5中，使得此时与非门5输出为0，第二RS触发器6的R端接收到值0时，此时复位有效，Q端输出变为0，Q非端输出变为1，经过第二反相器7，(此时值为0)，输入到第一寄存器8的置位端(S端)，此时有效，第一寄存器8的Q端输出变为1，此时唤醒输出信号为1，表示检测到了外部待检测信号的电平发生变化。

本发明实施例能够准确检测待检测信号的电平变化，进而达到IO唤醒的目的，由于未使用时钟，所以可以在最大程度上降低功耗。

在本发明的又一实施例中，IO唤醒电路还包括：第三与门9；

所述第三与门9的第一输入端与所述第一寄存器8的Q非端连接，所述第三与门9的输出端与所述第一RS触发器3的复位端连接，所述第三与门9的输出端还与所述第二RS触发器6的的置位端连接，用于电路状态恢复。

检测到信号电平变化后，此时第一寄存器8的Q端输出为1，Q非端输出为0，使得第三与门9输出为0，此值输入到第一RS触发器3的复位端(R端)，有效，使得第一RS触发器3Q非输出为1，经过反相器1后，此时值为0，使得与非门5输出为1，使得第二RS触发器6的复位端(R端)无效，而此时第二RS触发器6的置位端连接第三与门9的输出，(值为0)，有效，使得第二RS触发器6的Q非端为0，经过第二反相器7后，输入到第一寄存器8的置位端(S端)，此时无效。检测电路状态恢复完成。

在本发明的又一实施例中，IO唤醒电路还包括：时钟管理模块10；

所述时钟管理模块10的使能端与所述第一寄存器8的Q端连接，所述时钟管理模块10的时钟输出端与所述第一寄存器8的时钟信号输入端连接。

第一寄存器8的Q端输送到芯片的时钟管理模块10，该模块接收到值1后，释放计数器11模块电路的时钟，以及第一寄存器8和第二寄存器13的时钟。

目前，在进行IO唤醒时，无时钟边沿检测，就是检测外部输入信号的边沿变化，而外部信号的边沿变化在设备中有很多可能性会发生，最常见的误触发就是机械抖动。人的触发动作通常在几十毫秒到秒级，而机械抖动通常是毫秒级以下，但是在无时钟边沿检测的电路中，纳秒级的信号变化都可以捕捉到，这会导致误触发。IO唤醒的误触发会导致：一：软件开发人员的使用不方便，误触发的存在使得软件不得不进行筛选判断。二：软件筛选判断会导致额外的功耗增加，因为误触发后，系统会唤醒，然后CPU进行运算判断，功耗很高，为此，在本发明的又一实施例中，IO唤醒电路还包括：计数器11、第一或门12、第二寄存器13、第二与门14；

在本发明实施例中，计数器11用于计数外部信号有效触发的时间，达到阈值认为有效，所述计数器11内的预设时间阈值通过软件编程配置。

所述时钟管理模块10的时钟输出端还与所述计数器11的时钟信号输入端连接，所述计数器11的信号输入端与所述第一与门2的输出端连接，所述计数器11的有效脉冲输出端与所述第一或门12的第一输入端连接，所述第一或门12的输出端与所述第二寄存器13的D端连接，所述第二寄存器13的时钟信号输入端与所述时钟管理模块10的输出端连接，所述第二寄存器13的输出端输出唤醒信号，所述第二寄存器13的复位端与所述第三与门9的第二输入端连接，所述第二寄存器13的复位端还与所述第一寄存器8的RB端连接；

所述计数器11的无效脉冲输出端与所述第二与门14的第一输入端连接，所述第二与门14的第二输入端与所述第一寄存器8的Q端连接，所述第二与门14的输出端与所述第一寄存器8的D端连接。

计数器11的时钟恢复后，该模块工作，检测第一与门2的输出结果，在第一与门2输出为值1时，进行计时。如果，第一与门2的输出结果为值1的时间足够长，计数器11就会计时达到一个时间阈值(该值软件可编程配置)后，唤醒信号的有效脉冲产生，该脉冲通过第一或门12后使得第二寄存器13的输出Q端为高，唤醒信号有效；如果，第一与门2的输出结果为值1的时间不够长，计数器11没有达到时间阈值时，第一与门2的结果就翻转回0，那么唤醒信号的无效脉冲产生，使得第二与门14的输出结果为0，然后第一寄存器8的D端输入为0，Q端输入变为0，时钟管理模块10收到第一寄存器8的Q端值0后，将时钟关闭，再次恢复到初始检测状态。

通常实现软件可编程滤波时间，都是需要时钟供电一直在，需要一直检测，这样的低功耗检测方案功耗并不能降到最低，本发明中是在边沿检测触发后才释放滤波部分的时钟供电，而不是一直在，这样就在尽可能低功耗的前提下保证了滤波功能。

在本发明的又一实施例中，IO唤醒电路还包括：第四与门15；

所述第四与门15的第一输入端与所述第二寄存器13的Q端连接，所述第四与门15的输出端与所述第一或门12的第二输入端连接，所述第四与门15的第二输入端接入唤醒信号清除信号。所述唤醒信号清除信号通过软件编程配置。

第二寄存器13的Q端，经过第四与门15，在经过第一或门12后，连接到第二寄存器13的D端，属于自反馈形式，当芯片唤醒后，CPU既可以通过寄存器读取到该寄存器的值，(也就是CPU可以获知自己被唤醒的原因)，同时，可配置编程唤醒信号清除信号为0，使得第四与门15输出为0，经过第一或门12后，第二寄存器13的D端输入变为0，寄存器Q端由1变为0。

在本发明的又一实施例中，还提供一种微控制器，包括：处理器、内存及如前述实施例所述的IO唤醒电路；

所述处理器与所述内存连接；

所述处理器与所述IO唤醒电路连接，IO唤醒电路接收微控制器外部输入的所述待检测信号，并将输出的唤醒信号发送给所述处理器。

在本发明的又一实施例中，还提供一种唤醒方法，应用于前述实施例所述的计数器中，如图2所示，所述方法包括：

步骤S101，检测计数器的信号输入端从所述第一与门的输出端接收到的信号是否为预设电平信号；

步骤S102，若所述信号为预设电平信号，对所述预设电平信号的持续时长进行计时，得到第一时长；

步骤S103，若所述第一时长超过预设时长阈值，通过有效脉冲输出端向所述第一或门输出唤醒信号的有效脉冲信号，所述唤醒信号的有效脉冲信号通过所述第一或门后使所述第二寄存器的输出端输出唤醒信号。

在本发明的又一实施例中，如图2所示，所述方法还包括：

步骤S104，若所述第一时长未超过预设时长阈值，通过无效脉冲输出端向所述第二与门的第一输入端输出唤醒信号的无效脉冲信号，所述唤醒信号的无效脉冲信号通过所述第二与门后，使第二与门通过第一寄存器向所述时钟管理模块输送非使能信号，进而通过所述时钟管理模块停止向所述计数器输送时钟信号。

在本发明的又一实施例中，还提供一种唤醒方法，所述方法包括：

检测接收到的信号是否为预设电平信号；

若所述信号为预设电平信号，对所述预设电平信号的持续时长进行计时，得到第一时长；

若所述第一时长超过预设时长阈值，输出唤醒信号的有效脉冲信号；

若所述第一时长未超过预设时长阈值，输出唤醒信号的无效脉冲信号。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种IO唤醒电路，其特征在于，包括：异或门、第一与门、第一RS触发器、第一反相器、与非门、第二RS触发器、第二反相器和第一寄存器；

所述异或门的第一输入端接入待检测信号，第二输入端接入边沿选择信号，所述异或门的输出端与所述第一与门的第一输入端连接，所述第一与门的第二输入端接入检测使能信号；

所述第一与门的输出端还与所述第一RS触发器的置位端连接，所述第一RS触发器的复位端接入复位信号，所述第一RS触发器的Q非端与所述第一反相器连接，所述第一反相器的输出端与所述与非门的第一输入端连接；

所述第一与门的输出端还与所述与非门的第二输入端连接，所述与非门的输出端与第二RS触发器的复位端连接，第二RS触发器的Q非端与第二反相器连接，所述第二反相器的输出端与所述第一寄存器的置位端连接。

2.根据权利要求1所述的IO唤醒电路，其特征在于，还包括：第三与门；

所述第三与门的第一输入端与所述第一寄存器的Q非端连接，所述第三与门的输出端与所述第一RS触发器的复位端连接，所述第三与门的输出端还与所述第二RS触发器的的置位端连接，用于电路状态恢复。

3.根据权利要求2所述的IO唤醒电路，其特征在于，还包括：时钟管理模块；

所述时钟管理模块的使能端与所述第一寄存器的Q端连接，所述时钟管理模块的时钟输出端与所述第一寄存器的时钟信号输入端连接。

4.根据权利要求3所述的IO唤醒电路，其特征在于，还包括：计数器、第一或门、第二寄存器、第二与门；

所述时钟管理模块的时钟输出端还与所述计数器的时钟信号输入端连接，所述计数器的信号输入端与所述第一与门的输出端连接，所述计数器的有效脉冲输出端与所述第一或门的第一输入端连接，所述第一或门的输出端与所述第二寄存器的D端连接，所述第二寄存器的时钟信号输入端与所述时钟管理模块的输出端连接，所述第二寄存器的输出端输出唤醒信号，所述第二寄存器的复位端与所述第三与门的第二输入端连接，所述第二寄存器的复位端还与所述第一寄存器的RB端连接；

所述计数器的无效脉冲输出端与所述第二与门的第一输入端连接，所述第二与门的第二输入端与所述第一寄存器的Q端连接，所述第二与门的输出端与所述第一寄存器的D端连接。

5.根据权利要求4所述的IO唤醒电路，其特征在于，还包括：第四与门；

所述第四与门的第一输入端与所述第二寄存器的Q端连接，所述第四与门的输出端与所述第一或门的第二输入端连接，所述第四与门的第二输入端接入唤醒信号清除信号。

6.根据权利要求5所述的IO唤醒电路，其特征在于，所述唤醒信号清除信号通过软件编程配置。

7.根据权利要求4所述的IO唤醒电路，其特征在于，所述计数器内的预设时间阈值通过软件编程配置。

8.根据权利要求1所述的IO唤醒电路，其特征在于，所述边沿选择信号通过软件编程配置为上升沿信号或者下降沿信号。

9.根据权利要求1所述的IO唤醒电路，其特征在于，所述检测使能信号的值通过软件编程配置。

10.一种微控制器，其特征在于，包括：处理器、内存及如权利要求1至9任一所述的IO唤醒电路；

所述处理器与所述内存连接；

所述处理器与所述IO唤醒电路连接，IO唤醒电路接收微控制器外部输入的所述待检测信号，并将输出的唤醒信号发送给所述处理器。

11.一种唤醒方法，其特征在于，应用于如权利要求4至7任一所述的计数器中，所述方法包括：

检测计数器的信号输入端从所述第一与门的输出端接收到的信号是否为预设电平信号；

若所述信号为预设电平信号，对所述预设电平信号的持续时长进行计时，得到第一时长；

若所述第一时长超过预设时长阈值，通过有效脉冲输出端向所述第一或门输出唤醒信号的有效脉冲信号，所述唤醒信号的有效脉冲信号通过所述第一或门后使所述第二寄存器的输出端输出唤醒信号。

12.根据权利要求11所述的唤醒方法，其特征在于，所述方法还包括：

若所述第一时长未超过预设时长阈值，通过无效脉冲输出端向所述第二与门的第一输入端输出唤醒信号的无效脉冲信号，所述唤醒信号的无效脉冲信号通过所述第二与门后，使第二与门通过第一寄存器向所述时钟管理模块输送非使能信号，进而通过所述时钟管理模块停止向所述计数器输送时钟信号。

Images