CN112189263A - 用于毫米波应用的基于氮化镓的跨电容器 - Google Patents
用于毫米波应用的基于氮化镓的跨电容器 Download PDFInfo
- Publication number
- CN112189263A CN112189263A CN201980034678.2A CN201980034678A CN112189263A CN 112189263 A CN112189263 A CN 112189263A CN 201980034678 A CN201980034678 A CN 201980034678A CN 112189263 A CN112189263 A CN 112189263A
- Authority
- CN
- China
- Prior art keywords
- semiconductor region
- semiconductor
- terminal
- doping
- doping type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 55
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 250
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 16
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- AIRCTMFFNKZQPN-UHFFFAOYSA-N oxidoaluminium Chemical compound [Al]=O AIRCTMFFNKZQPN-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 72
- 230000006870 function Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- -1 such as Si Chemical compound 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
- H01L29/66189—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors with PN junction, e.g. hybrid capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/003—Circuit elements of oscillators
- H03B2200/004—Circuit elements of oscillators including a variable capacitance, e.g. a varicap, a varactor or a variable capacitance of a diode or transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开的某些方面提供了半导体可变电容器。半导体可变电容器通常包括：第一半导体区，该第一半导体区具有第一掺杂类型；第二半导体区，该第二半导体区具有不同于该第一掺杂类型的第二掺杂类型；第三半导体区，该第三半导体区布置在该第一半导体区和该第二半导体区之间：第一端子，该第一端子布置成毗邻于该第一半导体区；第二端子，该第二端子布置成毗邻于该第二半导体区；以及第三端子，该第三端子布置在该第三半导体区上方。该第一半导体区、该第二半导体区和/或该第三半导体区包括氮化镓。该第三半导体区包括具有不同材料的多个半导体层。该第一端子和该第三端子之间的电容被配置成通过改变施加到该第一端子或该第二端子中的至少一者的控制电压来调节。
Description
优先权要求
本专利申请要求于2018年5月25日提交的题为“GALLIUM-NITRIDE-BASEDTRANSCAPS FOR MILLIMETER WAVE APPLICATIONS(用于毫米波应用的基于氮化镓的跨电容器(TRANSCAP))”的申请No.15/990,229的优先权，该申请已被转让给本申请受让人并由此通过援引明确纳入于此。
技术领域
本公开的某些方面一般涉及电子电路，尤其涉及基于氮化镓(GaN)的可变半导体电容器。
背景
可变电容器是其电容可例如由于控制电压而改变的电容器。可变电容器也被称为变容管，其可用于期望调节电容的各种应用中的任何一种中，诸如在用于设置振荡器的谐振频率(例如，射频信道调谐)的电感器-电容器(LC)电路中，或作为可变电抗(例如，用于天线调谐器中的阻抗匹配)。
压控振荡器(VCO)是可使用变容管的示例电路，其中p-n结二极管中形成的耗尽区的厚度通过改变偏置电压以改变结电容而变化。任何结二极管展现该效果(包括晶体管中的p-n结)，但是用作可变电容二极管的器件被设计有较大结面积和专门为改善器件性能(诸如品质因子和调谐范围)而选择的掺杂分布。
最近，已经开发了可变半导体电容器器件。这些器件也可被称为跨电容器(TC)器件。这些器件的结构提供了适用于集成电路的具有金属氧化物半导体(MOS)兼容结构的可变半导体电容器，其具有至少三个端子，其中一个端子用于通过相对于器件的一个主端子增加或减小其直流(DC)电压来调节器件的其他两个端子之间的电容值。
概述
本公开的某些方面提供了半导体可变电容器。半导体可变电容器通常包括：第一半导体区，该第一半导体区具有第一掺杂类型；第二半导体区，该第二半导体区具有不同于该第一掺杂类型的第二掺杂类型；第三半导体区，该第三半导体区布置在该第一半导体区和该第二半导体区之间：第一端子，该第一端子布置成毗邻于该第一半导体区；第二端子，该第二端子布置成毗邻于该第二半导体区；以及第三端子，该第三端子布置在该第三半导体区上方。该第一半导体区、该第二半导体区或该第三半导体区中的至少一者包括氮化镓(GaN)。该第三半导体区包括第一半导体层和布置在该第一半导体层上方的第二半导体层。该第一半导体层包括与该第二半导体层不同的材料。第一端子和第三端子之间的电容被配置成通过改变施加到第一端子或第二端子中的至少一者的控制电压来调节。
本公开的某些方面提供了一种制造半导体可变电容器的方法。该方法一般包括：形成第一半导体区，该第一半导体区具有第一掺杂类型；形成第二半导体区，该第二半导体区具有不同于该第一掺杂类型的第二掺杂类型；形成第三半导体区，该第三半导体区在该第一半导体区和该第二半导体区之间：形成第一端子，该第一端子毗邻于该第一半导体区；形成第二端子，该第二端子毗邻于该第二半导体区；以及形成第三端子，该第三端子布置在该第三半导体区上方。该第一半导体区、该第二半导体区或该第三半导体区中的至少一者包括氮化镓(GaN)。形成该第三半导体区包括：形成具有第一材料的第一半导体层，以及在该第一半导体层上方形成具有不同于该第一材料的第二材料的第二半导体层。该第一端子和该第三端子之间的电容被配置成通过改变施加到该第一端子或该第二端子中的至少一者的控制电压来调节。
附图简述
为了能详细理解本公开的以上陈述的特征所用的方式，可参照各方面来对以上简要概述的内容进行更具体的描述，其中一些方面在附图中解说。然而应该注意，附图仅解说了本公开的某些典型方面，故不应被认为限定其范围，因为本描述可允许有其他等同有效的方面。
图1解说了示例可变电容器的横截面图。
图2解说了根据本公开的某些方面的基于氮化镓(GaN)的可变电容器的示例结构的横截面图。
图3解说了根据本公开的某些方面的基于GaN的可变电容器的示例结构的横截面图，其中所有端子都被布置成毗邻于半导体区。
图4解说了根据本公开的某些方面的具有包括单个半导体层的半导体区的基于GaN的可变电容器的示例结构的横截面图。
图5解说了根据本公开的某些方面的在两个不同的带隙半导体区之间具有密集电子区的基于GaN的可变电容器的示例结构的横截面图。
图6解说了根据本公开的某些方面的在两个不同的带隙半导体区之间具有密集电子区的基于GaN的可变电容器的另一示例结构的横截面图。
图7是根据本公开的某些方面的用于制造基于GaN的可变电容器的示例操作的流程图。
详细描述
本公开的各方面提供了适用于集成电路的半导体可变电容器器件，也称为跨电容器(TC)器件。TC器件可具有至少三个端子，其中器件的两个主端子(C1和C2)之间的电容可以通过改变施加在控制端子(CTRL)和其他两个主端子之一(例如C1或C2)之间的电压而改变。本公开的某些方面一般涉及基于氮化镓(GaN)材料系统的TC器件结构，例如，用于对基于GaN的器件进行调谐。
以下描述提供示例而并非限定权利要求中阐述的范围、适用性或者实施例。可以对所讨论的要素的功能和布置作出改变而不会脱离本公开的范围。各种示例可恰适地省略、替代、或添加各种规程或组件。例如，可以按与所描述的次序不同的次序来执行所描述的方法，并且可以添加、省略、或组合各种步骤。而且，参照一些示例所描述的特征可在一些其他示例中被组合。例如，可使用本文中所阐述的任何数目的方面来实现装置或实践方法。另外，本公开的范围旨在覆盖使用作为本文中所阐述的本公开的各个方面的补充或者不同于本文中所阐述的本公开的各个方面的其他结构、功能性、或者结构及功能性来实践的此类装置或方法。应当理解，本文中所披露的本公开的任何方面可由权利要求的一个或多个元素来实施。
措辞“示例性”在本文中用于意指“用作示例、实例、或解说”。本文中描述为“示例性”的任何方面不必被解释为优于或胜过其他方面。
如本文所使用的，呈动词“连接”的各种时态的术语“连接到”可以意味着元素A直接连接到元素B或者其他元素可以连接在元素A和B之间(即，元素A是与元素B间接连接的)。在电气组件的情形中，术语“连接到”在本文中也可以用于表示导线、迹线或其他导电材料被用于电连接元件A和B(以及电连接在它们之间的任何组件)。
图1描绘了TC器件100的示例结构的横截面图。TC器件的某些实现使用氧化物层110，其可以类似于用于制造金属氧化物半导体(MOS)器件的氧化物层(例如，薄或厚的栅极氧化物)。氧化物层110隔离了C1和C2端子，并因此实际上充当TC器件100的电介质。非绝缘区106(例如，n+注入区)和非绝缘区108(例如，p+注入区)可以形成在TC器件100的两侧上以便创建p-n结。如本文所使用的，非绝缘区通常指可导电或半导电的区域。
在一个示例中，可以在控制端子102和C2端子之间施加偏置电压，以便调节端子C1和C2之间的电容。例如，通过向控制端子102施加偏置电压，可以在非绝缘区108(例如，控制区)与半导体区114(例如，n-阱区)之间的p-n结处形成耗尽区130)。基于该偏置电压，该耗尽区130可在氧化物层110下方展宽，从而减小由半导体区114形成的等效电极的面积，并且还由此减小TC器件100的有效电容面积和电容值。
可选择氧化物层110上方的非绝缘区112的功函数以改进器件性能。例如，可将n-掺杂的(而非p-掺杂的)多晶硅材料用于非绝缘区112，即使在氧化物层110下方的半导体区114掺杂有n-型杂质。在一些方面，具有适当功函数的金属材料(如果期望也可以是掺杂的)或不同金属材料的多层堆叠可被用于非绝缘区112，以获得所期望的功函数。在某些方面，非绝缘区112可被分成两个子区(例如，一个n-掺杂区和一个p-掺杂区)，或者可针对每个子区使用不同金属材料。
在一些情形中，半导体区114可被布置在绝缘体或半导体区116上方。可选择用于半导体区116的材料的类型，以提高TC器件100的性能。例如，半导体区116可以是绝缘体、半绝缘体或本征/近本征半导体，以便减小与基板(未示出)相关联的寄生电容。在一些情形中，半导体区116可由具有恰适掺杂分布的n-掺杂或p-掺杂半导体制成，以便增加TC器件品质因子和/或对在向控制端子102施加偏置电压时可形成在非绝缘区108和半导体区114之间的耗尽区130的控制。半导体区116还可由多个半导体层或以不同方式(n、p或本征)掺杂的区域形成。此外，半导体区116可包括半导体、绝缘层和/或基板，或者可在半导体、绝缘层和/或基板上方形成。
半导体区114中的耗尽区130的宽度可以通过向控制端子102施加控制电压来控制。作为参考示例，控制端子102可以用相对于C2端子的负电压来偏置。C1端子与C2端子之间的电容可取决于半导体区114中的耗尽区130的尺寸，并且因此可通过向控制端子102施加控制电压来控制。此外，施加到控制端子102的偏置电压的变化可能不会改变C1端子与C2端子之间的DC电压，从而允许对器件特性的改进控制。
在一些情形中，可优选的将非绝缘区106和/或非绝缘区108定位成远离氧化物层110，以便减小与非绝缘区108相关联的寄生电容并且针对高控制电压改善非绝缘区106的隔离。例如，非绝缘区106可与氧化物层110部分地交叠，或非绝缘区106可形成在距氧化物层110的边缘一定距离处，以增加器件调谐范围和线性度。在后一情形中，由于施加到C1和C2端子的一部分信号(例如射频(RF)信号)在氧化物边缘与非绝缘区106之间衰落，而不是跨氧化物层110整体地施加，因此提高了器件的电压耐受能力。
非绝缘区108可以被氧化物层110部分地交叠，或者非绝缘区108可以与氧化物层110间隔开，以便减小C1端子和控制端子102之间的寄生电容。
可任选地使用p-掺杂区118来增加非绝缘区108和半导体区114之间的p-n结的击穿电压，同时减小C1端子和控制端子102之间的寄生电容。类似地，可以在非绝缘区106与半导体区114之间添加可任选的n-掺杂区(未示出)，以便调整氧化物层110与非绝缘区106之间的掺杂浓度。
第五代无线系统(5G)(或下一代)技术的一些发展重点是例如与第四代(4G)(也称为长期演进(LTE))设备相比提高设备性能和效率。作为参考示例，与4G设备相比，5G设备通常可被预期更高效、具有更高容量和/或能够以更低的等待时间进行通信。GaN近来涌现为一种出色的候选材料，其能满足5G设备的这些目标(例如，高性能射频前端(RFFE)、功率电子芯片、毫米波(mmW)电路等)。例如，与硅(Si)和其他III-V材料相比，GaN通常具有更高的带隙、更高的电子峰值速度、更高的击穿电场、更高的Johnson品质因数(FOM)、更高的Baliga FOM等。此外，GaN在高功率密度、功率附加效率(PAE)、增益、以及易于阻抗匹配方面提供了卓越的性能，从而提高了RF链的整体效率。
可能期望为基于GaN的5G RF设计提供电容调谐功能。例如，功率放大器(PA)调谐可以优化或至少调节匹配电路系统以实现更高的效率和输出功率。然而，常规的跨电容器器件(例如，TC器件100)通常是基于Si互补金属氧化物半导体(CMOS)的跨电容器器件，其可能不适用于GaN和/或氮化铝镓(AlGaN)材料系统。例如，由于低移动性和高电阻，基于SiCMOS的跨电容器器件可能具有低品质因子(Q)。此外，可能难以将基于Si CMOS的跨电容器器件集成到GaN PA管芯中。
本公开的某些方面提供了用GaN材料构建的各种半导体可变电容器，其可以容易地与基于GaN的晶体管器件集成。例如，本文所述的基于GaN的TC器件可用于RFFE、功率电子芯片、mmW电路等中的调谐。
图2解说了根据本公开的某些方面的TC器件200的示例结构的横截面图。TC器件200包括半导体区202(例如，具有n+掺杂的GaN)和半导体区204(例如，具有p+掺杂的GaN)C2端子(例如，金属触点)208被布置在半导体区202上或上方，并且控制端子(例如，金属触点)210被布置在半导体区204上或上方。TC器件200还包括被布置在缓冲层230上或上方且被布置在半导体区202和半导体区204之间的半导体区206(具有n-掺杂)。
C1端子(例如，栅极金属)212被布置在(例如薄的)介电层214上，该介电层214被布置在半导体区206上或上方并被布置在C2端子208和控制端子210之间。在一些方面，介电层214可以具有例如在1纳米(nm)至10nm之间的厚度。介电层214可以包括各种合适的介电材料中的任何一种，诸如一氧化硅(SiO)、一氮化硅(SiN)、一氧化铝(AlO)等。可以在半导体区206和基板240之间提供缓冲层230。在一些方面，缓冲层230可以包括GaN。基板240可以包括用于生长GaN的各种合适的材料中的任何一种，诸如Si、碳化硅(SiC)、氧化铝(Al2O3)等。
半导体区202、204和206中的一者或多者可以包括GaN。如此示例中所示，半导体区202、204和206中的每一者都包括GaN。半导体区206可以包括具有不同材料的多个半导体层，例如以便与基于GaN的器件更容易地集成。例如相对于具有单个半导体层的TC器件，包括多个半导体层也可以增加TC器件200的调谐范围。如图所示，半导体区206包括半导体层220(布置在缓冲层230上)和半导体层222(布置在半导体层220上)，半导体层220包括具有n-掺杂的GaN而半导体层222包括具有n-掺杂的AlGaN。半导体区202和204可以布置在半导体区206的至少一部分(例如，半导体层220的至少一部分)上方。
可通过相对于C1端子212向控制端子210(或C2端子208)施加控制电压来在半导体区206与半导体区204之间的p-n结处形成耗尽区216。基于控制电压，耗尽区216可以在C1端子212下方变宽或变窄，从而允许调节C1端子212和C2端子208之间的电容。
图3解说了根据本公开的某些方面的TC器件300的示例结构的横截面图。这里，与图2的TC器件200类似，半导体区206(具有n-掺杂)布置在半导体区202(例如，具有n+掺杂的GaN)和半导体区204(例如，具有p+掺杂的GaN)之间，其中C2端子208布置在半导体区202上或上方而控制端子210布置在半导体区204上或上方。然而，与图2的TC器件200相反，C1端子212直接布置在半导体区206(其包括半导体层222和半导体层220)上。此外，TC器件300包括布置在半导体区206上的介电层，其中介电层的第一部分314A布置在C2端子208和C1端子212之间，且介电层的第二部分314B布置在C1端子212和控制端子210之间。TC器件300与用于基于GaN的晶体管的Schottky栅极工艺的兼容性可得到改善(例如，与TC器件200相比)，这可进一步促成与基于GaN的晶体管器件的集成、降低成本等。
图4解说了根据本公开的某些方面的TC器件400的示例结构的横截面图。这里，与图2的TC器件200类似，具有GaN的半导体区(例如，半导体区406)布置在半导体区202(例如，具有n+掺杂的GaN)和半导体区204(例如，具有p+掺杂的GaN)之间。然而，与图2的TC器件200相反，布置在半导体区202和半导体区206之间的半导体区(例如，半导体区406)包括单层(例如，具有n-掺杂的GaN)，而不是多层。在一些方面，可以通过蚀刻掉包括AlGaN的半导体层(例如，半导体层222)来形成半导体区406。在一些方面，例如与TC器件200相比，移除(诸)附加层可减小TC器件400的调谐范围。
图5解说了根据本公开的某些方面的TC器件500的示例结构的横截面图。TC器件500包括布置在缓冲层518上方的半导体区504(例如，具有n-掺杂的GaN)，该缓冲层518布置在基板520上方。缓冲层518和基板520可以分别类似于图2中解说的TC器件200的缓冲层230和基板240。半导体区502(例如，具有n-掺杂的AlGaN)布置在半导体区504上方。如图所示，TC器件500在半导体区502和半导体区504之间进一步包括电子很密集的区域506。区域506使TC器件500能够在半导体区502和半导体区504之间的界面处具有高电子密度(或高导电率)。
C2端子(例如，金属触点)508、C1端子(例如，栅极金属)512、和控制端子(例如，金属触点)510被(例如，直接地)布置在半导体区502上。TC器件500进一步包括布置在半导体区502上的介电层，其中介电层的第一部分514A布置在C2端子508和C1端子512之间，且第二部分514B布置在C1端子512和控制端子510之间。
图6解说了根据本公开的某些方面的TC器件600的示例结构的横截面图。此处，与图5的TC器件500类似，TC器件600包括布置在缓冲层518上的半导体区504(例如，具有n-掺杂的GaN)、布置在半导体区504上方的半导体区502(例如，具有n-掺杂的AlGaN)，以及位于半导体区502和半导体区504之间的界面处的密集电子区506。但是，与图5的TC器件500相反，C1端子510和控制端子512布置在介电层614上，该介电层614布置在半导体区502上。C2端子508布置在半导体区502上或上方，并且毗邻于介电层614。
图7是根据本公开的某些方面的用于制造半导体可变电容器的示例操作700的流程图。操作700可例如由半导体处理腔执行。
操作700可始于框702，形成具有第一掺杂类型(例如，n+掺杂)的第一半导体区(例如，半导体区202)。在框704，形成具有与第一掺杂类型不同的第二掺杂类型(例如，p+掺杂)的第二半导体区(例如，半导体区204)。在框706，在第一半导体区和第二半导体区之间形成第三半导体区(例如，半导体区206)。
在一些方面，第一半导体区、第二半导体区或第三半导体区中的至少一者可以包括GaN。在一些方面，第三半导体区可通过形成具有第一材料(例如，GaN)的第一半导体层(例如，半导体层220)和在第一半导体层上方形成具有与第一材料不同的第二材料(例如，AlGaN)的第二半导体层(例如，半导体层222)来形成。在一些方面，第一半导体区和第二半导体区可以形成在第三半导体区的至少一部分的上方。
在框708，毗邻于第一半导体区形成第一端子(例如，C2端子)。在框710，毗邻于第二半导体区形成第二端子(例如，控制端子210)。在框712，在第三半导体区上方形成第三端子(例如，C1端子)。第一端子和第三端子之间的电容被配置成通过改变施加到第一端子或第二端子中的至少一者的控制(例如，偏置)电压来调节。
在一些方面，操作700可包括形成基板(例如，基板240)，以及在基板上方和第三半导体区下方形成缓冲层(例如，缓冲层230)。在一些方面，操作700可包括毗邻于第三半导体区、在第三端子下方并且在第一端子与第二端子之间形成介电层(例如，介电层214)。
在一些方面，操作700可包括毗邻于第三半导体区的至少第一部分直接形成第三端子。在这些方面，可毗邻于第三半导体区的至少第二部分形成介电层，其中介电层的第一部分(例如，314A)布置在第一端子和第三端子之间，而介电层的第二部分(例如，314B)布置在第三端子和第二端子之间。
以上所描述的方法的各种操作可由能够执行相应功能的任何合适的装置来执行。这些装置可包括各种硬件和/或(诸)软件组件和/或(诸)模块，包括但不限于电路、专用集成电路(ASIC)、或处理器。一般地，在存在附图中解说的操作的场合，这些操作可具有带相似编号的相应配对装置加功能组件。
如本文所使用的，术语“确定”涵盖各种各样的动作。例如，“确定”可包括演算、计算、处理、推导、研究、查找(例如，在表、数据库或其他数据结构中查找)、查明、及类似动作。而且，“确定”可包括接收(例如接收信息)、访问(例如访问存储器中的数据)、及类似动作。同样，“确定”还可包括解析、选择、选取、建立、及类似动作。
如本文中所使用的，引述一列项目中的“至少一者”的短语是指这些项目的任何组合，包括单个成员。作为示例，“a、b或c中的至少一个”旨在涵盖：a、b、c、a-b、a-c、b-c、和a-b-c，以及具有多重相同元素的任何组合(例如，a-a、a-a-a、a-a-b、a-a-c、a-b-b、a-c-c、b-b、b-b-b、b-b-c、c-c、和c-c-c，或者a、b和c的任何其他排序)。
本文所公开的方法包括用于实现所描述的方法的一个或多个步骤或动作。这些方法步骤和/或动作可以彼此互换而不会脱离权利要求的范围。换言之，除非指定了步骤或动作的特定次序，否则具体步骤和/或动作的次序和/或使用可以改动而不会脱离权利要求的范围。
将理解，权利要求并不被限于以上所解说的精确配置和组件。可在上面所描述的方法和装置的布局、操作和细节上作出各种改动、更换和变形而不会脱离权利要求的范围。
Claims (28)
1.一种半导体电容器，包括：
第一半导体区，所述第一半导体区具有第一掺杂类型；
第二半导体区，所述第二半导体区具有不同于所述第一掺杂类型的第二掺杂类型；
第三半导体区，所述第三半导体区布置在所述第一半导体区和所述第二半导体区之间，其中：
所述第一半导体区、所述第二半导体区或所述第三半导体区中的至少一者包括氮化镓(GaN)；
所述第三半导体区包括第一半导体层和布置在所述第一半导体层上方的第二半导体层；以及
所述第一半导体层包括与所述第二半导体层不同的材料；
第一端子，所述第一端子布置成毗邻于所述第一半导体区；
第二端子，所述第二端子布置成毗邻于所述第二半导体区；以及
第三端子，所述第三端子布置在所述第三半导体区上方，其中所述第一端子和所述第三端子之间的电容被配置成通过改变施加到所述第一端子或所述第二端子中的至少一者的控制电压来调节。
2.如权利要求1所述的半导体电容器，其中所述第一半导体区和所述第二半导体区被布置在所述第三半导体区的至少一部分的上方。
3.如权利要求1所述的半导体电容器，其中：
所述第一半导体区包括GaN；
所述第一掺杂类型是n+掺杂；
所述第二半导体区包括GaN；以及
所述第二掺杂类型是p+掺杂。
4.如权利要求1所述的半导体电容器，其中所述第三半导体区包括与所述第一掺杂类型和所述第二掺杂类型不同的第三掺杂类型。
5.如权利要求4所述的半导体电容器，其中：
所述第三半导体区包括GaN；以及
所述第三掺杂类型是n-掺杂。
6.如权利要求4所述的半导体电容器，其中：
所述第三半导体区的所述第一半导体层包括具有所述第三掺杂类型的GaN；以及
所述第三半导体区的所述第二半导体层包括具有所述第三掺杂类型的氮化铝镓(AlGaN)。
7.如权利要求6所述的半导体电容器，其中所述第三掺杂类型是n-掺杂。
8.如权利要求1所述的半导体电容器，进一步包括介电层，所述介电层布置成毗邻于所述第三半导体区、在所述第三端子下方并且在所述第一端子与所述第二端子之间。
9.如权利要求8所述的半导体电容器，其中所述介电层包括一氧化硅(SiO)、一氮化硅(SiN)或一氧化铝(AlO)。
10.如权利要求1所述的半导体电容器，其中所述第三端子进一步被布置成直接毗邻于所述第三半导体区的至少第一部分。
11.如权利要求10所述的半导体电容器，进一步包括介电层，所述介电层被布置成毗邻于所述第三半导体区的至少第二部分，其中：
所述介电层的第一部分被布置在所述第一端子和所述第三端子之间；以及
所述介电层的第二部分被布置在所述第三端子和所述第二端子之间。
12.如权利要求1所述的半导体电容器，进一步包括：
基板；以及
缓冲层，所述缓冲层布置在所述基板上方和所述第三半导体区下方。
13.如权利要求12所述的半导体电容器，其中所述缓冲层包括GaN。
14.如权利要求12所述的半导体电容器，其中所述基板包括硅(Si)、碳化硅(SiC)或氧化铝(Al2O3)。
15.一种制造半导体电容器的方法，包括：
形成第一半导体区，所述第一半导体区具有第一掺杂类型；
形成第二半导体区，所述第二半导体区具有不同于所述第一掺杂类型的第二掺杂类型；
在所述第一半导体区和所述第二半导体区之间形成第三半导体区，其中：
所述第一半导体区、所述第二半导体区或所述第三半导体区中的至少一者包括氮化镓(GaN)；以及
形成所述第三半导体区包括：形成具有第一材料的第一半导体层，以及在所述第一半导体层上方形成具有不同于所述第一材料的第二材料的第二半导体层；以及
形成第一端子，所述第一端子毗邻于所述第一半导体区；
形成第二端子，所述第二端子毗邻于所述第二半导体区；以及
形成第三端子，所述第三端子布置在所述第三半导体区上方，其中所述第一端子和所述第三端子之间的电容被配置成通过改变施加到所述第一端子或所述第二端子中的至少一者的控制电压来调节。
16.如权利要求15所述的方法，其中所述第一半导体区和所述第二半导体区被形成在所述第三半导体区的至少一部分的上方。
17.如权利要求15所述的方法，其中：
所述第一半导体区包括GaN；
所述第一掺杂类型是n+掺杂；
所述第二半导体区包括GaN；以及
所述第二掺杂类型是p+掺杂。
18.如权利要求15所述的方法，其中所述第三半导体区包括与所述第一掺杂类型和所述第二掺杂类型不同的第三掺杂类型。
19.如权利要求18所述的方法，其中：
所述第三半导体区包括GaN；以及
所述第三掺杂类型是n-掺杂。
20.如权利要求18所述的方法，其中：
所述第三半导体区的所述第一半导体层包括具有所述第三掺杂类型的GaN；以及
所述第三半导体区的所述第二半导体层包括具有所述第三掺杂类型的氮化铝镓(AlGaN)。
21.如权利要求20所述的方法，其中所述第三掺杂类型是n-掺杂。
22.如权利要求15所述的方法，进一步包括形成介电层，所述介电层毗邻于所述第三半导体区、在所述第三端子下方并且在所述第一端子与所述第二端子之间。
23.如权利要求22所述的方法，其中所述介电层包括一氧化硅(SiO)、一氮化硅(SiN)或一氧化铝(AlO)。
24.如权利要求15所述的方法，其中所述第三端子进一步被形成为直接毗邻于所述第三半导体区的至少第一部分。
25.如权利要求24所述的方法，进一步包括形成介电层，所述介电层毗邻于所述第三半导体区的至少第二部分，其中：
所述介电层的第一部分被布置在所述第一端子和所述第三端子之间；以及
所述介电层的第二部分被布置在所述第三端子和所述第二端子之间。
26.如权利要求15所述的方法，进一步包括：
形成基板；以及
形成缓冲层，所述缓冲层在所述基板上方和所述第三半导体区下方。
27.如权利要求26所述的方法，其中所述缓冲层包括GaN。
28.如权利要求26所述的方法，其中所述基板包括硅(Si)、碳化硅(SiC)或氧化铝(Al2O3)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/990,229 US20190363198A1 (en) | 2018-05-25 | 2018-05-25 | Gallium-nitride-based transcaps for millimeter wave applications |
| US15/990,229 | 2018-05-25 | ||
| PCT/US2019/030997 WO2019226330A1 (en) | 2018-05-25 | 2019-05-07 | Gallium-nitride-based transcaps for millimeter wave applications |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112189263A true CN112189263A (zh) | 2021-01-05 |
Family
ID=66676900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980034678.2A Pending CN112189263A (zh) | 2018-05-25 | 2019-05-07 | 用于毫米波应用的基于氮化镓的跨电容器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20190363198A1 (zh) |
| EP (1) | EP3803981A1 (zh) |
| CN (1) | CN112189263A (zh) |
| WO (1) | WO2019226330A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101036228A (zh) * | 2004-10-05 | 2007-09-12 | 皇家飞利浦电子股份有限公司 | 半导体器件及其用途 |
| US20140367832A1 (en) * | 2013-05-07 | 2014-12-18 | Fabio Alessio Marino | Three-terminal Variable Capacitor |
| CN104584217A (zh) * | 2012-09-28 | 2015-04-29 | 英特尔公司 | 高击穿电压ⅲ-n耗尽型mos电容器 |
| US20150194538A1 (en) * | 2011-05-05 | 2015-07-09 | Eta Semiconductor Inc. | Multiple Control Transcap Variable Capacitor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118556A (ja) * | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | 半導体装置および半導体装置の製造方法 |
| WO2017099737A1 (en) * | 2015-12-09 | 2017-06-15 | Intel Corporation | Tunable capacitors including iii-n multi-2deg and 3deg structures for tunable rf filters |
-
2018
- 2018-05-25 US US15/990,229 patent/US20190363198A1/en not_active Abandoned
-
2019
- 2019-05-07 EP EP19727554.8A patent/EP3803981A1/en active Pending
- 2019-05-07 WO PCT/US2019/030997 patent/WO2019226330A1/en unknown
- 2019-05-07 CN CN201980034678.2A patent/CN112189263A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101036228A (zh) * | 2004-10-05 | 2007-09-12 | 皇家飞利浦电子股份有限公司 | 半导体器件及其用途 |
| US20150194538A1 (en) * | 2011-05-05 | 2015-07-09 | Eta Semiconductor Inc. | Multiple Control Transcap Variable Capacitor |
| CN104584217A (zh) * | 2012-09-28 | 2015-04-29 | 英特尔公司 | 高击穿电压ⅲ-n耗尽型mos电容器 |
| US20140367832A1 (en) * | 2013-05-07 | 2014-12-18 | Fabio Alessio Marino | Three-terminal Variable Capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019226330A1 (en) | 2019-11-28 |
| US20190363198A1 (en) | 2019-11-28 |
| EP3803981A1 (en) | 2021-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9401436B2 (en) | Multiple control transcap variable capacitor | |
| US10340395B2 (en) | Semiconductor variable capacitor using threshold implant region | |
| US10115835B2 (en) | Variable capacitor based on buried oxide process | |
| US10181533B2 (en) | Transcap manufacturing techniques without a silicide-blocking mask | |
| US20210118983A1 (en) | Capacitor including multilayer dielectric stack | |
| US20050067674A1 (en) | Integrated tuneable capacitance | |
| US9985145B1 (en) | Variable capacitor structures with reduced channel resistance | |
| US7019384B2 (en) | Integrated, tunable capacitance device | |
| WO2019005279A1 (en) | ENHANCEMENT OF THE LINEARITY OF A VARIABLE CAPACITOR BY DOPING ENGINEERING | |
| US10283650B2 (en) | Silicon on insulator (SOI) transcap integration providing front and back gate capacitance tuning | |
| CN112189263A (zh) | 用于毫米波应用的基于氮化镓的跨电容器 | |
| US10580908B2 (en) | Variable thickness gate oxide transcap | |
| US10211347B2 (en) | Transcap device architecture with reduced control voltage and improved quality factor | |
| US20190221677A1 (en) | Variable capacitor flat-band voltage engineering | |
| JP2010171428A (ja) | 薄膜ダイオード | |
| US10608124B2 (en) | Back silicided variable capacitor devices | |
| US10424641B1 (en) | Lateral devices in silicon-on-insulator (SOI) technology | |
| US10840387B2 (en) | Buried oxide transcap devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |