CN112182974B - 一种神经元电路演化设计方法 - Google Patents
一种神经元电路演化设计方法 Download PDFInfo
- Publication number
- CN112182974B CN112182974B CN202011072974.2A CN202011072974A CN112182974B CN 112182974 B CN112182974 B CN 112182974B CN 202011072974 A CN202011072974 A CN 202011072974A CN 112182974 B CN112182974 B CN 112182974B
- Authority
- CN
- China
- Prior art keywords
- circuit
- evolution
- gene
- electronic component
- chromosome
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
- G06N3/065—Analogue means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Artificial Intelligence (AREA)
- Geometry (AREA)
- Software Systems (AREA)
- Neurology (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Architecture (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Medical Informatics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种神经元电路演化设计方法:根据演化硬件对电子元器件进行染色体编码,生成N组候选电路;解码染色体,将解码后的每组染色体放入演化子电路中,生成神经元离子通道等效电路的网表文件;利用电路仿真软件对网表文件进行模拟;利用适应度函数对每个染色体进行适应度评估,判断当代最佳染色体组中适应度最高的单个染色体的适应度是否达到期望值或演化代数是否达到预设值,若是,则演化结束,若否,则将当代最佳染色体组进行变异操作;将变异后的当代最佳染色体组和当代最佳染色体组重新放入演化子电路中,进行下一次迭代。本发明能从基本的电子元器件演化出电路,这些电子元器件可以精确地模拟离子通道的行为。
Description
技术领域
本发明涉及模仿生物神经元领域,尤其涉及一种神经元电路演化设计方法。
背景技术
生物神经系统是由大量神经元细胞组成的一种具有高度并行分布处理和复杂反馈通路的非线性系统,神经元产生的动作电位脉冲序列用于表达、传递神经信息。长期以来,模拟电路一直用于对生物神经元的电特性进行建模。例如,经典的霍奇金-赫克斯利(Hodgkin-Huxley)模型代表嵌入神经元细胞膜中的离子通道,作为与电池和电阻器并联的电容器。但是,为了将模型的预测与他们的经验电生理数据相匹配,霍奇金和赫黎使用复杂的耦合微分方程组描述了非线性电阻器,这是一项著名的壮举,需要非凡的创造力和洞察力。
目前较为成熟的CMOS集成电路设计技术为神经电路的设计提供了有力的支撑。例如,欧盟支持的SpiNNaker和BrainScaleS、斯坦福大学的Neurogrid、IBM公司的TrueNorth、高通公司的Zeroth以及中科院计算所研制的“寒武纪”芯片都是典型代表。但是,设计更加符合生物特性和动力学特性的神经形态电路,仍是当前类脑智能研究领域的一个重要方向。
发明内容
本发明为了解决以上问题,提供了一种神经元电路演化设计方法,本专利仅需要神经元动作电位的电生理测试数据或者数学模型的数值计算数据,就能从基本的电子元器件演化出电路,这些电子元器件可以精确地模拟离子通道的行为。
为实现上述目的,本发明所采用的技术方案如下:
一种神经元电路演化设计方法,根据演化硬件对电子元器件进行染色体编码,生成N组候选电路,其中候选电路即为染色体;
解码染色体,将解码后的每组染色体放入演化子电路中,生成神经元离子通道等效电路的网表文件;
利用电路仿真软件对网表文件进行模拟,并输出波形数据;
利用适应度函数对每个染色体进行适应度评估,按照适应度由高到低排序选择出前N/2组染色体,并将该N/2组染色体保存为当代最佳染色体组;
判断当代最佳染色体组中适应度最高的单个染色体的适应度是否达到期望值或演化代数是否达到预设值,若是,则演化结束,若否,则将当代最佳染色体组进行变异操作;
将变异后的当代最佳染色体组和当代最佳染色体组重新放入演化子电路中,进行下一次迭代。
可选的,将电子元器件进行染色体编码的方法包括:
将电子元器件的类型作为基因的首段;
将该电子元器件的参数作为基因的中段;
将该电子元器件的端口数量连接端作为基因的尾段;
其中,首段、中段和尾段构成一个完整的基因单体,多个基因单体相连构成一个染色体,不同数量的基因单体,组成不同长度的染色体。
可选的,其中,基因的首段即电子元器件的类型都与一个唯一的数字标识符关联,电子元器件分别根据表1中的器件参数随机生成一个基因单体;
表1:
可选的,其中,适应度评估包括:
在电路仿真软件中以1nA的步进电流对每个候选电路进行输入激励,并记录模拟膜电压时间序列VC(ti),电路仿真数据以0.1ms的分辨率记录100ms,并将这1000个时间点中的每一个模拟膜电压时间序列VC(ti)与相应的目标时间序列VN(ti)进行比较,然后将适应度定义为每个时间点的绝对差之和的倒数,如下式所示:
为了减少仅因电压偏移或缩放引起的拟合误差,将比较中涉及的两个膜电压时间序列均标准化为0-1范围。
可选的,其中,变异操作包括:
在当代最佳染色体组中的候选电路内随机选择一个电子器件,并将不同的突变应用于该电子元器件,其中,突变包括参数更改、类型更改、不同类型电子元器件的并行添加、不同类型电子元器件的串行添加、电子元器件删除、接地设置、替换以及添加电子元器件。
本发明与现有技术相比,所取得的技术进步在于:
本发明提出的一种利用演化硬件技术自动设计神经形态电路的方法,本专利仅需要神经元动作电位的电生理测试数据或者数学模型的数值计算数据,就从基本的电子元件演化出了电路,这些电子元件可以精确地模拟离子通道的行为,本专利既可以作为人工设计神经形态电路的助手,又可以用作对复杂的神经生理系统进行逆向工程的建模工具。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。
在附图中:
图1为本发明神经元细胞膜离子通道模拟电路的示意图。
图2a为本发明基因编码成染色体的规则的示意图。
图2b为本发明染色体解码生成候选电路生成网表文件的流程图。
图3为本发明的流程图。
具体实施方式
下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本发明的实施例进行描述。
本发明公开了一种神经元电路演化设计方法,根据霍奇金-赫克斯利(Hodgkin-Huxley)模型,设计出一种神经元细胞膜离子通道模拟电路,如图1所示,包括一个电流源、一个电容Cm、一个电阻RL以及一个演示子电路,其中,电流源与电容Cm连接,电流源的一端接地,电容Cm的一端与电阻RL的一端连接,电容Cm的另一端与电阻RL的另一端连接,电容Cm的两端还连接有演示子电路,电容Cm与演示子电路的两个连接点分别使用0和1来表示,其中,电流源用以对电容Cm充电,电容Cm用以表示神经元细胞膜的等效电容,电阻RL用以表示细胞膜上泄漏电流离子通道的等效电阻,演示子电路用以模拟神经元细胞膜离子通道的等效电路,其中,在本发明中,神经元细胞膜离子通道是指钾离子通道和钠离子。
具体的,模拟神经元细胞膜离子通道等效电路的方法包括:
根据演化硬件技术对电子元器件进行染色体编码,生成N组候选电路,其中候选电路即为染色体,其中,将电子元器件进行染色体编码的方法包括:
将某一个电子元器件的类型作为基因的首段;
将该电子元器件的具体参数作为基因的中段;
将该电子元器件本身具有的端口数量作为基因的尾段;
对基因单体进行编码,首先将首段(即该电子元器件的类型)用一个唯一的数字标识符表示,例如,在本实施例中,电子元器件电阻/R的数字标识符为1,电气元器件电容/C的数字标识符为2,直流源/V的数字标识符为3,电子元器件PNP三极管/Q-PNP的数字标识符为4,电子元器件NPN三极管/Q-NPN的数字标识符为5,电子元器件二极管/D的数字标识符为6。本实施例中使用的电子元器件有6种,具体的器件名称和其对应的数字标识符如表1所示。
中段即为该电子元器件的器件参数编码,例如,在本实施例中,电子元器件电阻/R的器件参数为电阻值,其中电阻值可以是1000Ω、100000Ω等不同的电阻值;电容/C的器件参数为电容值,其中电容值可以是1pF、5pF等不同的电容值;直流源/V的器件参数为电压值,其中电压值可以是0.4V、5V等不同电压值;电子元器件PNP三极管/Q-PNP的器件参数为产品型号,其中,其产品型号可以是2N3906等;电子元器件NPN三极管/Q-NPN的器件参数为产品型号,其中,其产品型号可以是2N3904等;电子元器件二极管/D的器件参数为产品型号,其中,其产品型号可以是1N4148、DST860S或CD214A等。本实施例中使用的6种电子元器件具体的器件名称和其对应的器件参数如表1所示。
尾段则为该电子器件本身具有的端口数量,例如,在本实施例中,电子元器件电阻/R的端口数量为两个;电子元器件电容/C的端口数量为两个;直流源/V的端口数量为两个;电子元器件PNP三极管/Q-PNP的端口数量为三个;电子元器件NPN三极管/Q-NPN的端口数量为三个;电子元器件二极管/D的端口数量为两个。
首段、中段和尾段构成一个完整的基因单体,多个基因单体相连构成一个染色体,根据不同数量的基因单体,组成不同长度的染色体,这样就形成了神经元电路的拓扑结构。
表1
根据演化硬件的规则解码染色体,将解码后的每组候选电路放入演化子电路中,生成神经元离子通道等效电路的网表文件;
具体的,如图2所示,图2a示出了基因编码成染色体的规则,图2b示出了染色体解码生成候选电路,候选电路生成网表文件的流程图,结合图2a和图2b,图2b示出了一个有10个基因组成的染色体,其中电路中的连接点2、3、4、5、6、7和8是为了表示各个基因单体的连接关系所人为定义的,具体的:
第一个基因单体的编码为:5-2N3904-302,其中,5作为基因的首段,表示其为一个NPN三极管/Q-NPN;2N3904作为基因的中段,表示上述NPN三极管/Q-NPN的产品型号;因为NPN三极管/Q-NPN有三个端口,其尾段的3、0和2表示NPN三极管/Q-NPN的三个端口(即NPN三极管/Q-NPN的集电极、基极和发射极)在演化子电路内的连接点。
第二个基因单体的编码为:4-2N3906-034,其中,4作为基因的首段,表示其为一个PNP三极管/Q-PNP;2N3906作为基因的中段,表示上述PNP三极管/Q-PNP的产品型号;因为PNP三极管/Q-PNP有三个端口,其尾段的0、3和4表示PNP三极管/Q-PNP的三个端口(即PNP三极管/Q-PNP的集电极、基极和发射极)在演化子电路内的连接点。
第三个基因单体的编码为:1-100000-21,其中,1作为基因的首段,表示其为一个电阻/R;100000作为基因的中段,表示上述电阻/R的电阻值为100000Ω;因为电阻/R有两个端口,其尾段的2和1表示电阻/R的两个端口在演化子电路内的连接点。
第四个基因单体的编码为:1-1000-45,其中,1作为基因的首段,表示其为一个电阻/R;1000作为基因的中段,表示上述电阻/R的电阻值为1000Ω;因为电阻/R有两个端口,其尾段的4和5表示电阻/R的两个端口在演化子电路内的连接点。
第五个基因单体的编码为:3-5-51,其中,3作为基因的首段,表示其为一个直流源/V;5作为基因的中段,表示上述直流源/V的电压值为5V;因为直流源/V有两个端口,其尾段的5和1表示直流源/V的两个端口在演化子电路内的连接点。
第六个基因单体的编码为:1-600-06,其中,1作为基因的首段,表示其为一个电阻/R;600作为基因的中段,表示上述电阻/R的电阻值为600Ω;因为电阻/R有两个端口,其尾段的0和6表示电阻/R的两个端口在演化子电路内的连接点。
第七个基因单体的编码为:1-100000-08,其中,1作为基因的首段,表示其为一个电阻/R;100000作为基因的中段,表示上述电阻/R的电阻值为100000Ω;因为电阻/R有两个端口,其尾段的0和8表示电阻/R的两个端口在演化子电路内的连接点。
第八个基因单体的编码为:5-2N3904-687,其中,5作为基因的首段,表示其为一个NPN三极管/Q-NPN;2N3904作为基因的中段,表示上述NPN三极管/Q-NPN的产品型号;因为NPN三极管/Q-NPN有三个端口,其尾段的6、8和7表示NPN三极管/Q-NPN的三个端口(即NPN三极管/Q-NPN的集电极、基极和发射极)在演化子电路内的连接点。
第九个基因单体的编码为:2-1000000-81,其中,2作为基因的首段,表示其为一个电容/C;5作为基因的中段,表示上述电容/C的电容值为1000000pF;因为电容/C有两个端口,其尾段的5和1表示电容/C的两个端口在演化子电路内的连接点。
第十个基因单体的编码为:3-0.4-71,其中,3作为基因的首段,表示其为一个直流源/V;0.4作为基因的中段,表示上述直流源/V的电压值为0.4V;因为直流源/V有两个端口,其尾段的7和1表示直流源/V的两个端口在演化子电路内的连接点。
将上述10个基因单体组成的染色体通过SPICE仿真软件生成网表文件,染色体解码电路的SPICE语句如图2b所示。
通过将每个候选电路转换成等效电路的仿真软件网表文件的方式,使用电路仿真软件(例如,NGspice等)模拟其行为,记录电路输出的波形数据;
利用适应度函数对每个候选电路进行适应度评估,其中适应度评估方法包括:
在电路仿真软件中以1nA的步进电流对每个候选电路进行输入激励,并将所记录的模拟膜电压时间序列VC(ti),电路仿真数据以0.1ms的分辨率记录100ms,并将这1000个时间点中的每一个模拟膜电压时间序列VC(ti)与相应的目标时间序列VN(ti)进行比较,然后将适应度定义为每个时间点的绝对差之和的倒数,如下式所示:
为了减少仅因电压偏移或缩放引起的拟合误差,将比较中涉及的两个膜电压时间序列均标准化为0-1范围。
其中,目标时间序列VN(ti)为电生理测试数据或者数学模型的数值计算数据获得的模拟膜电压时间序列。
经过上述评估后,按照适应度由高到低排序选择出前N/2组染色体,并将该N/2组候选电路保存为当代最佳染色体组;
判断当代最佳染色体组中适应度最高的单个染色体的适应度是否达到期望值或演化代数是否达到预设值,若是,则演化结束,若否,则将当代最佳染色体组进行变异操作,其中,适应度期望值可随演示需要进行调节,如设置适应度期望值为80%,即当代最佳染色体组中适应度最高的单个染色体输出的波形数据与电生理测试数据或者数学模型的数值计算数据获得的波形数据拟合程度大于80%,演化即结束;演化代数的预设值也可随演示需要进行调节,如设置演化代数为100代,即演化100代后还未到达适应度期望值,则演化结束,具体的流程图如图3所示。
其中变异操作包括:
在当代最佳染色体组中的候选电路内随机选择一个电子器件,并将不同的突变应用于该电子元器件,其中,突变包括参数更改、类型更改、不同类型电子元器件的并行添加、不同类型电子元器件的串行添加、电子元器件删除、接地设置、替换以及添加电子元器件,具体的操作如下:
参数更改:电子元器件的参数值被分配为新的随机选择的值;
类型更改:电子元器件类型随机交换为另一种;
不同类型电子元器件的并行添加:以并行配置将新电子元器件(具有不同类型)添加到该器件,新电子元器件的类型和参数值也是随机选择的;
不同类型电子元器件的串行添加:以串行配置将新电子元器件(具有不同类型)添加到该器件,新电子元器件的类型和参数值也是随机选择的;
器件删除:将电子元器件从电路中删除;
接地设置:电子元器件已接地;
替换:用新电子元器件(可能是相同类型)替换电子元器件;
添加器件:新电子元器件桥接在两条随机选择的导线(不相同的导线)之间。
将变异后的当代最佳染色体组和当代最佳染色体组重新放入演化子电路中,进行下一次迭代。
最后应说明的是:以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明权利要求保护的范围之内。
Claims (3)
1.一种神经元电路演化设计方法,其特征在于:
建立神经元细胞膜离子通道模拟电路,所述电路包括一个电流源、一个电容Cm、一个电阻RL以及一个演示子电路,所述电流源与所述电容Cm连接,所述电流源的一端接地,所述电容Cm的一端与所述电阻RL的一端连接,所述电容Cm的另一端与所述电阻RL的另一端连接,所述电容Cm的两端连接所述演示子电路,所述电容Cm与所述演示子电路的两个连接点分别使用0和1来表示,所述电流源用以对所述电容Cm充电,所述电容Cm用以表示神经元细胞膜的等效电容,所述电阻RL用以表示细胞膜上泄漏电流离子通道的等效电阻,所述演示子电路用以模拟神经元细胞膜离子通道的等效电路;
模拟神经元细胞膜离子通道等效电路的方法包括:
根据演化硬件对电子元器件进行染色体编码,所述染色体编码包括:将电子元器件的类型作为基因的首段;
将该电子元器件的参数作为基因的中段;
将该电子元器件的端口数量连接端作为基因的尾段;
其中,首段、中段和尾段构成一个完整的基因单体,多个基因单体相连构成一个染色体,不同数量的基因单体,组成不同长度的染色体,生成N组候选电路,其中候选电路即为染色体;
其中,基因的首段即电子元器件的类型都与一个唯一的数字标识符关联,电子元器件分别根据表1中的器件参数随机生成一个基因单体;
表1:
解码染色体,将解码后的每组染色体放入演化子电路中,生成神经元离子通道等效电路的网表文件;
利用电路仿真软件对网表文件进行模拟,并输出波形数据;
利用适应度函数对每个染色体进行适应度评估,按照适应度由高到低排序选择出N/2组染色体,并将该N/2组染色体保存为当代最佳染色体组;
判断当代最佳染色体组中适应度最高的单个染色体的适应度是否达到期望值或演化代数是否达到预设值,若是,则演化结束,若否,则将当代最佳染色体组进行变异操作;
将变异后的当代最佳染色体组和当代最佳染色体组重新放入演化子电路中,进行下一次迭代。
3.根据权利要求2所述的神经元电路演化设计方法,其特征在于:
其中,变异操作包括:
在当代最佳染色体组中的候选电路内随机选择一个电子器件,并将不同的突变应用于该电子元器件,其中,突变包括参数更改、类型更改、不同类型电子元器件的并行添加、不同类型电子元器件的串行添加、电子元器件删除、接地设置、替换以及添加电子元器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011072974.2A CN112182974B (zh) | 2020-10-09 | 2020-10-09 | 一种神经元电路演化设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011072974.2A CN112182974B (zh) | 2020-10-09 | 2020-10-09 | 一种神经元电路演化设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112182974A CN112182974A (zh) | 2021-01-05 |
CN112182974B true CN112182974B (zh) | 2022-04-26 |
Family
ID=73947871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011072974.2A Active CN112182974B (zh) | 2020-10-09 | 2020-10-09 | 一种神经元电路演化设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112182974B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254225A (zh) * | 2011-06-03 | 2011-11-23 | 中国科学院西安光学精密机械研究所 | 基于趋向型紧凑遗传算法的演化硬件实现方法 |
CN104466976A (zh) * | 2014-11-04 | 2015-03-25 | 中国南方电网有限责任公司超高压输电公司南宁局 | 基于遗传算法的串联电容补偿装置不平衡电流优化方法 |
CN104636985A (zh) * | 2013-11-08 | 2015-05-20 | 国家电网公司 | 一种改进bp神经网络的输电线路无线电干扰预测方法 |
CN106194582A (zh) * | 2016-09-19 | 2016-12-07 | 华能新能源股份有限公司辽宁分公司 | 基于风速测量与估计的风电系统mppt控制装置及方法 |
CN108764474A (zh) * | 2018-05-25 | 2018-11-06 | 中国传媒大学 | 一种神经元参数拟合方法 |
CN210627259U (zh) * | 2019-07-08 | 2020-05-26 | 中国人民解放军陆军工程大学 | 实现液体状态机的脉冲神经网络数模混合电路系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0106459D0 (en) * | 2001-03-15 | 2001-05-02 | Marconi Comm Ltd | Hardware design using evolutionary algorithms |
TWI272779B (en) * | 2002-10-25 | 2007-02-01 | Univ Tamkang | Genetic algorithm convergence accelerating apparatus, system, and method thereof |
JP2007504576A (ja) * | 2003-01-17 | 2007-03-01 | アヤラ,フランシスコ,ジェイ | 人工知能を開発するためのシステム及び方法 |
US9798751B2 (en) * | 2013-10-16 | 2017-10-24 | University Of Tennessee Research Foundation | Method and apparatus for constructing a neuroscience-inspired artificial neural network |
CN109255163A (zh) * | 2018-08-23 | 2019-01-22 | 佛山市顺德区中山大学研究院 | 基于追踪编码和遗传算法的电路结构优化方法 |
CN109543247B (zh) * | 2018-11-01 | 2023-01-20 | 广州大学 | 基于nsga-ⅱ的模拟集成电路参数优化设计方法及装置 |
-
2020
- 2020-10-09 CN CN202011072974.2A patent/CN112182974B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102254225A (zh) * | 2011-06-03 | 2011-11-23 | 中国科学院西安光学精密机械研究所 | 基于趋向型紧凑遗传算法的演化硬件实现方法 |
CN104636985A (zh) * | 2013-11-08 | 2015-05-20 | 国家电网公司 | 一种改进bp神经网络的输电线路无线电干扰预测方法 |
CN104466976A (zh) * | 2014-11-04 | 2015-03-25 | 中国南方电网有限责任公司超高压输电公司南宁局 | 基于遗传算法的串联电容补偿装置不平衡电流优化方法 |
CN106194582A (zh) * | 2016-09-19 | 2016-12-07 | 华能新能源股份有限公司辽宁分公司 | 基于风速测量与估计的风电系统mppt控制装置及方法 |
CN108764474A (zh) * | 2018-05-25 | 2018-11-06 | 中国传媒大学 | 一种神经元参数拟合方法 |
CN210627259U (zh) * | 2019-07-08 | 2020-05-26 | 中国人民解放军陆军工程大学 | 实现液体状态机的脉冲神经网络数模混合电路系统 |
Non-Patent Citations (2)
Title |
---|
Quantification of degeneracy in Hodgkin-Huxley neurons on Newman-Watts small world network;menghua man et al;《Journal of Theoretical Biology》;20160831;第402卷;第63-74页 * |
三维神经元几何形态重构及其电模式研究;李志强;《中国优秀硕士学位论文全文数据库电子期刊 信息科技辑》;20150615;第2015年卷(第6期);第I135-79页 * |
Also Published As
Publication number | Publication date |
---|---|
CN112182974A (zh) | 2021-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Mattiussi et al. | Analog genetic encoding for the evolution of circuits and networks | |
Brun et al. | Steady-state probabilities for attractors in probabilistic Boolean networks | |
Knowles | ParEGO: A hybrid algorithm with on-line landscape approximation for expensive multiobjective optimization problems | |
Xu et al. | Improving teaching–learning-based-optimization algorithm by a distance-fitness learning strategy | |
Castejón et al. | Automatic design of analog electronic circuits using grammatical evolution | |
CN113377964B (zh) | 知识图谱链接预测方法、装置、设备及存储介质 | |
CN112487193B (zh) | 一种基于自编码器的零样本图片分类方法 | |
US11851704B2 (en) | Deepsimulator method and system for mimicking nanopore sequencing | |
Harte et al. | DynaMETE: a hybrid MaxEnt‐plus‐mechanism theory of dynamic macroecology | |
JP7381814B2 (ja) | マルチタスク向けの予めトレーニング言語モデルの自動圧縮方法及びプラットフォーム | |
CN112182974B (zh) | 一种神经元电路演化设计方法 | |
Gero et al. | Improving Pareto optimal designs using genetic algorithms | |
CN116134521A (zh) | 用于更新模拟交叉型阵列的稀疏可修改比特长度确定性stic脉冲生成 | |
CN113535945B (zh) | 文本类别的识别方法、装置、设备及计算机可读存储介质 | |
Emmert-Streib | Limitations of gene duplication models: Evolution of modules in protein interaction networks | |
Costa et al. | A methodology to evaluate the evolution of networks using topological data analysis | |
CN108959757B (zh) | 一种线性分组排序方法及装置 | |
CN116431807B (zh) | 一种文本分类方法、装置、存储介质及电子装置 | |
CN113159299B (zh) | 一种基于极值优化的分数阶深度bp神经网络优化方法 | |
XING et al. | HANDLING HIGHLY CORRELATED GENES OF SINGLE-CELL RNA SEQUENCING DATA IN PREDICTION MODELS | |
Konduru | Signal integrity analysis of interconnect systems using neural networks | |
Amini et al. | On the applicability of diploid genetic algorithms in vertex cover problem | |
Ryose et al. | Automated Synthesis of Simple Nonlinear Analog Circuits by Means of Genetic Algorithm | |
SU746595A1 (ru) | Устройство дл моделировани биологических систем | |
CN117875410A (zh) | 面向偏微分方程求解的神经网络模型自动设计方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |