CN112152615A - 一种频率源电路及输出功率调节方法 - Google Patents
一种频率源电路及输出功率调节方法 Download PDFInfo
- Publication number
- CN112152615A CN112152615A CN202011188128.7A CN202011188128A CN112152615A CN 112152615 A CN112152615 A CN 112152615A CN 202011188128 A CN202011188128 A CN 202011188128A CN 112152615 A CN112152615 A CN 112152615A
- Authority
- CN
- China
- Prior art keywords
- electrically connected
- capacitor
- frequency source
- frequency
- source circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 69
- 101100457838 Caenorhabditis elegans mod-1 gene Proteins 0.000 claims description 3
- 101150110972 ME1 gene Proteins 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 7
- 230000002452 interceptive effect Effects 0.000 description 5
- 238000006880 cross-coupling reaction Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种频率源电路及输出功率调节方法，所述频率源电路包括：ADF4351芯片，所述ADF4351芯片的VVCO管脚与电源模块电连接，所述ADF4351芯片的RFOUTA+和RFOUTA_引脚分别与调谐模块电连接，所述调谐模块与第一频率源和第二频率源电连接；所述调谐模块包括：RC调谐电路，所述RC调谐电路包括：第一电阻、第一电容和第四电容，所述第一电阻的第一端与所述RFOUTA+引脚电连接，所述第一电阻的第二端与所述第一电容的第一端电连接，所述第一电容的第二端与接地端电连接，所述第四电容的第一端与所述第一电容的第二端电连接，所述第四电容的第二端与所述频率源电连接。
Description
技术领域
本发明属于信号处理技术领域，尤其是涉及一种频率源电路及输出功率调节方法。
背景技术
卫星通信系统包含接收和通信部分，下变频器主要功能是将射频信号下变频至中频信号，以实现中频信号的解调；上变频器则完成中频信号的上变频，用于信号发射。为实现信号的变频，不可缺少的，需要具备频率源单元作为本振信号。
对于卫星系统通信设备来说，增益、噪声系数、相位噪声、频率稳定度等指标，会对卫星通信系统性能产生重要影响。信号容量增大，无线频谱的利用率提高，对变频器线性度、抗干扰能力、适应性等方面的性能和指标提出了越来越苛刻的要求
在卫星通信系统中，目前需要越来越小型化的设备要求，以适应各种要求。而目前的频率源电路需要各种电子器件的组合，不能适应现在卫星通信系统的要求。而采用芯片集成式的频率源，则会出现功率不足的情况
发明内容
有鉴于此，本发明旨在提出一种频率源电路及输出功率调节方法，以解决现有技术中卫星通信系统中频率源在小型化过程中产生的功率不足的问题。
为达到上述目的，本发明的技术方案是这样实现的：
一方面，提供了一种频率源电路，所述频率源电路包括：ADF4351芯片，
所述ADF4351芯片的VVCO管脚与电源模块电连接，
所述ADF4351芯片的RFOUTA+和RFOUTA_引脚分别与调谐模块电连接，所述调谐模块与第一频率源和第二频率源电连接；
所述调谐模块包括：RC调谐电路，所述RC调谐电路包括：第一电阻、第一电容和第四电容，所述第一电阻的第一端与所述RFOUTA+引脚电连接，所述第一电阻的第二端与所述第一电容的第一端电连接，所述第一电容的第二端与接地端电连接，所述第四电容的第一端与所述第一电容的第二端电连接，所述第四电容的第二端与所述频率源电连接。
进一步的，所述调谐模块，还包括：
第二电容和第三电容，所述第二电容的第一端与所述第一电容的第一端电连接，所述第二电容的第二端与所述第一电容的第二端电连接，所述第三电容的第一端与所述第一电容的第一端电连接，所述第三电容的第二端与所述第一电容的第二端电连接。
进一步的，所述第一频率源和第二频率源分别与接地端电连接。
进一步的，所述调谐模块还包括：电压输出端，所述电压输出端与所述第一电容的第一端电连接。
进一步的，所述ADF4351芯片包括两个VVCO管脚，所述VVCO管脚分别与电源模块电连接。
更进一步的，所述电源模块还包括：第六电容，所述第六电容与所述第五电容并联连接。
另一方面，还提供了一种基于上述提供的任一所述的频率源电路的输出功率调节方法，包括：
对ADF4351频率合成器按照如下方式进行编程：
RFOUT＝[INT+(FRAC/MOD)]×(fPFD/RF Divider)
fPFD＝REFIN×[(1+D)/(R×(1+T))]
其中：
RFOUT是RF频率输出；
INT是整数分频系数；
FRAC是小数分频的分子(0至MOD-1)。
MOD是预设的小数模数(2至4095)。
RF Divider是细分VCO频率的输出分频器。
REFIN是参考频率输入；
D是RF REFIN倍频器位(0或1)；
R是RF参考分频系数(1至1023)；
T是参考2分频位(0或1)。
相对于现有技术，本发明所述的频率源电路及输出功率调节方法具有以下优势：本发明所述的频率源电路，通过ADF4351芯片的VVCO管脚与电源模块电连接，并将ADF4351芯片的RFOUTA+和RFOUTA-引脚分别与调谐模块电连接。充分利用ADF4351芯片中分离式的PLL芯片与VCO芯片，两个芯片之间的物理隔离降低了PLL与VCO之间的交叉耦合，从而降低了干扰杂散信号的功率。同时还可通过调谐模块对ADF4351芯片输出频率源的功率进行调谐，能够在实现小型化的同时，实现对功率源的功率进行大范围调节的目的
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述的频率源电路的电路结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
下面将参考附图并结合实施例来详细说明本发明。
图1为本发明实施例所述的频率源电路的电路结构示意图，参见图1，所述频率源电路，包括：所述频率源电路包括：ADF4351芯片，所述ADF4351芯片的VVCO管脚与电源模块电连接，所述ADF4351芯片的RFOUTA+和RFOUTA-引脚分别与调谐模块电连接，所述调谐模块与第一频率源和第二频率源电连接；所述调谐模块包括：RC调谐电路，所述RC调谐电路包括：第一电阻、第一电容和第四电容，所述第一电阻的第一端与所述RFOUTA+引脚电连接，所述第一电阻的第二端与所述第一电容的第一端电连接，所述第一电容的第二端与接地端电连接，所述第四电容的第一端与所述第一电容的第二端电连接，所述第四电容的第二端与所述频率源电连接。
就常规频率源的设计方式来看，通过频率合成的方式实现频率的输出，锁相环是一个相位负反馈控制系统，主要包括PLL芯片、环路滤波器、VCO、滤波器、放大器几部分组成。
频率源采用锁相环的形式合成，PLL将压控振荡器(VCO)输出频率分频，将其与一个参考信号进行比较，然后微调VCO控制电压以微调其输出频率。VCO产生实际输出信号；PLL监控输出信号并调谐VCO，以将其相对一个已知参考信号锁定。
鉴相器(PD)是一个相位比较装置，用来检测输入信号相位与反馈信号相位之间的相位差。
环路滤波器(LF)具有低通特性，它对环路参数调整起着决定性的作用。
压控振荡器(VCO)是一个电压-频率变换装置，在环路中作为被控振荡器，它的振荡器应随输入控制电压线性地变化。
PLL的基本工作原理是：假设环路原己锁定，若改变分频比N，则f0/N≠fr，PD把输入信号相位与VCO输出经过除N分频器的信号相位进行比较，输出一个正比于两个输入信号相位差的电压加到环路滤波器上，抑制噪声和高频分量后，再加到VCO上，控制VCO输出频率的变化，使输入信号与VCO信号之间的相位差逐渐减小，最后达到动态锁定，此时频率合成器输出一个新的稳定频率f0。
频率稳定度取决于本地振荡器的稳定度，定义为规定时间内的频率漂移值与标称振荡频率的比值。
相位噪声是对本振信号的随机相位的不稳定性的度量，通常用不同偏移频率处的单边带相位噪声密度与载波功率率之比来描述，单位为dBc/Hz。在高性能、宽动态范围的变频器中通常要求很高的相位噪声指标，这是从强干扰信号中提取弱有用信号的关键。
对于锁相本振源，通常将环路带宽以内的称为带内噪声，锁相环路带宽以外的称为远端噪声。环路带宽内，对相位噪声起主要作用的是晶体振荡器和分频器、鉴相器等，环路带宽外，以压控振荡器为主。
常规的芯片+VCO，优点在于两个芯片之间的物理隔离降低了PLL与VCO之间的交叉耦合，从而降低了干扰杂散信号的功率；其相位噪声/杂散指标更加优异，但外围电路更加复杂，环路滤波器的设计增加了电路板的面积。但其板上面积约为35mm*35mm以内，对于部分VCO，甚至需要有源滤波器用作环路滤波，单元的功耗与成本过大，且外围电路面积也不适用于小型化接收模块的要求。
因此，在本实施例中，所述芯片可选用ADF435芯片，所述ADF435芯片具有如下优点：低功耗集成式PLL/VCO，可以输出51MHz至6600MHz。其电路板可以更小，成本可以更低，额外工作可以大幅减少。由于板卡体积小、电路密度高，强化了降低内部交调产物、电磁兼容屏蔽和降低功耗的功能。适用于频率源电路。
VCO主要作用是产生本振的震荡频率。对于锁相环VCO，主要考虑以下几个因素：输出频率范围、相位噪声、调谐电压范围、电压调谐灵敏度、输出功率、二次谐波抑制能力即平坦度等。分离式的PLL芯片与VCO芯片，两个芯片之间的物理隔离降低了PLL与VCO之间的交叉耦合，从而降低了干扰杂散信号的功率，而ADF435芯片拥有不逊于分离VCO的相噪水平。能够进一步提升频率源电路的功率的稳定性和准确性。
虽然ADF435芯片具有较低的相噪水平，且输出频率在一个较宽的范围内。但在某些应用场合下，其输出频率仍然不能满足要求。因此，在本实施例中，所述频率源电路还包括：调谐模块，所述调谐模块分别与ADF4351芯片的RFOUTA+和RFOUTA-引脚电连接。
所述调谐模块包括：RC调谐电路，所述RC调谐电路包括：第一电阻、第一电容和第四电容，所述第一电阻的第一端与所述RFOUTA+引脚电连接，所述第一电阻的第二端与所述第一电容的第一端电连接，所述第一电容的第二端与接地端电连接，所述第四电容的第一端与所述第一电容的第二端电连接，所述第四电容的第二端与所述频率源电连接。
利用上述调谐电路可以将所述RFOUTA+和RFOUTA-引脚输出的一定频率进行调谐，以生成满足各种要求的频率源。
可选的，RFOUTA+与RFOUTA-引脚可以与不同的调谐电路电连接，在该种情况下，上述两个调谐电路的R值和C值应选取一致。
相应的，也可选取同样的调谐电路，其分别与所述RFOUTA+和RFOUTA-引脚电连接，以避免由于不同调谐电路中同一型号的电阻和电容由于生产问题导致的微小差异导致对应输出的频率源不一致。
可选的，在本实施例中，所述调谐模块，还包括：第二电容和第三电容，所述第二电容的第一端与所述第一电容的第一端电连接，所述第二电容的第二端与所述第一电容的第二端电连接，所述第三电容的第一端与所述第一电容的第一端电连接，所述第三电容的第二端与所述第一电容的第二端电连接。
通过增设第二电容和第三电容，可以提供更宽范围的频率源。可选的，所述调谐模块还包括：电压输出端，所述电压输出端与所述第一电容的第一端电连接。通过增加电压输出端，可以灵活对所述第一电容、第二电容和第三电容的电容值进行灵活调整，以在实现更大范围内的批频率调整范围的同时，不降低相应的调整精度。
可选的，所述第一频率源和第二频率源分别与接地端电连接，以降低干扰。
相应的，所述电源模块，包括：AVDD电源、第五电容和接地端，所述AVDD电源与所述VVCO管脚电连接，所述AVDD电源与所述第五电容第一端电连接，所述接地端与所述第五电容的第二端电连接。通过设置电容可以使得VVCO管脚接收到的电压更为稳定。进一步的，所述电源模块还包括：第六电容，所述第六电容与所述第五电容并联连接。
此外，由于述ADF4351芯片包括两个VVCO管脚，所述VVCO管脚分别与电源模块电连接。通过复用同一电源模块，使得两个VVCO管脚所接收到的电源频率保持一致。
本发明所述的频率源电路，通过ADF4351芯片的VVCO管脚与电源模块电连接，并将ADF4351芯片的RFOUTA+和RFOUTA-引脚分别与调谐模块电连接。充分利用ADF4351芯片中分离式的PLL芯片与VCO芯片，两个芯片之间的物理隔离降低了PLL与VCO之间的交叉耦合，从而降低了干扰杂散信号的功率。同时还可通过调谐模块对ADF4351芯片输出频率源的功率进行调谐，能够在实现小型化的同时，实现对功率源的功率进行大范围调节的目的
相应的，本发明实施例还提供了一种基于上述频率源电路的输出功率调节方法，包括：
对ADF4351频率合成器按照如下方式进行编程：
RFOUT＝[INT+(FRAC/MOD)]×(fPFD/RF Divider)
fPFD＝REFIN×[(1+D)/(R×(1+T))]
其中：
RFOUT是RF频率输出；
INT是整数分频系数；
FRAC是小数分频的分子(0至MOD_1)。
MOD是预设的小数模数(2至4095)。
RF Divider是细分VCO频率的输出分频器。
REFIN是参考频率输入；
D是RF REFIN倍频器位(0或1)；
R是RF参考分频系数(1至1023)；
T是参考2分频位(0或1)。
ADF4351的RFOUTA+和RFOUTA_引脚连到由VCO的缓冲输出驱动的NPN差分对的集电极，为了优化功耗与输出功率之间的关系，用户可以通过寄存器4(R4)中的位[DB4:DB3]设置该差分对的尾电流。可以设置四种电流水平。使用50欧姆电阻与AVDD相连并交流耦合至50欧姆负载时，这些电流水平分别提供_4dBm、_1dBm、+2dBm和+5dBm的输出功率水平。
示例性的，以实现3300MHz RF频率输出(RFOUT)为例，参考频率输入(REFIN)为10MHz，并且RF输出要求200kHz通道分辨率(fRESOUT)。
由于ADF4351VCO工作在2.2GHz至4.4GHz频率范围内。因此，本设计可直接选用VCO频率，当所需要的输出频率在2.2GHz以下，应使用RF分频(RFOUT＝VCO频率/RF分频器)。
RF分频器的输出要求200kHz通道分辨率(fRESOUT)。因此，本设计可直接选用200kHz，当所需要的输出频率在2.2GHz以下，VCO输出的通道分辨率(f RES)需为f RESOUT的N倍。
MOD＝REFIN/fRES
MOD＝10MHz/200kHz＝50
根据公式带入：
fPFD＝[10MHz×(1+0)/1]＝10MHz
3300MHz＝10MHz×[(INT+(FRAC/50))/2]
即可得出寄存器的配置。
利用上述方式，可以针对所要实现的频率源对所述ADF4351芯片进行编程配置，实现小型化输出较宽范围且精确的频率源输出的目的。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种频率源电路，其特征在于，所述频率源电路包括：ADF4351芯片，
所述ADF4351芯片的VVCO管脚与电源模块电连接，
所述ADF4351芯片的RFOUTA+和RFOUTA-引脚分别与调谐模块电连接，所述调谐模块与第一频率源和第二频率源电连接；
所述调谐模块包括：RC调谐电路，所述RC调谐电路包括：第一电阻、第一电容和第四电容，所述第一电阻的第一端与所述RFOUTA+引脚电连接，所述第一电阻的第二端与所述第一电容的第一端电连接，所述第一电容的第二端与接地端电连接，所述第四电容的第一端与所述第一电容的第二端电连接，所述第四电容的第二端与所述频率源电连接。
2.根据权利要求1所述的频率源电路，其特征在于，所述调谐模块，还包括：
第二电容和第三电容，所述第二电容的第一端与所述第一电容的第一端电连接，所述第二电容的第二端与所述第一电容的第二端电连接，所述第三电容的第一端与所述第一电容的第一端电连接，所述第三电容的第二端与所述第一电容的第二端电连接。
3.根据权利要求2所述的频率源电路，其特征在于，所述第一频率源和第二频率源分别与接地端电连接。
4.根据权利要求2所述的频率源电路，其特征在于，所述调谐模块还包括：电压输出端，所述电压输出端与所述第一电容的第一端电连接。
5.根据权利要求1所述的频率源电路，其特征在于，所述电源模块，包括：AVDD电源、第五电容和接地端，所述AVDD电源与所述VVCO管脚电连接，所述AVDD电源与所述第五电容第一端电连接，所述接地端与所述第五电容的第二端电连接。
6.根据权利要求5所述的频率源电路，其特征在于，所述ADF4351芯片包括两个VVCO管脚，所述VVCO管脚分别与电源模块电连接。
7.根据权利要求5所述的频率源电路，其特征在于，所述电源模块还包括：第六电容，所述第六电容与所述第五电容并联连接。
8.一种基于权利要求1-7中任一所述的频率源电路的输出功率调节方法，其特征在于，包括：
对ADF4351频率合成器按照如下方式进行编程：
RFOUT＝[INT+(FRAC/MOD)]×(fPFD/RF Divider)
fPFD＝REFIN×[(1+D)/(R×(1+T))]
其中：
RFOUT是RF频率输出；
INT是整数分频系数；
FRAC是小数分频的分子(0至MOD_1)。
MOD是预设的小数模数(2至4095)。
RF Divider是细分VCO频率的输出分频器。
REFIN是参考频率输入；
D是RF REFIN倍频器位(0或1)；
R是RF参考分频系数(1至1023)；
T是参考2分频位(0或1)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011188128.7A CN112152615A (zh) | 2020-10-30 | 2020-10-30 | 一种频率源电路及输出功率调节方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011188128.7A CN112152615A (zh) | 2020-10-30 | 2020-10-30 | 一种频率源电路及输出功率调节方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112152615A true CN112152615A (zh) | 2020-12-29 |
Family
ID=73953669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011188128.7A Pending CN112152615A (zh) | 2020-10-30 | 2020-10-30 | 一种频率源电路及输出功率调节方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112152615A (zh) |
-
2020
- 2020-10-30 CN CN202011188128.7A patent/CN112152615A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8242818B2 (en) | Phase-locked loop frequency synthesizer | |
| US8890590B1 (en) | Wideband frequency synthesizer and frequency synthesizing method thereof | |
| US5254955A (en) | Advanced phase locked loop circuit | |
| US8378751B2 (en) | Frequency synthesizer with multiple tuning loops | |
| EP0414260B1 (en) | Frequency synthesizer for implementing generator of highly pure signals and circuit devices, such as VCO, PLL and SG, used therein | |
| US7792510B2 (en) | Multi-band frequency synthesizer | |
| Yu et al. | A Single-Chip 125-MHz to 32-GHz Signal Source in 0.18-$\mu $ m SiGe BiCMOS | |
| Duvivier et al. | A fully integrated zero-IF transceiver for GSM-GPRS quad-band application | |
| JP2009518899A (ja) | ループフィルタ部品を低減するために二重経路およびデュアルバラクタを用いるタイプｉｉ位相ロックループ | |
| US8736326B1 (en) | Frequency synthesizer and frequency synthesis method thereof | |
| JP2004534454A (ja) | 低漏洩局部発振器システム | |
| US7974333B2 (en) | Semiconductor apparatus and radio circuit apparatus using the same | |
| US20020186085A1 (en) | Voltage controlled oscillation device | |
| US20060199555A1 (en) | Am/fm radio receiver and local oscillator circuit used therein | |
| CN213094180U (zh) | 一种频率源电路 | |
| KR101007210B1 (ko) | 항공 전자용 소형 고주파 주파수 합성기 | |
| CN112152615A (zh) | 一种频率源电路及输出功率调节方法 | |
| CA2287895C (en) | Improved oscillator circuit and method of forming same | |
| Zahir et al. | A 0.9–5.4 GHz wideband fast settling frequency synthesizer for 5G based consumer services | |
| US8995506B2 (en) | Transceiver with sub-sampling based frequency synthesizer | |
| CN111464181B (zh) | 一种射频信号源 | |
| CN108075771B (zh) | 一种高性能参差频率综合器及其频率计算方法 | |
| Fox | Ask the Applications Engineer—30 | |
| US7119627B2 (en) | Phase-locked loop circuit as well as a voltage-controlled oscillator as used in a phase-locked loop circuit | |
| Chen et al. | A Low Power Sub-GHz PLL with Optimized LO Distribution Circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |