CN112084138A - 一种用于可信存储的SoC安全盘控芯片架构设计方法 - Google Patents

一种用于可信存储的SoC安全盘控芯片架构设计方法 Download PDF

Info

Publication number
CN112084138A
CN112084138A CN202010847749.5A CN202010847749A CN112084138A CN 112084138 A CN112084138 A CN 112084138A CN 202010847749 A CN202010847749 A CN 202010847749A CN 112084138 A CN112084138 A CN 112084138A
Authority
CN
China
Prior art keywords
data
encryption
read
decryption
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010847749.5A
Other languages
English (en)
Inventor
张晋玮
王兴起
方景龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN202010847749.5A priority Critical patent/CN112084138A/zh
Publication of CN112084138A publication Critical patent/CN112084138A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Storage Device Security (AREA)

Abstract

本发明公开了一种用于可信存储的SoC安全盘控芯片架构设计方法，提供了一种用于可信存储的SoC安全盘控芯片架构及其读写方法。安全盘控芯片可信性不足，多采用传统的可信计算模型，从主机端提高信息存储的安全性。本发明一种用于可信存储的SoC安全盘控芯片架构，包括中央处理器、接口控制器、缓存器和可信模块。所述的可信模块包括并行式硬件加密引擎。并行式硬件加密引擎内并行设置有多个加解密单元。各个加解密单元的结构相同，对拆分后的多个数据部分分别进行加密或解密操作。本发明通过多引擎技术，使用多个加密引擎对数据进行并行加密处理，通过多通道控制技术将待加密数据进行分块，每块采用单独加密处理，从而实现带宽扩展。

Description

一种用于可信存储的SoC安全盘控芯片架构设计方法
技术领域
本发明属于硬盘数据读写技术领域，具体涉及一种用于可信存储的SoC安全盘控芯片架构及其读写方法。
背景技术
实现固态存储控制的核心部件是固态存储控制芯片，即盘控芯片。国外曾经参与研究固态存储控制芯片的厂家为数众多，包括Intel(Marvell)、Seagate(Sandforce)、J-Micron、Samsung、IDT等，但由于盘控芯片设计技术难度较大，众多技术瓶颈不能被有效突破，很多厂家逐渐放弃该领域的研究，转而采购成熟的芯片或者IP核做固态存储设备的系统集成，经过几年的淘汰，最终在消费类市场能够提供规模化量产技术的只有Intel(Marvell)、Seagate(Sandforce)、J-Micro、Samsung公司。
随着国家对芯片产业扶持力度的加大，近几年，国内也涌现出众多固态硬盘厂商，但与国外同类公司相比尚存较大差距。在参与固态硬盘盘控芯片研制的厂家中，华为海思、杭州华澜微、国科微、华芯等公司对固态硬盘盘控芯片展开了深入研究，具备了自主设计能力。忆正科技、源科创新、泰科源等企业受限于固态硬盘核心主控技术，尚不具备自主设计的PHY和Flash算法，从固态硬盘控制器和固件角度没有形成核心竞争力，只能退而求其次，利用成熟IP通过FPGA进行自主设计。
在技术探索和理论研究方面，国际上，Michael基于闪存存储介质的性能，提出了三种安全删除固态硬盘中数据的机制。Sudharsan设计了一种可编程的固态硬盘接口，针对不同应用提供自定义的固态硬盘特性。Adrian提出了一种包含存储硬件和软件的架构，将文件系统的权限检查交由硬件执行，给每一个进程提供一种私有虚拟的接口。
在国内，北京工业大学针对涉密环境下的存储安全问题，将可信计算思想及可信计算技术应用到存储领域，提出了一种涉密环境下的可信存储模型。清华大学提出可信固态硬盘，提供安全增强的存储设备接口和协议，使得用户可以对存储中的数据施以访问控制，同时满足大数据应用对数据存储的高安全和高性能要求。杭州电子科技大学提出一种全加密固态硬盘安全认证和可信启动方案，并在现有安全ASIC芯片上实现，解决目前硬盘加密方案通用性较差以及身份认证过程安全性不够的问题。国防科学技术大学设计了一种基于GSM远程销毁技术和NFC身份认证技术的安全固态硬盘，实现了远程销毁控制功能。南京理工大学对硬盘的安全访问控制技术进行研究，设计实现了一个融身份认证、数据加密和访问控制于一体的可信存储系统。
在Soc安全盘控芯片方面，目前国内还存在一些问题，主要表现在：一是盘控芯片多为国外企业主导，国内企业很少具有自主设计能力；二是安全盘控芯片可信性不足，多采用传统的可信计算模型，从主机端提高信息存储的安全性；三是安全盘控芯片缺乏可扩展性，无法实现加密算法动态可配置。
故针对现有技术的缺陷，实有必要提出一种用于可信存储的SoC安全盘控芯片架构设计方法。
发明内容
本发明针对现有技术的不足，提出了一种用于可信存储的SoC安全盘控芯片架构及其可信存储控制方法。
本发明一种用于可信存储的SoC安全盘控芯片架构，包括中央处理器和可信模块。中央处理器通过内部总线与可信模块相连接；缓存器用于数据高速缓存；所述的可信模块包括并行式硬件加密引擎。并行式硬件加密引擎内并行设置有多个加解密单元。各个加解密单元的结构相同，对拆分后的多个数据部分分别进行加密或解密操作。
所述的外部接口模块经外部读写缓存后分为两路，分别连接到并行式硬件加密引擎内各加解密单元的加密输入接口，以及加密选择器的第一输入接口；各加解密单元的加密输出接口连接到加密选择器的第二输入接口；加密选择器的输出接口经内部读写缓存连接到内部接口；内部接口连接到存储控制器，实现数据写入。
所述的内部接口经内部读写缓存后分为两路，分别连接到并行式硬件加密引擎内各加解密单元的解密输入接口，以及解密选择器的第一输入接口；各加解密单元的解密输出接口连接到解密选择器的第二输入接口；解密选择器的输出接口经外部读写缓存连接到外部接口，实现数据读取。
作为优选，本发明一种用于可信存储的SoC安全盘控芯片架构还包括直接访问通道。所述的直接访问通道通过内部总线连接到中央处理器；直接访问通道用于外部数据与缓存间数据的直接存取。
作为优选，本发明一种用于可信存储的SoC安全盘控芯片架构还包括存储控制器。所述的存储控制器通过内部总线连接到中央处理器；存储控制器通过多个闪存控制器与多个Flash存储器连接。
作为优选，所述的可信模块还包括片上集成认证引擎和非易失储存器。所述的非易失储存器用于存储合法用户的认证信息。所述的片上集成认证引擎用于进行用户信息的认证。
作为优选，所述的外部读写缓存由容量相同的第一缓存和第二缓存组成。内部读写缓存由容量相同的第三缓存和第四缓存组成。当进行数据传输时，第一缓存和第三缓存分别用于外部、内部的接收数据；第二缓存、第四缓存用于进行数据加密。
作为优选，所述的并行式硬件加密引擎中还设置有外部扩展接口；外部扩展接口采用PCIe接口。
该用于可信存储的SoC安全盘控芯片架构的可信存储控制方法，包括数据写入方法和数据读取方法。
数据写入方法具体步骤如下：
步骤一、当外部向硬盘存储空间写入数据时，向中央处理器发送访问请求；中央处理器根据可信模块中的非易失存储器中存储的认证信息，通过片上集成认证引擎验证访问的合法性；若访问合法，则执行步骤；否则，拒绝访问。
步骤二、通过直接访问通道将外部写入的数据存储到外部读写缓存中。
步骤三、若写入的数据不需要加密，则将数据直接存储到外部读写缓存中；
若写入的数据需要加密，则利用可信模块中的硬件集成加密引擎，对输入的数据进行切分，并使用各个加解密单元对切分后的各个数据部分进行加密；之后，将加密结果重新拼接存储到内部读写缓存；
步骤四、将内部读写缓存中的数据写入硬盘内部的Flash空间。
数据读取方法具体步骤如下：
步骤一、当需要读取硬盘存储空间中的数据时，向中央处理器发送访问请求；中央处理器根据可信模块中的非易失存储器中存储的认证信息，通过片上集成认证引擎验证访问的合法性；若访问合法，则执行步骤；否则，拒绝访问。
步骤二、将需要读取的数据存储到内部读写缓存中。
步骤三、若读取的数据未经过加密，则将数据直接存储到外部读写缓存中；
若读取的数据经过加密，则可信模块中的硬件集成加密引擎，对需要读取的数据进行切分，并使用各个加解密单元对切分后的各个数据部分进行解密；之后，将解密结果重新拼接存储到外部读写缓存；
步骤四、外部读写缓存中的数据输出到外部接口。
本发明的有益效果：
1、本发明通过多引擎技术，使用多个加密引擎对数据进行并行加密处理，通过多通道控制技术将待加密数据进行分块，每块采用单独加密引擎进行处理，从而实现带宽扩展，从而在保证数据安全的同时，有效保证数据读写速度。
2、本发明通过优选电路，结合用户对加密算法的不同需求，可以通过软件实现对加密算法的动态配置，同时提供一个可扩展接口，实现用户自定义加密算法的可扩展。
附图说明
图1为本发明中盘控芯片的架构原理示意图；
图2为本发明中并行式硬件加密引擎的架构示意图；
图3为本发明中并行式硬件加密引擎的工作过程示意图；
图4为本发明中数据写入方法的流程图。
具体实施方式
以下将结合附图对本发明提供的技术方案作进一步说明。
如图1所示，一种用于可信存储的SoC安全盘控芯片架构，包括中央处理器1(CPU)、存储控制器2、接口控制器3、缓存器4(SRAM)、直接访问通道5(DMA)和可信模块6。中央处理器1通过内部总线与存储控制器2、接口控制器3、可信模块6、直接访问通道5和缓存器4相连接；缓存器4(SRAM)用于数据高速缓存；直接访问通道5(DMA)用于外部数据与缓存(Buffer)间数据的直接存取。存储控制器2通过多个闪存控制器与多个Flash存储器连接，进行硬盘数据的读写。
可信模块6包括并行式硬件加密引擎6-1、片上集成认证引擎6-2和非易失储存器6-3。可信模块6根据中央处理器1的控制指令实现可信存储，其用于在用户访问Flash中数据时用户身份的认证和数据加解密。非易失储存器6-3用于存储合法用户的认证信息。片上集成认证引擎6-2用于进行用户信息的认证。
如图2和3所示，并行式硬件加密引擎6-1内并行设置有多个加解密单元。各个加解密单元的结构相同，用于对拆分后的数据的各个部分进行加解密操作。各加解密单元在向Flash写入数据时通过加密算法进行数据加密，以及在从Flash读出数据时的数据解密操作。这种并行的加解密操作，能够有效提高数据存储效率。在数据存储过程中，加解密单元可以根据用户的不同需求对采取的加密算法进行动态配置，配置模块采用软硬件结合实现。内置的加解密算法支持通用的加密算法，如SM4，也支持新增加密算法。
外部接口模块经缓冲器、外部读写缓存7后分为两路，分别连接到并行式硬件加密引擎6-1内各加解密单元的加密输入接口，以及加密选择器的第一输入接口；各加解密单元的加密输出接口连接到加密选择器的第二输入接口；加密选择器的输出接口经内部读写缓存8连接到内部接口；内部接口连接到存储控制器2，实现数据写入。
内部接口经内部读写缓存8后分为两路，分别连接到并行式硬件加密引擎6-1内各加解密单元的解密输入接口，以及解密选择器的第一输入接口；各加解密单元的解密输出接口连接到解密选择器的第二输入接口；解密选择器的输出接口经外部读写缓存7连接到外部接口，实现数据读取。
外部读写缓存7由容量相同的第一缓存FIFO0和第二缓存FIFO1组成。内部读写缓存8由容量相同的第三缓存FIFO2和第四缓存FIFO3组成。当进行数据传输时，第一缓存FIFO0和第三缓存FIFO2分别用于外部、内部的接收数据；第二缓存FIFO1、第四缓存FIFO3用于进行数据加密；这种输入侧、输出侧均双缓存的设计能够有效避免只有单个缓存的数据等待时间。
并行式硬件加密引擎6-1中还设置有外部扩展接口9；外部扩展接口9采用PCIe接口；利用外部扩展接口9能够外接内置了加密算法的芯片，实现用户自定义加密算法的高速接入。
并行式硬件加密引擎6-1内部的数据传输采用面向高性能、高带宽、低延迟的AXI片内总线，满足多引擎加密算法的超高性能和复杂的多处理器SoC设计的需求，采用流水线技术和轮函数合并技术，在同一个时间周期内同时处理多组数据和多轮运算，提高单个引擎的加密算法处理速度；采用PING-PONG的双缓存技术，在数据加解密的同时，接口模块端和DRAM端的数据收发能够同步进行，不影响固态硬盘存储的数据流速度。
该用于可信存储的SoC安全盘控芯片架构的可信存储控制方法，包括数据写入方法和数据读取方法。
如图4所示，数据写入方法具体步骤如下：
步骤1：当外部向硬盘存储空间写入数据时，向中央处理器1发送访问请求；中央处理器1根据可信模块6中的非易失存储器中存储的认证信息，通过片上集成认证引擎6-2验证访问的合法性；若访问合法，则执行步骤2；否则，拒绝访问。
步骤2：通过直接访问通道5将外部写入的数据存储到外部读写缓存7中。
步骤3：若写入的数据不需要加密，则将数据直接存储到外部读写缓存7中；
若写入的数据需要加密，则利用可信模块6中的硬件集成加密引擎，对输入的数据进行切分，并使用各个加解密单元对切分后的各个数据部分进行加密；之后，将加密结果重新拼接存储到内部读写缓存8；
步骤4：内部读写缓存8中的数据通过AIX总线，由存储控制器2直接写入硬盘内部的Flash空间。
数据读取方法具体步骤如下：
步骤1：当需要读取硬盘存储空间中的数据时，向中央处理器1发送访问请求；中央处理器1根据可信模块6中的非易失存储器中存储的认证信息，通过片上集成认证引擎6-2验证访问的合法性；若访问合法，则执行步骤2；否则，拒绝访问。
步骤2：将需要读取的数据存储到内部读写缓存8中。
步骤3：若读取的数据未经过加密，则将数据直接存储到外部读写缓存7中；
若读取的数据经过加密，则可信模块6中的硬件集成加密引擎，对需要读取的数据进行切分，并使用各个加解密单元对切分后的各个数据部分进行解密；之后，将解密结果重新拼接存储到外部读写缓存7；
步骤4：外部读写缓存7中的数据输出到外部接口。

Claims (7)

1.一种用于可信存储的SoC安全盘控芯片架构，包括中央处理器和可信模块；其特征在于：中央处理器通过内部总线与可信模块相连接；缓存器用于数据高速缓存；所述的可信模块包括并行式硬件加密引擎；并行式硬件加密引擎内并行设置有多个加解密单元；各个加解密单元的结构相同，对拆分后的多个数据部分分别进行加密或解密操作；
所述的外部接口模块经外部读写缓存后分为两路，分别连接到并行式硬件加密引擎内各加解密单元的加密输入接口，以及加密选择器的第一输入接口；各加解密单元的加密输出接口连接到加密选择器的第二输入接口；加密选择器的输出接口经内部读写缓存连接到内部接口，实现数据写入；
所述的内部接口经内部读写缓存后分为两路，分别连接到并行式硬件加密引擎内各加解密单元的解密输入接口，以及解密选择器的第一输入接口；各加解密单元的解密输出接口连接到解密选择器的第二输入接口；解密选择器的输出接口经外部读写缓存连接到外部接口，实现数据读取。
2.根据权利要求1所述的一种用于可信存储的SoC安全盘控芯片架构，其特征在于：还包括直接访问通道；所述的直接访问通道通过内部总线连接到中央处理器；直接访问通道用于外部数据与缓存间数据的直接存取。
3.根据权利要求1所述的一种用于可信存储的SoC安全盘控芯片架构，其特征在于：还包括存储控制器；所述的存储控制器通过内部总线连接到中央处理器；存储控制器通过多个闪存控制器与多个Flash存储器连接。
4.根据权利要求1所述的一种用于可信存储的SoC安全盘控芯片架构，其特征在于：所述的可信模块还包括片上集成认证引擎和非易失储存器；所述的非易失储存器用于存储合法用户的认证信息；所述的片上集成认证引擎用于进行用户信息的认证。
5.根据权利要求1所述的一种用于可信存储的SoC安全盘控芯片架构，其特征在于：所述的外部读写缓存由容量相同的第一缓存和第二缓存组成；内部读写缓存由容量相同的第三缓存和第四缓存组成；当进行数据传输时，第一缓存和第三缓存分别用于外部、内部的接收数据；第二缓存、第四缓存用于进行数据加密。
6.根据权利要求1所述的一种用于可信存储的SoC安全盘控芯片架构，其特征在于：所述的并行式硬件加密引擎中还设置有外部扩展接口；外部扩展接口采用PCIe接口。
7.如权利要求1所述的一种用于可信存储的SoC安全盘控芯片架构的控制方法，其特征在于：包括数据写入方法和数据读取方法；
数据写入方法具体步骤如下：
步骤一、当外部向硬盘存储空间写入数据时，向中央处理器发送访问请求；中央处理器根据可信模块中的非易失存储器中存储的认证信息，通过片上集成认证引擎验证访问的合法性；若访问合法，则执行步骤；否则，拒绝访问；
步骤二、通过直接访问通道将外部写入的数据存储到外部读写缓存中；
步骤三、若写入的数据不需要加密，则将数据直接存储到外部读写缓存中；
若写入的数据需要加密，则利用可信模块中的硬件集成加密引擎，对输入的数据进行切分，并使用各个加解密单元对切分后的各个数据部分进行加密；之后，将加密结果重新拼接存储到内部读写缓存；
步骤四、将内部读写缓存中的数据写入硬盘内部的Flash空间；
数据读取方法具体步骤如下：
步骤一、当需要读取硬盘存储空间中的数据时，向中央处理器发送访问请求；中央处理器根据可信模块中的非易失存储器中存储的认证信息，通过片上集成认证引擎验证访问的合法性；若访问合法，则执行步骤；否则，拒绝访问；
步骤二、将需要读取的数据存储到内部读写缓存中；
步骤三、若读取的数据未经过加密，则将数据直接存储到外部读写缓存中；
若读取的数据经过加密，则可信模块中的硬件集成加密引擎，对需要读取的数据进行切分，并使用各个加解密单元对切分后的各个数据部分进行解密；之后，将解密结果重新拼接存储到外部读写缓存；
步骤四、外部读写缓存中的数据输出到外部接口。
CN202010847749.5A 2020-08-21 2020-08-21 一种用于可信存储的SoC安全盘控芯片架构设计方法 Pending CN112084138A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010847749.5A CN112084138A (zh) 2020-08-21 2020-08-21 一种用于可信存储的SoC安全盘控芯片架构设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010847749.5A CN112084138A (zh) 2020-08-21 2020-08-21 一种用于可信存储的SoC安全盘控芯片架构设计方法

Publications (1)

Publication Number Publication Date
CN112084138A true CN112084138A (zh) 2020-12-15

Family

ID=73729495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010847749.5A Pending CN112084138A (zh) 2020-08-21 2020-08-21 一种用于可信存储的SoC安全盘控芯片架构设计方法

Country Status (1)

Country Link
CN (1) CN112084138A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112597099A (zh) * 2021-01-15 2021-04-02 西安超越申泰信息科技有限公司 基于SoC芯片的SD安全模块及设计方法
CN113761560A (zh) * 2021-09-15 2021-12-07 北京中科胜芯科技有限公司 一种适用于Soc FPGA的片内总线系统安全传输装置
CN114153280A (zh) * 2021-11-18 2022-03-08 浪潮(山东)计算机科技有限公司 一种计算机主板
CN115344881A (zh) * 2022-10-19 2022-11-15 无锡沐创集成电路设计有限公司 一种硬盘加密解密装置、方法、硬盘及i/o接口
CN115859396A (zh) * 2023-03-02 2023-03-28 绿晶半导体科技(北京)有限公司 一种固态硬盘的加密读写系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130262879A1 (en) * 2012-03-29 2013-10-03 Aptos Technology Inc. Secure type storage device and information security system
CN204791027U (zh) * 2015-07-02 2015-11-18 沈阳睿隆鸿业科技有限公司 安全固态硬盘控制器
US20160094619A1 (en) * 2014-09-26 2016-03-31 Jawad B. Khan Technologies for accelerating compute intensive operations using solid state drives
CN109101829A (zh) * 2018-08-28 2018-12-28 北京计算机技术及应用研究所 基于可重构密码处理器的安全固态盘数据传输系统
CN109558340A (zh) * 2018-11-15 2019-04-02 北京计算机技术及应用研究所 一种基于可信认证的安全固态盘加密系统及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130262879A1 (en) * 2012-03-29 2013-10-03 Aptos Technology Inc. Secure type storage device and information security system
US20160094619A1 (en) * 2014-09-26 2016-03-31 Jawad B. Khan Technologies for accelerating compute intensive operations using solid state drives
CN204791027U (zh) * 2015-07-02 2015-11-18 沈阳睿隆鸿业科技有限公司 安全固态硬盘控制器
CN109101829A (zh) * 2018-08-28 2018-12-28 北京计算机技术及应用研究所 基于可重构密码处理器的安全固态盘数据传输系统
CN109558340A (zh) * 2018-11-15 2019-04-02 北京计算机技术及应用研究所 一种基于可信认证的安全固态盘加密系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
樊凌雁等: "多引擎并行CBC模式的SM4算法的芯片级实现", 《计算机研究与发展》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112597099A (zh) * 2021-01-15 2021-04-02 西安超越申泰信息科技有限公司 基于SoC芯片的SD安全模块及设计方法
CN113761560A (zh) * 2021-09-15 2021-12-07 北京中科胜芯科技有限公司 一种适用于Soc FPGA的片内总线系统安全传输装置
CN114153280A (zh) * 2021-11-18 2022-03-08 浪潮(山东)计算机科技有限公司 一种计算机主板
CN114153280B (zh) * 2021-11-18 2023-12-19 浪潮(山东)计算机科技有限公司 一种计算机主板
CN115344881A (zh) * 2022-10-19 2022-11-15 无锡沐创集成电路设计有限公司 一种硬盘加密解密装置、方法、硬盘及i/o接口
CN115859396A (zh) * 2023-03-02 2023-03-28 绿晶半导体科技(北京)有限公司 一种固态硬盘的加密读写系统

Similar Documents

Publication Publication Date Title
CN112084138A (zh) 一种用于可信存储的SoC安全盘控芯片架构设计方法
US20230110230A1 (en) Technologies for secure i/o with memory encryption engines
TWI672631B (zh) 記憶體內處理方法以及記憶體模組
US9065654B2 (en) Parallel encryption/decryption
TW201512839A (zh) 用於週邊介面控制器之嵌入式加密／安全記憶體管理單元
EP2803012B1 (en) Using storage controller bus interfaces to secure data transfer between storage devices and hosts
CN107256363B (zh) 一种由加解密模块阵列组成的高速加解密装置
CN102073808B (zh) 一种通过sata接口加密存储的方法和加密卡
CN111400732B (zh) 一种基于usb通道的加解密模块及设备
JP7222971B2 (ja) 記憶データの暗号化及び復号の機器及び方法
US8843768B2 (en) Security-enabled storage controller
CN107092835B (zh) 一种虚拟存储盘的计算机数据加密装置及方法
JP2008500638A (ja) 暗号化オペレーションをサポートする複数のレジスタを備えたデータムーバコントローラ
CN109240952B (zh) 一种高速数据加密NVMe-SATA转换器电路
US20160048455A1 (en) Memory Data Transfer Method and System
CN106991061A (zh) 一种sata硬盘密码模块及其工作方法
WO2020118583A1 (zh) 数据处理方法、电路、终端设备及存储介质
CN111699467A (zh) 安全元件、数据处理装置及数据处理方法
CN105468983B (zh) 基于sata接口的数据传输方法与装置
CN202041958U (zh) 一种支持sata接口的加密卡
US10901917B1 (en) Address scrambling for storage class memory
KR102484065B1 (ko) 스토리지 컨트롤러 및 이를 포함하는 스토리지 시스템
US20240160581A1 (en) Cache optimization mechanism
JP7453482B2 (ja) メモリ間の保護されたデータストリーミング
WO2023040821A1 (zh) 一种数据存储方法、装置、设备及可读介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201215

RJ01 Rejection of invention patent application after publication