CN112037119A - 一种基于高速缓冲存储器结构的图像处理方法及系统 - Google Patents
一种基于高速缓冲存储器结构的图像处理方法及系统 Download PDFInfo
- Publication number
- CN112037119A CN112037119A CN202010941616.4A CN202010941616A CN112037119A CN 112037119 A CN112037119 A CN 112037119A CN 202010941616 A CN202010941616 A CN 202010941616A CN 112037119 A CN112037119 A CN 112037119A
- Authority
- CN
- China
- Prior art keywords
- address
- cache
- image
- pixel
- physical cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 24
- 238000013507 mapping Methods 0.000 claims abstract description 70
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 7
- 238000013500 data storage Methods 0.000 claims description 4
- 230000009466 transformation Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/80—Analysis of captured images to determine intrinsic or extrinsic camera parameters, i.e. camera calibration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2200/00—Indexing scheme for image data processing or generation, in general
- G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明提供了一种基于高速缓冲存储器的图像处理方法，所述方法包括如下步骤：1)对获取的原始图像信息位置进行地址编码，将二维坐标转换为像素一维地址坐标；2)将一维地址坐标通过地址映射规则映射到物理缓存地址空间或主存地址空间；3)确定图像像素地址所对应物理缓存地址是否有有效空间；4)根据上述判断结果，选择不同的存储单元加载图像像素信息；5)处理单元获取操作指令，并基于处理器物理缓存命中规则，实现该点图像像素数据读写和处理。本发明所提供的图像处理方法通过获取处理指令和图像像素二进制地址编码，将该二进制地址编码映射到缓存地址空间，解决了传统的处理处理过程需要的较大主存开销，占用主存读写带宽资源的问题。
Description
技术领域
本发明属于图像处理技术领域，涉及一种基于高速缓冲存储器结构的图像处理方法。
背景技术
传统做法是，摄像头经过标定，建立处理前后像素点位置变换映射关系矩阵，在采集图像时，将畸变图像当前位置对应的像素点值填充到经过位置逆变换后的坐标位置，但由于经过变换矩阵的逆变换后，坐标位置为小数，因此在填充前需要经过双线性插值，用逆变换后像素所在位置领域四个像素点的双线性插值作为当前位置的像素值；在上述处理过程中，图像传感器采集的图像需要经过主存，然后送入物理缓存，进而被处理器调用进行如双线性插值和填充处理，上述过程需要较大的主存或缓存开销，占用主存读写带宽资源。
发明内容
本发明目的在于提供一种基于高速缓冲存储器结构的图像处理方法。
由于图像数据是一个规整的矩阵数据，因此可容易的对该图像像素位置进行地址编码(不需要基于主存地址实现主存到缓存的地址映射)，然后按照图像像素位置地址编码和缓存地址编码映射规则直接将该数据写入缓存，用于处理器调用计算。
本发明的技术解决方案是：提供一种基于高速缓冲存储器的图像处理方法，所述方法包括如下步骤：
1)获取图像传感器采集的原始图像信息；
2)对采集的原始图像像素位置进行地址编码，将原始图像二维坐标转换为像素一维地址坐标；
3)将所述图像像素一维地址坐标通过地址映射规则映射到物理缓存地址空间或主存地址空间；
4)确定当前输入图像像素地址所对应物理缓存地址是否有有效空间；
5)若所述输入图像像素点的像素地址对应的物理缓存地址有有效空间，则将该点图像像素信息加载到对应的物理缓存行中的存储单元；若无有效空间，则将所述输入图像像素点的像素地址按照主存地址映射规则，将该点图像像素信息加载到对应的主存中的存储单元；
6)处理单元获取操作指令，并基于处理器物理缓存命中规则，实现该点图像像素数据读写和处理。
本发明所提供的一种基于高速缓冲存储器的图像处理方法，还可以具有如下特征，所述一维数组坐标表示为Dr(X,Y)＝Y*W+X，即整个图像像素缓存地址空间为[0,1,2，3…M＝Dr_end(X_end,Y_end)]，其中，X为像素横坐标、Y为像素纵坐标、W为图像宽度；
本发明所提供的一种基于高速缓冲存储器的图像处理方法，还可以具有如下特征，所述物理缓存大小为C,行存储字节长度为k，则物理缓存行地址空间[0,1…C/k-1],即物理缓存总共可容纳N＝C/k行个数据；
本发明所提供的一种基于高速缓冲存储器的图像处理方法，还可以具有如下特征，所述步骤3)为根据所述物理缓存大小、缓存行存储字节长度及映射方法，确定图像像素地址映射格式，
其中，图像像素地址格式包括：数据存储标记位、行/组地址位和行内地址位；
其中，行/组地址位数由物理缓存行/组数确定；
行内地址位数由物理缓存行存储字节长度k确定。
本发明所提供的一种基于高速缓冲存储器的图像处理方法，还可以具有如下特征，所述地址映射方法包括在直接地址映射方法、全相联地址映射方法和组相联映射方法中选出的一种映射方法。
本发明所提供的一种基于高速缓冲存储器的图像处理方法，还可以具有如下特征，通过图像像素地址与物理缓存地址映射规则，确定所述对应物理缓存行有效位是否有效，若有效则说明该物理缓存行被占用，若无效则说明该物理缓存行空闲。
本发明所提供的一种基于高速缓冲存储器的图像处理方法，还可以具有如下特征，所述步骤6)的进程包括：
处理单元获取操作指令，并根据操作指令获取当前操作数对应的图像像素二进制地址；
根据映射规则将该图像像素二进制地址的高位标志位信息与对应物理缓存缓存行/组标志位信息进行比较；
若上述比较结果一致，则处理单元从当前物理缓存行中获取对应操作数用于运算；若不一致，则根据图像像素地址与主存地址映射规则，从主存中获取对应操作数，同时从主存中向物理缓存对应地址行中加载图像像素数据；
本发明所提供的一种基于高速缓冲存储器的图像处理方法，还可以具有如下特征，将图像像素数据对应主存地址转换为图像像素地址；
根据转换后的地址将所述图像像素数据加载到对应的物理缓存中；
本发明的另一目的在于提供一种基于高速缓冲存储器的图像处理系统，应用于高速缓冲存储器，包括：
数据获取模块，用于采集的原始图像像素；
数据编址模块，用于对采集的图像像素数据进行编址；
地址映射模块，用于基于地址映射规则将所述图像像素地址映射到对应的物理缓存地址；
物理缓存确定模块，用于确定当前图像像素数据地址对应的物理缓存中是否有有效空间；
数据加载模块，用于根据图像像素地址映射规则，将图像像素数据加载至缓存或主存中；
处理器，用于根据操作指令从所述物理缓存中获取对应操作数，并基于操作码进行数据运算。
本发明所提供一种基于高速缓冲存储器的图像处理系统，还可以具有如下特征，所述系统基于上述任一项所述的基于高速缓冲存储器的图像处理方法工作。
本发明的有益效果：
本发明所提供的图像处理方法通过获取处理指令和图像像素二进制地址编码，将该二进制地址编码映射到缓存地址空间，然后根据映射规则将该图像像素二进制地址的高位标志位信息与缓存行标志信息进行比较，解决了传统的处理处理过程需要的较大主存开销，占用主存读写带宽资源的问题。
附图说明
图1为本发明所提供的图像处理方法的示例图；
图2为本发明所提供的实施例中组相连映射的示例图；以及
图3为本发明所提供的实施例中图像处畸变处理的示例图。
具体实施方式
下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
如图1所示，本发明提供了一种基于高速缓冲存储器的图像处理方法，该方法包括如下步骤：
1)获取图像传感器采集的原始图像信息；
2)对采集的原始图像像素位置进行地址编码，将原始图像二维坐标转换为像素一维地址坐标：
原始图像二维坐标(X，Y)转换为一维数组坐标Dr(X,Y)＝Y*W+X，即整个图像像素缓存地址空间为[0,1,2，3…Dr_end(X_end,Y_end)＝Y_end*W+X_end,]，其中，X,Y为像素横、纵坐标，w为图像宽度；
3)将所述图像像素一维地址坐标通过地址映射规则映射到物理缓存地址空间或主存缓存空间；所述物理缓存大小为C，行存储字节长度为k，则物理缓存行地址空间[0,1…C/k-1],即物理缓存总共可容纳N＝C/k行个数据；
根据物理缓存大小、缓存行存储字节长度及映射方法，确定图像像素地址映射格式，其中，图像像素地址格式包括：数据存储标记位、行/组地址位和行内地址位；
其中，行/组地址位数由物理缓存行/组数确定；
行内地址位数由物理缓存行存储字节长度为k确定。
4)确定当前输入图像像素地址对应地址映射规则映射到缓存地址空间或主存地址空间；
通过图像像素地址与物理缓存地址映射规则，确定所述对应物理缓存行有效位是否有效，若有效则说明该物理缓存行被占用，若无效则说明该物理缓存行空闲。5)若所述输入图像像素点的像素地址对应的物理缓存地址有有效空间，则将该点图像像素信息加载到对应的物理缓存行中的存储单元；若无有效空间，则将所述输入图像像素点的像素地址按照主存地址映射规则，将该点图像像素信息加载到对应的主存中的存储单元；
6)处理单元获取操作指令，并基于处理器缓存命中规则，实现该点图像像素数据读写和处理；
处理单元获取操作指令，并根据操作指令获取当前操作数对应的图像像素二进制地址；
根据映射规则将该图像像素二进制地址的高位标志位信息与对应物理缓存缓存行/组标志位信息进行比较；
若上述比较结果一致，则处理单元从当前物理缓存行中获取对应操作数用于运算；若不一致，则根据图像像素地址与主存地址映射规则，从主存中获取对应操作数，同时从主存中向物理缓存对应地址行中加载图像像素数据；从主存中向物理缓存中加载数据为将图像像素数据对应主存地址转移为图像像素地址，根据转换后的地址将所述图像像素数据加载到对应的物理缓存中。
缓存数据：图像传感器通过I/O输入图像数据，像素地址编码器为每个像素进行地址编码，经过存储管理器按照预设地址映射规则向缓存CACHE(即高速缓冲存储器)中写入数据；
当缓存中无有效存储行时，将当前数据写入主存中(主存存储地址与CACHE地址一一映射)；
CPU读数据：CPU获得操作指令，需从缓存中读取操作数对应地址中的数据，如获取地址为0X62E像素数据与OX65D像素进行加法运算，则向缓存读数据(按照像素存储地址映射规则)若命中则取回数据进行运算，若不命中则向主存取数据，并从主存中向缓存重新加载数据；其中由于未命中，CPU向主存获取数据，此时拿到的是像素地址信息，因此需要通过地址映射，从主存中获得对应数据；但一般的由于视频处理是一个实时连续过程，而且CPU拿到的是像素地址信息，因此在图像数据输入至缓存时，大概率当前缓存拥有空闲有效空间，这个过程有存储管理器来管理。
实施例：一个可获取WxH＝1920x1080分辨率的图像的视频拍摄设备，同时该设备含有一个16KByte的Cache，每个缓存行为64Byte；
对图像数据按像素进行地址编码：总计有2,073,600个像素点，若每个像素点用1个字节,则整个图像数据数据需要的存储空间为：S_Byte＝2,073,600*1＝2,073,600Byte；因此需要21(2^21)位地址编码来表示所有图像数据对应的图像缓存行地址信息；
在Cache中每行可存储64个字节，因此16KB的Cache可分成16*1024/64＝256行；
在本发明的部分实施例中：
以直接地址映射为例，Cache需要8位(2^8)行地址编码；同时按1个字节编址，则每行内有64个行内存储最小单元，那么每个行存储单元需要64个地址，因此需要6位(2^6)行内地址编码；
因此，图像数据存储行标记位数至少应该为：21b(图像数据行缓存总地址位数)-8b(行地址位数)-6b(行内地址位数)＝7b(标志位)；则在直接地址映射规则下，像素地址映射格式如下：
当处理器获取某一像素点处理指令后，对该处理指令进行译码，获得待处理操作数据地址，即21位二进制像素地址，然后存储管理器根据直接地址映射规则，取像素地址位的第6位至13位二进制数(8位行地址)，作为物理缓存行的地址，确定物理缓存行后，然后利用像素地址位高位的第14位至第20位作为行标志位，通过比较电路对比当前物理缓存行的行标记位是否与像素地址行标记位一致，若一致则表示该操作数据命中，然后根据该像素地址位的第0位至5位二进制数(6位行内地址)，获取当前对应的操作数；若不一致则说明当前物理缓存行中无该指令操作数，因此存储管理器需要根据像素地址与主存地址为映射关系，从主存中获取对应操作数据发送至处理器处理，同时亦需对主存中的相关数据根据主存地址与像素地址映射关系重新加载到对应缓存行中，便于处理器下次进行数据读取。
在本发明的另一些实施例中，
如图2所示，以组相连地址映射为例，将Cache分为8路，则每路有256/8＝32组；即每组有个8个缓存行(跟路数一致)；则组地址需要2^5，其中行内地址位数与上述一致需要6位(64个字节)，因此标志位至少为21-5-6＝10位；则在组相连地址映射规则下，像素地址映射规则如下：
当处理器获取某一像素点处理指令后，对该处理指令进行译码，获得待处理操作数据地址，即21位二进制像素地址，然后存储管理器根据直接地址映射规则，取像素地址位的第6位至10位二进制数(5位组地址)，作为物理缓存行所在组的地址，确定物理缓存行所在组后，然后利用像素地址位高位的第11位至第20位作为行标志位，通过多路并发比较电路对比当前物理缓存组中的8个缓存行的标记位是否与该像素地址行标记位一致，若一致则表示该操作数据命中，然后根据该素地址位的第0位至5位二进制数(6位行内地址)，获取当前对应的操作数；若不一致则说明当前物理缓存行中无该指令操作数，因此存储管理器需要根据像素地址与主存地址为映射关系，从主存中获取对应操作数据发送至处理器处理，同时亦需对主存中的相关数据根据主存地址与像素地址映射关系重新加载到对应缓存的缓存组中的缓存行中，便于处理器下次进行数据读取。
在本发明的另一些实施例中，以一种图像去畸变方法为例，
将上述像素点位置进行地址编码(由二维坐标地址变为一维地址)：Dr(x,y)＝y*w+x，y是当前像素的纵坐标，x是横坐标，w是图像宽度；
以黑色点为例(坐标位置：(x,y)＝(62,3))，则Dr_黑＝3*1919+62＝5819，表示当前黑点像素值位于第5819处(从0开始计数)，那么该像素编码地址为，用5819除以64并向上取整，5819/64＝90.92...向上取整获得该像素点缓存行地址为90，即该像素位于第90地址行中，90地址行中包含有第[5760(3，3)、5761…5819(62,3)、5820(63,3)…5823(66,3)]64个字节的连续像素信息；因此该图像至少需要总计32,400个缓存行地址来表示，同时不同图像像素缓存行与物理缓存行根据映射规则一一对应；
如图3所示，在相机标定时，设备可获得图像去畸变变化矩阵A，在对输入的视频图像序列进行去畸变时，通过逆矩阵变换我们会获得去畸变后像素整数坐标所对应的像素点的原始畸变坐标，但由于通过逆矩阵求取的原始畸变坐标可能为小数，因此无法在原始畸变图像中获得原始畸变坐标对应的像素点像素信息，因此通过原始畸变坐标领域像素信息，基于双线性插值法获取该畸变坐标所代表的像素信息，用作对应的处理后像素整数坐标所代表像素值；
因此以原始畸变图像坐标(xd,yd)＝(62,3)处像素去畸变为例，需要将原始畸变图像坐标(xd,yd)经过逆矩阵变换，获得变换后对应位置(xs,ys)处的像素点信息，然后经过双线性插值后填充到(xd,yd)处；因此当需要填充(xd,yd)＝(62,3)像素时，根据逆变换，获得对应的原始畸变坐标信息(xs,ys)＝(62.2,3.2)，因此处理器需要对原始畸变图像(xs,ys)＝(62.2,3.2)处领域的(62,3)，(63,3)，(62,4)，(63,4)四个位置点的像素进行双线性插值计算，并将插值后获得像素信息作为(xs,ys)＝(62.2,3.2)处的像素信息，然后填充到(xd,yd)＝(62,3)处。
在本发明的另一些实施例中，提供了一种基于高速缓冲存储器的图像处理系统，应用于高速缓冲存储器，包括：
数据获取模块，用于采集原始的图像像素；
数据编址模块，用于对采集的图像像素数据进行编址；
地址映射模块，用于基于地址映射规则将所述图像像素地址映射到对应的物理缓存地址；
物理缓存确定模块，用于确定当前图像像素数据地址对应的物理缓存中是否有有效空间；
数据加载模块，用于根据图像像素地址映射规则，将图像像素数据加载至缓存或主存中；
处理器，用于根据操作指令从所述物理缓存中获取对应操作数，并基于操作码进行数据运算。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。
Claims (10)
1.一种基于高速缓冲存储器的图像处理方法，其特征在于，所述方法包括如下步骤：
1)获取图像传感器采集的原始图像信息；
2)对所述原始图像信息中的像素位置进行地址编码，将原始图像二维坐标转换为像素一维地址坐标；
3)将所述图像像素一维地址坐标通过地址映射规则映射到物理缓存地址空间或主存地址空间；
4)确定当前输入图像像素地址所对应物理缓存地址是否有有效空间；
5)若所述输入图像像素点的像素地址对应的物理缓存地址有有效空间，则将该点图像像素信息加载到对应的物理缓存行中的存储单元；若无有效空间，则将所述输入图像像素点的像素地址按照主存地址映射规则，将该点图像像素信息加载到对应的主存中的存储单元；
6)处理单元获取操作指令，并基于处理器物理缓存命中规则，实现该点图像像素数据读写和处理。
2.根据权利要求1所述的基于高速缓冲存储器的图像处理方法，所述所述步骤2)，其特征在于，所述一维数组坐标表示为Dr(X,Y)＝Y*W+X，即整个图像像素缓存地址空间为[0,1,2，3…M＝Dr_end(X_end,Y_end)]，其中，X为像素横坐标、Y为像素纵坐标、W为图像宽度。
3.根据权利要求1，所述所述步骤3)，其特征在于，所述物理缓存大小为C,行存储字节长度为k，则物理缓存行地址空间[0,1…C/k-1],即物理缓存总共可容纳N＝C/k行个数据。
4.根据权利要求1所示的基于高速缓冲存储器的图像处理方法，其特征在于，所述步骤3)为根据所述物理缓存大小、缓存行存储字节长度及映射方法，确定图像像素地址映射格式，
其中，图像像素地址格式包括：数据存储标记位、行/组地址位和行内地址位；
其中，行/组地址位数由物理缓存行/组数确定；
行内地址位数由物理缓存行存储字节长度k确定。
5.根据权利要求4所述的基于高速缓冲存储器的图像处理方法，其特征在于，所述地址映射方法包括在直接地址映射方法、全相联地址映射方法和组相联映射方法中选出的一种映射方法。
6.根据权利要求1所述的基于高速缓冲存储器的图像处理方法，所述步骤4)，其特征在于，通过图像像素地址与物理缓存地址映射规则，确定所述对应物理缓存行有效位是否有效，若有效则说明该物理缓存行被占用，若无效则说明该物理缓存行空闲。
7.根据权利要求1所述的基于高速缓冲存储器的图像处理方法，其特征在于，所述步骤6)的进程包括：
处理单元获取操作指令，并根据操作指令获取当前操作数对应的图像像素二进制地址；
根据映射规则将该图像像素二进制地址的高位标志位信息与对应物理缓存缓存行/组标志位信息进行比较；
若上述比较结果一致，则处理单元从当前物理缓存行中获取对应操作数用于运算；若不一致，则根据图像像素地址与主存地址映射规则，从主存中获取对应操作数，同时从主存中向物理缓存对应地址行中加载图像像素数据。
8.根据权利要求7所述的基于高速缓冲存储器的图像处理方法，其特征在于，从主存中向物理缓存对应地址行中加载图像像素数据包括：
将图像像素数据对应主存地址转换为图像像素地址；
根据转换后的地址将所述图像像素数据加载到对应的物理缓存中。
9.一种基于高速缓冲存储器的图像处理系统，其特征在于，应用于高速缓冲存储器，包括：
数据获取模块，用于采集的原始图像像素，
数据编址模块，用于对采集的图像像素数据进行编址；
地址映射模块，用于基于地址映射规则将所述图像像素地址映射到对应的物理缓存地址；
物理缓存确定模块，用于确定当前图像像素数据地址对应的物理缓存中是否有有效空间；
数据加载模块，用于根据图像像素地址映射规则，将图像像素数据加载至缓存或主存中；
处理器，用于根据操作指令从所述物理缓存中获取对应操作数，并基于操作码进行数据运算。
10.根据权利要求9所述的图像处理系统，其特征在于，所述图像处理系统基于权利要求1-7任一项所述的基于高速缓冲存储器的图像处理方法工作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010941616.4A CN112037119A (zh) | 2020-09-09 | 2020-09-09 | 一种基于高速缓冲存储器结构的图像处理方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010941616.4A CN112037119A (zh) | 2020-09-09 | 2020-09-09 | 一种基于高速缓冲存储器结构的图像处理方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112037119A true CN112037119A (zh) | 2020-12-04 |
Family
ID=73583925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010941616.4A Pending CN112037119A (zh) | 2020-09-09 | 2020-09-09 | 一种基于高速缓冲存储器结构的图像处理方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112037119A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357656A (en) * | 1977-12-09 | 1982-11-02 | Digital Equipment Corporation | Method and apparatus for disabling and diagnosing cache memory storage locations |
| US7050063B1 (en) * | 1999-02-11 | 2006-05-23 | Intel Corporation | 3-D rendering texture caching scheme |
| JP2006173747A (ja) * | 2004-12-13 | 2006-06-29 | Canon Inc | データ変換装置、画像形成装置およびテーブルデータ格納方法 |
| CN103093485A (zh) * | 2013-01-28 | 2013-05-08 | 广东威创视讯科技股份有限公司 | 全景视频柱面图像存储方法及系统 |
| US20150373266A1 (en) * | 2014-06-19 | 2015-12-24 | Omnivision Technologies, Inc. | 360 degree multi-camera system |
| CN111602377A (zh) * | 2017-12-27 | 2020-08-28 | 华为技术有限公司 | 高速缓存中资源调整方法、数据访问方法及装置 |
-
2020
- 2020-09-09 CN CN202010941616.4A patent/CN112037119A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357656A (en) * | 1977-12-09 | 1982-11-02 | Digital Equipment Corporation | Method and apparatus for disabling and diagnosing cache memory storage locations |
| US7050063B1 (en) * | 1999-02-11 | 2006-05-23 | Intel Corporation | 3-D rendering texture caching scheme |
| JP2006173747A (ja) * | 2004-12-13 | 2006-06-29 | Canon Inc | データ変換装置、画像形成装置およびテーブルデータ格納方法 |
| CN103093485A (zh) * | 2013-01-28 | 2013-05-08 | 广东威创视讯科技股份有限公司 | 全景视频柱面图像存储方法及系统 |
| US20150373266A1 (en) * | 2014-06-19 | 2015-12-24 | Omnivision Technologies, Inc. | 360 degree multi-camera system |
| CN111602377A (zh) * | 2017-12-27 | 2020-08-28 | 华为技术有限公司 | 高速缓存中资源调整方法、数据访问方法及装置 |
Non-Patent Citations (5)
| Title |
|---|
| WENHAO JIA 等: ""MRPB: Memory request prioritization for massively parallel processors"", 《2014 IEEE 20TH INTERNATIONAL SYMPOSIUM ON HIGH PERFORMANCE COMPUTER ARCHITECTURE (HPCA)》, pages 1 - 12 * |
| 刘有耀 等: ""阵列处理器分布式Cache的局部优先访问结构设计"", 《计算机工程与科学》, vol. 42, no. 4, pages 580 - 587 * |
| 张淑 等: ""面向低抖动ＧＰＵ像素Ｃａｃｈｅ的像素写合并缓冲技术"", 《微电子学与计算机, vol. 36, no. 7, pages 93 - 97 * |
| 王东方: ""基于CMP的共享Cache划分及替换策略研究"", 《中国优秀硕士学位论文全文数据库 (信息科技辑)》, pages 1 - 64 * |
| 陆垚 等: ""针对AES最后一轮加密的Cache攻击方法"", 《兵器装备工程学报》, vol. 41, no. 6, pages 149 - 154 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100300972B1 (ko) | 텍스춰매핑수행장치및텍스춰캐시의데이터억세스방법 | |
| US10055810B2 (en) | Cache architecture for efficiently accessing texture data using buffers | |
| US6064407A (en) | Method and apparatus for tiling a block of image data | |
| US9053127B2 (en) | System and method for storing a dataset of image tiles | |
| US5987567A (en) | System and method for caching texture map information | |
| KR910000545B1 (ko) | 컬러 화상 표시 시스템 | |
| EP0948777A1 (en) | Tiled linear host texture storage | |
| US6630933B1 (en) | Method and apparatus for compression and decompression of Z data | |
| US7580042B2 (en) | Systems and methods for storing and fetching texture data using bank interleaving | |
| GB2474115A (en) | Controlling the Reading of Arrays of Data from Memory | |
| WO1999053402A1 (en) | Non-stalled requesting texture cache system and method | |
| US8130234B2 (en) | Computer graphics rendering apparatus and method | |
| CN111984189B (zh) | 神经网络计算装置和数据读取、数据存储方法及相关设备 | |
| WO2005086096A2 (en) | Embedded system with 3d graphics core and local pixel buffer | |
| EP2997539A1 (en) | Method and device for processing input image data | |
| CN106780415B (zh) | 一种直方图统计电路及多媒体处理系统 | |
| CN112037119A (zh) | 一种基于高速缓冲存储器结构的图像处理方法及系统 | |
| US8514237B2 (en) | Two dimensional memory caching apparatus for high definition video | |
| US10726607B1 (en) | Data processing systems | |
| KR19980036199A (ko) | 타일 맵을 이용한 텍스쳐 캐쉬 메모리 | |
| KR20220086512A (ko) | 데이터 워핑 장치 및 방법 | |
| CN108629734B (zh) | 图像几何变换方法、装置及终端 | |
| CN112819738B (zh) | 红外图像融合方法、装置、计算机设备和存储介质 | |
| US20120256937A1 (en) | Data management for image processing | |
| US9794580B2 (en) | Cache management device, and motion picture system and method using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |