CN112016256A - 一种集成电路开发平台、方法、存储介质及设备 - Google Patents

一种集成电路开发平台、方法、存储介质及设备 Download PDF

Info

Publication number
CN112016256A
CN112016256A CN202010863820.9A CN202010863820A CN112016256A CN 112016256 A CN112016256 A CN 112016256A CN 202010863820 A CN202010863820 A CN 202010863820A CN 112016256 A CN112016256 A CN 112016256A
Authority
CN
China
Prior art keywords
development
integrated circuit
data
layer
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010863820.9A
Other languages
English (en)
Other versions
CN112016256B (zh
Inventor
葛颖峰
徐祎喆
朱勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Barrot Wireless Co Ltd
Original Assignee
Barrot Wireless Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Barrot Wireless Co Ltd filed Critical Barrot Wireless Co Ltd
Priority to CN202010863820.9A priority Critical patent/CN112016256B/zh
Publication of CN112016256A publication Critical patent/CN112016256A/zh
Application granted granted Critical
Publication of CN112016256B publication Critical patent/CN112016256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/31Design entry, e.g. editors specifically adapted for circuit design
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请公开了一种集成电路开发平台、方法、存储介质及设备,属于集成电路开发技术领域。该集成电路开发平台包括:基础架构层,其对集成电路开发过程中的数据进行管理,包括记录数据的来源、记录数据传输的目的地址以及对数据进行检查;通用设置层,其对集成电路开发过程中涉及到的基本设置进行管理,包括:开发库设置、开发工具设置、开发经验以及开发流程的设置;执行层,其提供集成电路开发平台的入口,通过执行层调取基础架构层和/或通用设置层中存储的数据和/或对集成电路开发过程中的开发工具;以及统计层,其对数据进行统计,生成数据在不同用户、不同开发过程以及不同开发阶段时的统计报告。本申请简化集成电路开发过程,提高开发效率。

Description

一种集成电路开发平台、方法、存储介质及设备
技术领域
本申请涉及集成电路开发技术领域,特别是一种集成电路开发平台、方法、存储介质及设备。
背景技术
目前,在进行大规模集成电路设计时,涉及到很多技术环节。一个完整的集成电路设计往往涉及到一个人或者几个人共同完成。在集成电路的设计过程中,需要引入的EDA(electronic design automation)工具更是各式各样。在部分的集成电路设计过程中,还需用到一些自己开发的小工具或者小脚本。由于各种原因,现有的IC设计公司中绝大部分情况下都是将整个设计过程拆分成一个个小的任务。然后由不同的部门的不同的人用自己的方式和流程来完成这些小的任务。最后把这些小任务的结果串起来形成可以Tapeout的数据最终完成芯片的设计工作。每个参与项目的人都可以有自己的一套方式和方法来完成手头上的某个任务,然后通过交付验收的方式向下一个环节交付。由于实际上不同的设计环节确实有自己各自特色的设计方法学。比如验证的方法学和做物理设计的方法学其思考的方式就是不一样的。客观上也比较难以统一。另外这种分离式的方式在数据保密方面也有很大优势。所以这种拆分任务的方式受到大多数公司或者团队的青睐。
但是在上述的分离式开发管理模式存在不可避免的问题。第一个是数据版本管控。由于IC开发过程的数据量很大,而且数据类型远并非纯文本那么简单。每个EDA工具的数据库类型又千差万别。所以在进行开发过程中的跨阶段、跨用户的数据交互时,无法实现数据的有效转换,进行数据版本的有效管控;第二个问题是协作。在集成电路的开发过程中,当涉及到多人协作时,在没有底层技术支撑的情况下,相互协作的方式无法有效通通统一。总会由于各种各样的原因使得数据的管理和信息的传递出现疏漏。而且还要消耗大量的沟通成本。并且,由于每个开发团队的工作方式都不一样,如果有新的团队成员加入,也存在难融入的问题;再者就是开发结果难以保障。因为在集成电路的开发过程中,各个开发用户或者团队可以随意修改自己的工作流程,导致个人的开发经验无法共享,无法快速被应用到各个团队成员,使得团队合作的效率大大降低。
发明内容
针对现有技术中存在的上述技术问题,本申请提供了一种集成电路开发平台、方法、存储介质及设备。
在本发明的一个技术方案中,提供一种集成电路开发平台,包括:基础架构层,其对所述集成电路开发过程中的数据进行管理,包括记录所述数据的来源、记录所述数据传输的目的地址以及对所述数据进行检查;通用设置层,其对所述集成电路的开发过程中涉及到的基本设置进行管理,包括:开发库设置、开发工具设置、开发经验以及开发流程的设置;执行层,其提供所述集成电路开发平台的入口,通过所述执行层调取所述基础架构层和/或所述通用设置层中存储的所述数据或对所述集成电路开发过程中的开发工具;以及统计层,其对所述数据进行统计,生成所述数据在不同用户、不同开发过程以及不同开发阶段时的统计报告。
在本发明的另一个技术方案中,提供一种集成电路开发方法,包括:通过基础架构层对所述集成电路开发过程中的数据进行管理,包括记录所述数据的来源、记录所述数据传输的目的地址以及对所述数据进行检查;通过通用设置层对所述集成电路的开发过程中涉及到的基本设置进行管理,包括:开发库设置、开发工具设置、开发经验以及开发流程的设置;通过执行层提供所述集成电路开发平台的入口,通过所述执行层调取所述基础架构层或所述通用设置层中存储的所述数据和/或对所述集成电路开发过程中的开发工具;以及通过统计层对所述数据进行统计,生成所述数据在不同用户、不同开发过程以及不同开发阶段时的统计报告。
在本发明的另一个技术方案中,提供一种计算机可读存储介质,其存储有计算机指令,其中计算机指令被操作以执行方案二中的集成电路开发方法。
在本发明的另一个技术方案中,提供一种计算机设备,其包括处理器和存储器,存储器存储有计算机指令,其中,处理器操作计算机指令以执行方案二中的集成电路开发方法。
本发明的有益效果是:对集成电路的开发数据及开发工具进行统一管理,简化集成电路开发过程,提高开发效率。
附图说明
图1是本申请集成电路开发平台的一个具体实施方式的结构示意图;
图2是本申请集成电路开发平台中基础架构层实现过程的一个具体实例的示意图;
图3是本申请通用设置层的管理框架的一个具体实例的示意图;
图4是本申请集成电路开发方法的一个具体实施方式的流程示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1示出了本申请集成电路开发平台的一个具体实施方式。
在图1所示的具体实施方式中,本申请的集成电路开发平台包括:基础架构层,其对集成电路开发过程中的数据进行管理,包括记录数据的来源、记录数据传输的目的地址以及对数据进行检查;通用设置层,其对集成电路的开发过程中涉及到的基本设置进行管理,包括:开发库设置、开发工具设置、开发经验以及开发流程的设置;执行层,其提供集成电路开发平台的入口,通过执行层调取基础架构层和/或通用设置层中存储的数据或对集成电路开发过程中的开发工具;以及统计层,其对数据进行统计,生成数据在不同用户、不同开发过程以及不同开发阶段时的统计报告。
在图1所示的具体实施方式中,本申请的集成电路开发平台包括:基础架构层101,其对集成电路开发过程中的数据进行管理,包括记录数据的来源、记录数据传输的目的地址以及对数据进行检查。
在该具体实施方式中,在进行集成电路的开发过程中,整个代码的结构都是围绕数据来进行,以数据的加工和存储为基本单位。在基础架构层101中,主要记录数据的来源,即在集成电路的开发过程中,是由哪些开发模块或者开发过程产生的数据;记录数据的去向,即数据进入的下一个开发模块或者开发过程;以及对数据进行检查或者进行数据权限保护的基础问题。在实际的集成电路开发过程中,基础架构层101可以由流程管理员进行维护。基础架构层101作为基础层次,不以集成电路开发项目的具体需求而改变。
在本申请的一个具体实施例中,在基础架构层101中,以目录作为数据交换的基本单位。在实现基础架构层的功能时,以目录作为数据交换的基本单位,并且配合MD5算法实现数据交换的稳定性。其中,基础架构层的实现框图如图2所示。
图2示出了本申请集成电路开发平台中基础架构层实现过程的一个具体实例。
如图2所示,基础架构层运行时,首先获取集成电路设计时的具体的任务内容,随后在输入的数据中进行数据的检索,判断是否存在设计任务对应的数据。在利用MD5算法实现数据交换时,判断输入数据中是否存在MD5标记,最终将符合检索条件的数据进行处理,检索失败则进行报错处理。在对输入数据处理完成后,将新生成的数据添加MD5标记,并存储在一个对应的目录中,并向下一个任务进行数据的传递。如图2所示,数据的获取和传递是一个循环。当我们看到需要执行的任务后就需要判断任务需要的数据是否存在,并且检查输入是否正确。如果数据没有问题才会交给实际的任务处理程序。当任务处理程序执行完毕以后,需要将处理的数据结果打包成为下一阶段任务需要的数据格式,进行数据传递。
通过基础架构层的设置,对集成电路设计时的数据按照目录的方式进行数据的存储和传递,在集成电路的不同设计阶段中,实现数据的统一管理,提升集成电路设计的工作效率,方便各个开发用户或者开发团体间的协作。
在图1所示的具体实施方式中,本申请集成电路开发平台包括:通用设置层102,其对集成电路的开发过程中涉及到的基本设置进行管理,包括:开发库设置、开发工具设置、开发经验以及开发流程的设置。
在该具体实施方式中,以基础架构层101为基础的下一层为通用设置层102,其对集成电路的开发过程中涉及到的基本设置进行管理,包括:开发库设置、开发工具设置、开发经验以及开发流程的设置。其中,通用设置层是集成电路开发平台中,设计库管理和设计经验的分享层。其中,通用设置层102中的相关设置与集成电路设计过程中涉及到的EDA工具、集成电路的工艺等信息紧密相关。对集成电路开发过程中涉及到的开发工具、开发经验等信息通过一个文件管理框架的形式进行管理。在进行实际的集成电路开发时,通用设置层102往往涉及到多个集成电路开发项目的开发过程。其中,各个项目的技术负责人和流程管理员对通用设置层102进行管理和维护。
在本申请的一个具体实施例中,通用设置层102以一个层次化的文件管理框架进行表达,包括用户工作空间目录、信息共享目录、库文件目录、项目输入目录以及项目输出目录。信息共享目录中包括控制台以及多个开发工具子目录,控制台包括集成电路开发过程中的开发程序。
在本申请的一个具体实施例中,在通用设置层102,当进行集成电路开发时,在用户工作空间目录中建立用户开发子目录,通过调用开发工具或开发程序自定义完成对集成电路的开发任务;开发工具包括EDA工具或自开发工具。
图3示出了本申请集成电路开发平台中通用设置层的管理框架的一个具体实例。
在图3所示的具体实例中,通用设置层102的项目根目录包括:用户工作空间、信息共享目录、库文件目录、项目输入以及项目输出几个子目录。其中,在用户工作空间中,根据不同的集成电路开发团队或者根据不同的开发任务建立对应的用户子空间。在用户子空间中,用户根据自己的开发任务,可选择对应的开发工具进行对应的开发过程。在信息共享目录中,包括控制台和多个开发工具子目录。在控制台子目录中,存储集成电路开发过程中涉及到的开发程序。在多个开发工具子目录中,存储集成电路开发过程中的各种开发工具,包括各种EDA工具或者用户自定义的开发工具。在实际的集成电路开发过程中,用户根据实际的开发需求,在对应的开发工具目录下,进行开发工具的调取。另外在库文件目录、项目输入目录以及项目输出目录中进行对应的集成电路开发项目的文件的存储。
在本申请的一个具体实施例中,在开发工具子目录中存储开发工具,将开发工具的原生使用方式屏蔽,设置统一的开发工具的调取方式。
在该具体实施例中,在实际的集成电路假发过程中,整个集成电路的开发过程会用到多种EDA工具或者用户自定义的各种工具小脚本。通过将开发工具的原生使用方式屏蔽,设置统一的开发工具的调取方式,用户几乎不需要学习新工具的使用方法就可以在集成电路的开发过程中直接使用新的工具。大大减小集成电路设计的难度,提高集成电路开发的效率。
在本申请的集成电路开发平台中,在通用设置层102中,以EDA工具或者用户自开发工具为中心进行集成电路的开发。将通用设置层102中的结构模块化,每个模块实际上是围绕一个EDA工具或者一个自开发工具展开,在实际的开发过程中,用户需要用到什么工具就将这个工具所对应的结构建立出来。减少集成电路开发所用的时间,提高效率。
在图1所示的具体实施方式中,本申请的集成电路开发平台包括:执行层103,其提供集成电路开发平台的入口,通过执行层调取所述基础架构层或通用设置层中存储的数据或对集成电路开发过程中的开发工具。
在本申请的一个具体实例中,根据不同的集成电路选择对应的开发方法和开发方式。在该具体实例中,执行层103是集成电路开发平台的用户入口。每个用户都可以使用这个入口来调用集成电路开发平台各个结构层中所提供的所有功能。用户对集成电路开发平台底层的基础架构层数据的调用没有权限限制。任何用户都可以调用平台底层规划好的所有EDA工具和配套的经验化脚本,以及整个流程的控制工具。在集成电路开发平台中用户可以完全自定义自己的子过程,以及与项目强相关的一些处理方式。从而能让不同的用户体现自己的经验和能力,共同完成集成电路的开发。用户的入口的实现层面放在“用户工作空间”->“用户”->“工具”目录下,在这里用户可以启动对集成电路开发平台的控制,输入自己需要执行的任务和初始条件。其中,这些初始条件可以包含开发用户自身的设置,也可以包含其他用户在其他任务中执行完成的结果。然后通过集成电路开发平台提交任务并且调用合适的执行层以及开发工具来完成开发任务。
在图1所示的具体实施方式中,本申请的集成电路开发平台包括:统计层104,其对集成电路开发过程中的数据进行统计,生成数据在不同用户、不同开发过程以及不同开发阶段时的统计报告。
在该具体实施方式中,在统计层104中设置各种工具和脚本,将集成电路开发项目中各个阶段产生的数据进行统计和分析。从最原始的集成电路开发数据变成跨用户,跨工具,跨阶段的统计报告。从而可以让用户能了解自己的任务执行情况,以及对项目的进程的影响。统计层可以由流程管理人员定义,也可以由用户进行定义。这些定义过程在任务的后台执行。可以在每个任务执行完成后就进行统计,或者也可以在任务全部完成后再进行统计。
在本申请的一个具体实施例中,本申请的集成电路开发平台还包括:图形界面层,其提供图形接口,展示集成电路开发平台的操控流程,以及集成电路的开发结构。
在该具体实施例中,这个图形界面主要有2大功能:第一是提供一个简单化的图形接口,为不熟悉操作流程的设计人员提供指引。第二是一个图形化的结果展示接口,让可以实时导出集成电路开发项目中的数据并观察统计结果。
在本申请的集成电路开发平台中,对集成电路开发过程中的用户自定义控制和集中化经验共享控制进行平衡。开发用户可以在自己的工作空间中自定义集成电路开发中的一些细节调整,但是集成电路开发过程中执行的框架是通过集成电路开发平台固定,各个开发用户不能进行改变。并且在使用本申请的集成电路开发平台时,各个用户执行的每一个开发任务都需要以特定的方式获取数据和提交数据。在集成电路开发平台中,没有使用基于过程阶段的流程控制为模块,而是使用基于开发工具为模块的管控方式。因为不同的集成电路开发过程所涉及的流程细节不尽相同,但是所使用的开发工具,以及各个开发工具之间的关系是相对稳定的。另外在本申请的集成电路开发平台中,屏蔽EDA工具的特性,而给用户一个统一的调用方式。由于整个集成电路的开发过程会用到多种EDA工具、各种小工具以及小脚本,通过将这些工具的原生使用方式屏蔽,而给用户设置完全统一的调用方式,使得用户几乎不需要学习新工具的使用方法就可以直接使用新的工具,从而提高集成电路设计的效率。
图4示出了本申请集成电路开发方法的一个具体实施方式。其中,本申请的集成电路开发方法包括:通过基础架构层对集成电路开发过程中的数据进行管理,包括记录数据的来源、记录数据传输的目的地址以及对数据进行检查;通过通用设置层对集成电路的开发过程中涉及到的基本设置进行管理,包括:开发库设置、开发工具设置、开发经验以及开发流程的设置;通过执行层提供集成电路开发平台的入口,通过执行层调取基础架构层和/或通用设置层中存储的数据和/或对集成电路开发过程中的开发工具;以及通过统计层对数据进行统计,生成数据在不同用户、不同开发过程以及不同开发阶段时的统计报告。在本申请的一个具体实施方式中,一种计算机可读存储介质,其存储有计算机指令,其中计算机指令被操作以执行任一实施例描述的集成电路开发方法。其中,该存储介质可直接在硬件中、在由处理器执行的软件模块中或在两者的组合中。
软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储介质中。示范性存储介质耦合到处理器,使得处理器可从存储介质读取信息和向存储介质写入信息。
处理器可以是中央处理单元(英文:Central Processing Unit,简称:CPU),还可以是其他通用处理器、数字信号处理器(英文:Digital Signal Processor,简称:DSP)、专用集成电路(英文:Application Specific Integrated Circuit,简称:ASIC)、现场可编程门阵列(英文:Field Programmable Gate Array,简称:FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合等。通用处理器可以是微处理器,但在替代方案中,处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合,例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。在替代方案中,存储介质可与处理器成一体式。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替代方案中,处理器和存储介质可作为离散组件驻留在用户终端中。
在本申请的一个具体实施方式中,一种计算机设备,其包括处理器和存储器,存储器存储有计算机指令,其中:处理器操作计算机指令以执行任一实施例描述的集成电路开发方法。
在本申请所提供的实施方式中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种集成电路开发平台,其特征在于,包括:
基础架构层,其对所述集成电路开发过程中的数据进行管理,包括记录所述数据的来源、记录所述数据传输的目的地址以及对所述数据进行检查;
通用设置层,其对所述集成电路的开发过程中涉及到的基本设置进行管理,包括:开发库设置、开发工具设置、开发经验以及开发流程的设置;
执行层,其提供所述集成电路开发平台的入口,通过所述执行层调取所述基础架构层和/或所述通用设置层中存储的所述数据和/或对所述集成电路开发过程中的开发工具;以及
统计层,其对所述数据进行统计,生成所述数据在不同用户、不同开发过程以及不同开发阶段时的统计报告。
2.如权利要求1所述的集成电路开发平台,其特征在于,在所述基础架构层中,以目录作为所述数据交换的基本单位。
3.如权利要求1所述的集成电路开发平台,其特征在于,所述通用设置层以一个层次化的文件管理框架进行表达,包括用户工作空间目录、信息共享目录、库文件目录、项目输入目录以及项目输出目录,所述信息共享目录中包括控制台以及多个开发工具子目录,所述控制台包括所述集成电路开发过程中的开发程序。
4.如权利要求1所述的集成电路开发平台,其特征在于,在所述通用设置层,当进行所述集成电路开发时,在所述用户工作空间目录中建立用户开发子目录,通过调用所述开发工具和/或所述开发程序完成对所述集成电路的开发任务;所述开发工具包括EDA工具和/或自开发工具。
5.如权利要求3所述的集成电路开发平台,其特征在于,在所述开发工具子目录中存储所述开发工具,将所述开发工具的原生使用方式屏蔽,设置统一的所述开发工具的调取方式。
6.如权利要求1所述的集成电路开发平台,其特征在于,所述集成电路开发平台将所述开发工具进行模块化设置。
7.如权利要求1所述的集成电路开发平台,其特征在于,还包括:
图形界面层,其提供图形接口,展示所述集成电路开发平台的操控流程,以及所述集成电路的开发结构。
8.一种集成电路开发方法,其特征在于,包括:
通过基础架构层对所述集成电路开发过程中的数据进行管理,包括记录所述数据的来源、记录所述数据传输的目的地址以及对所述数据进行检查;
通过通用设置层对所述集成电路的开发过程中涉及到的基本设置进行管理,包括:开发库设置、开发工具设置、开发经验以及开发流程的设置;
通过执行层提供所述集成电路开发平台的入口,通过所述执行层调取所述基础架构层和/或所述通用设置层中存储的所述数据和/或对所述集成电路开发过程中的开发工具;以及
通过统计层对所述数据进行统计,生成所述数据在不同用户、不同开发过程以及不同开发阶段时的统计报告。
9.一种计算机可读存储介质,其存储有计算机指令,其中所述计算机指令被操作以执行权利要求8所述的集成电路开发方法。
10.一种计算机设备,其包括处理器和存储器,所述存储器存储有计算机指令,其中,所述处理器操作所述计算机指令以执行权利要求8所述的集成电路开发方法。
CN202010863820.9A 2020-08-25 2020-08-25 一种集成电路开发平台、方法、存储介质及设备 Active CN112016256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010863820.9A CN112016256B (zh) 2020-08-25 2020-08-25 一种集成电路开发平台、方法、存储介质及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010863820.9A CN112016256B (zh) 2020-08-25 2020-08-25 一种集成电路开发平台、方法、存储介质及设备

Publications (2)

Publication Number Publication Date
CN112016256A true CN112016256A (zh) 2020-12-01
CN112016256B CN112016256B (zh) 2024-05-03

Family

ID=73504641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010863820.9A Active CN112016256B (zh) 2020-08-25 2020-08-25 一种集成电路开发平台、方法、存储介质及设备

Country Status (1)

Country Link
CN (1) CN112016256B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112685681A (zh) * 2021-01-23 2021-04-20 灿芯半导体(上海)有限公司 集成电路项目设计管理系统
CN114327861A (zh) * 2021-11-17 2022-04-12 芯华章科技股份有限公司 执行eda任务的方法、装置、系统和存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170053244A1 (en) * 2015-08-22 2017-02-23 Salim B. KHALIL Automated, integrated and complete computer program/project management solutions standardizes and optimizes management processes and procedures utilizing customizable and flexible systems and methods
CN107329748A (zh) * 2017-06-23 2017-11-07 福建中金在线信息科技有限公司 Api开发管理方法和系统以及服务器和计算机可读存储介质
CN108376065A (zh) * 2018-03-01 2018-08-07 中国航空无线电电子研究所 构建模型驱动的航电软件开发环境的系统
CN110109659A (zh) * 2019-04-28 2019-08-09 广东三维家信息科技有限公司 一种实现前端应用脚手架的系统和服务器
CN110851114A (zh) * 2019-10-24 2020-02-28 山东中创软件工程股份有限公司 一种业务系统开发方法、装置及电子设备和存储介质

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170053244A1 (en) * 2015-08-22 2017-02-23 Salim B. KHALIL Automated, integrated and complete computer program/project management solutions standardizes and optimizes management processes and procedures utilizing customizable and flexible systems and methods
CN107329748A (zh) * 2017-06-23 2017-11-07 福建中金在线信息科技有限公司 Api开发管理方法和系统以及服务器和计算机可读存储介质
CN108376065A (zh) * 2018-03-01 2018-08-07 中国航空无线电电子研究所 构建模型驱动的航电软件开发环境的系统
CN110109659A (zh) * 2019-04-28 2019-08-09 广东三维家信息科技有限公司 一种实现前端应用脚手架的系统和服务器
CN110851114A (zh) * 2019-10-24 2020-02-28 山东中创软件工程股份有限公司 一种业务系统开发方法、装置及电子设备和存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
唐波;孟遂民;高广德;王刚;: "发电厂设备资产管理系统TIP平台的开发", 电力自动化设备, no. 01 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112685681A (zh) * 2021-01-23 2021-04-20 灿芯半导体(上海)有限公司 集成电路项目设计管理系统
CN114327861A (zh) * 2021-11-17 2022-04-12 芯华章科技股份有限公司 执行eda任务的方法、装置、系统和存储介质
CN114327861B (zh) * 2021-11-17 2022-12-02 芯华章科技股份有限公司 执行eda任务的方法、装置、系统和存储介质

Also Published As

Publication number Publication date
CN112016256B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
CN102693183B (zh) 一种实现软件自动化测试的方法及系统
US10318412B1 (en) Systems, methods, and apparatus for dynamic software generation and testing
TWI670672B (zh) 雲製造服務的自動建置方法、電腦程式產品、雲製造系統
US8180623B2 (en) Integration of a discrete event simulation with a configurable software application
US8930918B2 (en) System and method for SQL performance assurance services
CN110287097A (zh) 批量测试方法、装置及计算机可读存储介质
EP3030969A1 (en) Automated application test system
CN106022007A (zh) 面向生物组学大数据计算的云平台系统及方法
CN111752844A (zh) 一种接口测试方法、装置、计算设备及存储介质
CN112016256A (zh) 一种集成电路开发平台、方法、存储介质及设备
CN105868956A (zh) 一种数据处理方法及装置
CN111190814A (zh) 软件测试用例的生成方法、装置、存储介质及终端
CN115016321A (zh) 一种硬件在环自动化测试方法、装置及系统
CN100407663C (zh) 一种电信智能业务的通用测试系统及方法
CN111813739A (zh) 数据迁移方法、装置、计算机设备及存储介质
CN113590593B (zh) 数据表信息的生成方法和装置、存储介质及电子装置
CN113342679A (zh) 接口测试方法及测试装置
CN113919158A (zh) 一种用于飞行控制面板的仿真方法、装置及存储介质
CN110138582A (zh) 信息处理方法、装置及运维环境治理系统
CN102023919B (zh) 整合测试方法及其系统
US20230213573A1 (en) Method and device for testing wafer, electronic device and storage medium
US11474819B1 (en) Unified view, analytics, and auditability for software development processes spanning distinct software development applications
CN204360367U (zh) 代码自动生成装置
Straesser et al. Kubernetes-in-the-Loop: Enriching Microservice Simulation Through Authentic Container Orchestration
CN117493162B (zh) 一种接口测试的数据校验方法、系统、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: A1009, floor 9, block a, No. 9, Shangdi Third Street, Haidian District, Beijing 100085

Applicant after: Beijing Bairui Internet Technology Co.,Ltd.

Address before: 7-1-1, building C, 7 / F, building 2-1, No.2, Shangdi Information Road, Haidian District, Beijing 100085

Applicant before: BARROT WIRELESS Co.,Ltd.

Country or region before: China

GR01 Patent grant
GR01 Patent grant