CN111969996A - 一种带隔离的输入输出通用电路 - Google Patents

一种带隔离的输入输出通用电路 Download PDF

Info

Publication number
CN111969996A
CN111969996A CN202010839672.7A CN202010839672A CN111969996A CN 111969996 A CN111969996 A CN 111969996A CN 202010839672 A CN202010839672 A CN 202010839672A CN 111969996 A CN111969996 A CN 111969996A
Authority
CN
China
Prior art keywords
circuit
output
input
isolation
optocoupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010839672.7A
Other languages
English (en)
Inventor
彭武
向娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Bukong Electronic Technology Co ltd
Original Assignee
Dongguan Bukong Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Bukong Electronic Technology Co ltd filed Critical Dongguan Bukong Electronic Technology Co ltd
Priority to CN202010839672.7A priority Critical patent/CN111969996A/zh
Publication of CN111969996A publication Critical patent/CN111969996A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/14Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种带隔离的输入输出通用电路,属于输入输出电路设计技术领域,包括外部接口IN_OUT以及内部接口IO,外部接口IN_OUT,当电路作为输出电路时,外部接口IN_OUT用于输出低电平,负载接在IN_OUT和VCC之间,当电路作为输入电路时,外部接口IN_OUT用于检测低电平,开关接在IN_OUT和GND之间;内部接口IO,用于接入处理器的IO引脚。该带隔离的输入输出通用电路,通过设置的输入电路和输出电路均通过光耦进行有效的隔离,实现外部处理器接口与内部电路的完全隔离,外部的干扰不会影响到内部电路,从而保证了整个产品的正常运行。

Description

一种带隔离的输入输出通用电路
技术领域
本发明属于输入输出电路设计技术领域,具体为一种带隔离的输入输出通用电路。
背景技术
在现代工业应用中,随着电力电子技术、微电子技术以及现代控制理论的不断发展,变频器已经广泛应用于交流电动机的变频调速上。由于变频器高效的驱动性能和良好的控制特性,使其在钢铁、化工、纺织、机械电力、造纸等各个行业中被广泛使用。在各个应用场合里,数字输入输出端口是必不可少的,它广泛的应用于控制外部器件动作及接受开关信号,以达到变频器和外部系统正常的协作。目前,在各个品牌的变频器中,数字输入输出口定义各不相同,大部分都是分离的,即输入口和输出口不相干,很多情况下所需要用的数字输入输出并不能满足具体的需求,这就造成输入输出端子的浪费。另外有的产品虽然有可以复用的数字输入输出端子,但其对外不隔离,因此外部的干扰有可能影响内部电路,从而影响了整个产品的正常运行。
为此,我们提出了一种带隔离的输入输出通用电路。
发明内容
针对现有技术的不足,本发明提供了一种带隔离的输入输出通用电路,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:一种带隔离的输入输出通用电路,包括外部接口IN_OUT以及内部接口IO;
外部接口IN_OUT,当电路作为输出电路时,外部接口IN_OUT用于输出低电平,负载接在IN_OUT和VCC之间,当电路作为输入电路时,外部接口IN_OUT用于检测低电平,开关接在IN_OUT和GND之间;
内部接口IO,用于接入处理器的IO引脚。
进一步优化本技术方案,所述的输入输出通用电路可以作为输入也可以作为输出,用于各种控制电路板。
进一步优化本技术方案,所述的的输入输出通用电路中的输入检测电路以及输出驱动电路与内部电路通过光耦隔离。
进一步优化本技术方案,所述的输入输出通用电路在作为输出电路,IO为高电平时,光耦U3为关闭状态,开关晶体管Q1关闭,IN_OUT输出为悬空,可关闭负载。
进一步优化本技术方案,所述的输入输出通用电路在作为输出电路,IO为低电平时,光耦U3为开通状态,晶体管Q1开通,IN_OUT输出为低电平,可开启负载,二极管D2将把输入隔离光耦U4的发射二极管正极下拉为低,用于防止U4开通而导致死锁。
进一步优化本技术方案,所述的输入输出通用电路在作为输入电路时,当IN_OUT悬空时,光耦U4为关闭状态,IO即为高电平,而当IN_OUT与GND短接时,光耦U4为开通,通过二极管D4可将IO下拉为低电平,同时通过二极管D3将输出隔离光耦U3的发射二极管正极下拉为低,用于防止U3导通而导致死锁。
进一步优化本技术方案,所述内部接口IO接入的处理器的IO引脚设置为准双向口模式。
与现有技术相比,本发明提供了一种带隔离的输入输出通用电路,具备以下有益效果:
该带隔离的输入输出通用电路,通过设置的输入电路和输出电路均通过光耦进行有效的隔离,实现外部处理器接口与内部电路的完全隔离,外部的干扰不会影响到内部电路,从而保证了整个产品的正常运行。
附图说明
图1为本发明提出的一种带隔离的输入输出通用电路的实施例一通用电路示意图;
图2为本发明提出的一种带隔离的输入输出通用电路的实施例二通用电路示意图;
图3为本发明提出的一种带隔离的输入输出通用电路的实施例三通用电路示意图。
具体实施方式
下面将结合本发明的实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一:
请参阅图1,一种带隔离的输入输出通用电路,包括外部接口IN_OUT以及内部接口IO;
外部接口IN_OUT,当电路作为输出电路时,外部接口IN_OUT用于输出低电平,负载接在IN_OUT和VCC之间,当电路作为输入电路时,外部接口IN_OUT用于检测低电平,开关接在IN_OUT和GND之间;
内部接口IO,用于接入处理器的IO引脚。
具体的,所述的输入输出通用电路可以作为输入也可以作为输出,用于各种控制电路板。
具体的,所述的的输入输出通用电路中的输入检测电路以及输出驱动电路与内部电路通过光耦隔离。
具体的,所述的输入输出通用电路在作为输出电路,IO为高电平时,光耦U3为关闭状态,开关晶体管Q1关闭,IN_OUT输出为悬空,可关闭负载。
具体的,所述的输入输出通用电路在作为输出电路,IO为低电平时,光耦U3为开通状态,晶体管Q1开通,IN_OUT输出为低电平,可开启负载,二极管D2将把输入隔离光耦U4的发射二极管正极下拉为低,用于防止U4开通而导致死锁。
具体的,所述的输入输出通用电路在作为输入电路时,当IN_OUT悬空时,光耦U4为关闭状态,IO即为高电平,而当IN_OUT与GND短接时,光耦U4为开通,通过二极管D4可将IO下拉为低电平,同时通过二极管D3将输出隔离光耦U3的发射二极管正极下拉为低,用于防止U3导通而导致死锁。
具体的,所述的输入输出通用电路在不论是作为输入电路,还是作为输出电路。当IO为低电平时,LED1灯会亮,当IO为低高平时,LED1灯会灭。从而指示当前输入或输出的状态。
具体的,所述内部接口IO接入的处理器的IO引脚设置为准双向口模式。
实施例二:
请参阅图2,一种带隔离的输入输出通用电路,包括外部接口IN_OUT以及内部接口IO;
外部接口IN_OUT,当电路作为输出电路时,外部接口IN_OUT用于输出低电平,负载接在IN_OUT和VCC之间,当电路作为输入电路时,外部接口IN_OUT用于检测低电平,开关接在IN_OUT和GND之间;
内部接口IO,用于接入处理器的IO引脚。
具体的,所述的输入输出通用电路可以作为输入也可以作为输出,用于各种控制电路板。
具体的,所述的的输入输出通用电路中的输入检测电路以及输出驱动电路与内部电路通过光耦隔离。
具体的,所述的输入输出通用电路在作为输出电路,IO为高电平时,光耦U3为关闭状态,开关晶体管Q1关闭,IN_OUT输出为悬空,可关闭负载。
具体的,所述的输入输出通用电路在作为输出电路,IO为低电平时,光耦U3为开通状态,晶体管Q1开通,IN_OUT输出为低电平,可开启负载,二极管D2将把输入隔离光耦U4的发射二极管正极下拉为低,用于防止U4开通而导致死锁。
具体的,所述的输入输出通用电路在作为输入电路时,当IN_OUT悬空时,光耦U4为关闭状态,IO即为高电平,而当IN_OUT与GND短接时,光耦U4为开通,通过三极管Q2可将IO下拉为低电平,同时通过三极管Q3将输出隔离光耦U3的发射二极管正极下拉为低,用于防止U3导通而导致死锁。
具体的,所述的输入输出通用电路在不论是作为输入电路,还是作为输出电路。当IO为低电平时,LED1灯会亮,当IO为低高平时,LED1灯会灭。从而指示当前输入或输出的状态。
具体的,所述内部接口IO接入的处理器的IO引脚设置为准双向口模式。
实施例三:
请参阅图3,一种带隔离的输入输出通用电路,包括外部接口IN_OUT以及内部接口IO;
外部接口IN_OUT,当电路作为输出电路时,外部接口IN_OUT用于输出低电平,负载接在IN_OUT和VCC之间,当电路作为输入电路时,外部接口IN_OUT用于检测低电平,开关接在IN_OUT和GND之间;
内部接口IO,用于接入处理器的IO引脚。
具体的,所述的输入输出通用电路可以作为输入也可以作为输出,用于各种控制电路板。
具体的,所述的的输入输出通用电路中的输入检测电路以及输出驱动电路与内部电路通过光耦隔离。
具体的,所述的输入输出通用电路在作为输出电路,IO为高电平时,光耦U3为关闭状态,开关晶体管Q1关闭,IN_OUT输出为悬空,可关闭负载。
具体的,所述的输入输出通用电路在作为输出电路,IO为低电平时,光耦U3为开通状态,晶体管Q1开通,IN_OUT输出为低电平,可开启负载,三极管Q4将把输入隔离光耦U4的发射二极管正极下拉为低,用于防止U4开通而导致死锁。
具体的,所述的输入输出通用电路在作为输入电路时,当IN_OUT悬空时,光耦U4为关闭状态,IO即为高电平,而当IN_OUT与GND短接时,光耦U4为开通,通过三极管Q2可将IO下拉为低电平,同时通过三极管Q3将输出隔离光耦U3的发射二极管正极下拉为低,用于防止U3导通而导致死锁。
具体的,所述的输入输出通用电路在不论是作为输入电路,还是作为输出电路。当IO为低电平时,LED1灯会亮,当IO为低高平时,LED1灯会灭。从而指示当前输入或输出的状态。
具体的,所述内部接口IO接入的处理器的IO引脚设置为准双向口模式。
三个实施例的试验结果表明:该带隔离的输入输出通用电路,通过设置的输入电路和输出电路均通过光耦进行有效的隔离,实现外部处理器接口与内部电路的完全隔离,外部的干扰不会影响到内部电路,从而保证了整个产品的正常运行。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (7)

1.一种带隔离的输入输出通用电路,其特征在于,包括外部接口IN_OUT以及内部接口IO;
外部接口IN_OUT,当电路作为输出电路时,外部接口IN_OUT用于输出低电平,负载接在IN_OUT和VCC之间,当电路作为输入电路时,外部接口IN_OUT用于检测低电平,开关接在IN_OUT和GND之间;
内部接口IO,用于接入处理器的IO引脚。
2.根据权利要求1所述的一种带隔离的输入输出通用电路,其特征在于,所述的输入输出通用电路可以作为输入也可以作为输出,用于各种控制电路板。
3.根据权利要求1所述的一种带隔离的输入输出通用电路,其特征在于,所述的的输入输出通用电路中的输入检测电路以及输出驱动电路与内部电路通过光耦隔离。
4.根据权利要求1所述的一种带隔离的输入输出通用电路,其特征在于,所述的输入输出通用电路在作为输出电路,IO为高电平时,光耦U3为关闭状态,开关晶体管Q1关闭,IN_OUT输出为悬空,可关闭负载。
5.根据权利要求1所述的一种带隔离的输入输出通用电路,其特征在于,所述的输入输出通用电路在作为输出电路,IO为低电平时,光耦U3为开通状态,晶体管Q1开通,IN_OUT输出为低电平,可开启负载,二极管D2将把输入隔离光耦U4的发射二极管正极下拉为低,用于防止U4开通而导致死锁。
6.根据权利要求1所述的一种带隔离的输入输出通用电路,其特征在于,所述的输入输出通用电路在作为输入电路时,当IN_OUT悬空时,光耦U4为关闭状态,IO即为高电平,而当IN_OUT与GND短接时,光耦U4为开通,通过二极管D4可将IO下拉为低电平,同时通过二极管D3将输出隔离光耦U3的发射二极管正极下拉为低,用于防止U3导通而导致死锁。
7.根据权利要求1所述的一种带隔离的输入输出通用电路,其特征在于,所述内部接口IO接入的处理器的IO引脚设置为准双向口模式。
CN202010839672.7A 2020-08-19 2020-08-19 一种带隔离的输入输出通用电路 Pending CN111969996A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010839672.7A CN111969996A (zh) 2020-08-19 2020-08-19 一种带隔离的输入输出通用电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010839672.7A CN111969996A (zh) 2020-08-19 2020-08-19 一种带隔离的输入输出通用电路

Publications (1)

Publication Number Publication Date
CN111969996A true CN111969996A (zh) 2020-11-20

Family

ID=73388603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010839672.7A Pending CN111969996A (zh) 2020-08-19 2020-08-19 一种带隔离的输入输出通用电路

Country Status (1)

Country Link
CN (1) CN111969996A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142171A (en) * 1988-04-05 1992-08-25 Hitachi, Ltd. Integrated circuit for high side driving of an inductive load
CN102118154A (zh) * 2011-01-13 2011-07-06 西北工业大学 一种双向输入/输出接口电路
CN207352398U (zh) * 2017-09-13 2018-05-11 深圳市雷赛智能控制股份有限公司 通用数字输入输出复用电路及输入输出控制装置
CN207910758U (zh) * 2018-03-29 2018-09-25 大连大铁通益科技有限公司 一种数字信号接口电路及工业设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142171A (en) * 1988-04-05 1992-08-25 Hitachi, Ltd. Integrated circuit for high side driving of an inductive load
CN102118154A (zh) * 2011-01-13 2011-07-06 西北工业大学 一种双向输入/输出接口电路
CN207352398U (zh) * 2017-09-13 2018-05-11 深圳市雷赛智能控制股份有限公司 通用数字输入输出复用电路及输入输出控制装置
CN207910758U (zh) * 2018-03-29 2018-09-25 大连大铁通益科技有限公司 一种数字信号接口电路及工业设备

Similar Documents

Publication Publication Date Title
CN210724748U (zh) 一种安全型数字接口复用电路
CN204178188U (zh) 一种待机零功耗电路及洗衣机
CN106649177B (zh) 一种通用串口的端口自动识别切换装置及其工作方法
CN111969996A (zh) 一种带隔离的输入输出通用电路
US9679726B2 (en) Anti-interference switch signal transmission circuit
CN109831204B (zh) 一种信号隔离转化电路及控制装置
CN110928179A (zh) 一种变频器安全抱闸的控制系统及方法
CN205170091U (zh) 安全扭矩关断功能电路和电梯安全控制系统
CN208092205U (zh) 一种用于检测继电器输出状态的闭环检测电路
CN104850043A (zh) 微机保护测控装置
CN205193548U (zh) 一种液压牵引采煤机的plc控制装置
CN2543152Y (zh) 报警传感器电缆状态自动检测装置
CN205485477U (zh) 基于arm的嵌入式圆纬机控制器实时控制单元
CN211018860U (zh) 一种新型的网络交换机
CN113053089B (zh) 一种远场语音隐私保护电路及方法
CN111703107A (zh) 压力机双联阀检测保护系统和方法
CN217007603U (zh) 电压检测电路及计量仪表
CN205489815U (zh) 一种重合闸开关
CN220663915U (zh) 一种矿山长皮带拉绳分段信号控制系统
CN205670239U (zh) 一种用于酒店客房控制的多路开关量输入输出扩展装置
CN111879987B (zh) 一种耐高压隔离的触点检测电路
CN210032380U (zh) 一种微模块数据中心天窗控制装置
CN204906358U (zh) 强弱电隔离装置及电器
CN203812035U (zh) 控制台显示监控系统
CN209526706U (zh) 一种光电开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination