CN111954928B - 基于形状计量的晶片位置评分 - Google Patents

基于形状计量的晶片位置评分 Download PDF

Info

Publication number
CN111954928B
CN111954928B CN201980025234.2A CN201980025234A CN111954928B CN 111954928 B CN111954928 B CN 111954928B CN 201980025234 A CN201980025234 A CN 201980025234A CN 111954928 B CN111954928 B CN 111954928B
Authority
CN
China
Prior art keywords
wafer
locations
metrology
shape
location
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980025234.2A
Other languages
English (en)
Other versions
CN111954928A (zh
Inventor
S·巴纳吉
J·C·萨拉斯瓦图拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN111954928A publication Critical patent/CN111954928A/zh
Application granted granted Critical
Publication of CN111954928B publication Critical patent/CN111954928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/22—Optical, image processing or photographic arrangements associated with the tube
    • H01J37/226—Optical arrangements for illuminating the object; optical arrangements for collecting light from the object
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24592—Inspection and quality control of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Biochemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供用于基于形状计量的晶片位置评分的方法及系统。一种方法包含针对晶片上的至少两个位置选择基于形状的分组SBG规则。针对所述晶片位置中的一者，所述选择步骤包含使用所述一个位置的计量数据修改所述晶片的设计中的几何基元之间的距离且基于所述距离确定与以所述一个位置为中心的视场中的所述几何基元相关联的SBG规则的计量复杂性MC得分。所述选择步骤还包含基于所述MC得分针对所述一个位置选择所述SBG规则中的一者。所述方法还包含基于针对所述晶片上的所述至少两个位置选择的所述SBG规则对所述至少两个位置排序。

Description

基于形状计量的晶片位置评分
技术领域
本发明大体上涉及用于基于形状计量的晶片位置评分的方法及系统。
背景技术
以下描述及实例不会凭借其包含在本章节中而被认为是现有技术。
在半导体制造工艺期间的各个步骤使用检验过程来检测晶片上的缺陷以促进制造工艺中的更高良率及因此更高利润。检验始终是制造半导体装置的重要部分。然而，随着半导体装置尺寸减小，检验对于成功制造可接受半导体装置变得更为重要，这是因为较小缺陷可导致装置故障。
通常在所属领域中提及的“关注区域”是出于检验目的而受到关注的样品上的区域。有时，关注区域用于区分在检验过程中被检验的样品上的区域与未被检验的样品上的区域。另外，关注区域有时用于区分将使用一或多个不同参数检验的样品上的区域。例如，如果样品的第一区域比样品上的第二区域更关键，那么可使用高于第二区域的敏感度检验第一区域，使得使用较高敏感度在第一区域中检测缺陷。可以类似方式在关注区域之间更改检验过程的其它参数。
当前使用不同类别的检验关注区域。一个类别是传统关注区域，其传统地手工绘制。在几乎大多数用户采用设计引导检验的情况下，当前使用非常少传统关注区域。另一类别是基于设计的关注区域。这些是基于印刷在样品上的芯片设计图案的启发导出的关注区域。多个技术及工具可用于界定这些基于设计的关注区域。由于其是从实况(芯片设计)导出，因此其最终提供高精度、微型关注区域且还允许检验系统存储大量关注区域。这些关注区域不仅从缺陷检测立场是重要的，而且通常对噪声抑制至关重要。
出于检验目的，识别或选择样品上的关注区域并非始终是简单的。例如，用于生成关注区域的过程可包含运行基本上热检验，即，具有异常低阈值的检验。接着，由此检验检测到的事件可基于接近所述事件的样品的设计进行分组。由于检验是基本上热运行，因此所检测事件或多或少完全是公害。因此，基于所检测事件的基于设计的分组的结果，可识别生成最频繁检测到的公害事件的设计的部分。可产生含有这些“公害生成”图案的新关注区域。然而，产生这些关注区域可为困难及/或耗时的。可重复上文描述的步骤直到充分地生成关注区域。
缺陷重检通常涉及重新检测通过检验过程检测为缺陷的缺陷且使用高放大率光学系统或扫描电子显微镜(SEM)以较高分辨率生成关于缺陷的额外信息。因此，在其中已通过检验检测到缺陷的晶片上的离散位置处执行缺陷重检。通过缺陷重检生成的缺陷的较高分辨率数据更适用于确定缺陷的属性，例如轮廓、粗糙度、更准确大小信息等。
在半导体制造工艺期间的各种步骤还使用计量过程来监测且控制所述工艺。计量过程与检验过程不同之处在于，不同于其中在晶片上检测缺陷的检验过程，计量过程用于测量无法使用当前所使用的检验工具确定的晶片的一或多个特性。例如，计量过程用于测量晶片的一或多个特性(例如在工艺期间形成在晶片上的特征的尺寸(例如，线宽、厚度等))，使得可从一或多个特性确定工艺的性能。另外，如果晶片的一或多个特性是不可接受的(例如，在所述(若干)特性的预定范围之外)，那么可使用晶片的一或多个特性的测量来更改所述工艺的一或多个参数，使得由所述工艺制造的额外晶片具有(若干)可接受特性。
计量过程与缺陷重检过程的不同之处还在于，不同于其中在缺陷重检中重访通过检验检测到的缺陷的缺陷重检过程，可在未检测到缺陷的位置处执行计量过程。换句话说，不同于缺陷重检，在晶片上执行计量过程的位置可独立于对晶片执行的检验过程的结果。特定来说，可独立于检验结果选择执行计量过程的位置。另外，由于可独立于检验结果选择执行计量的晶片上位置，因此不同于其中在晶片的检验结果生成且可供使用之前无法确定将执行缺陷重检的晶片上位置的缺陷重检，可在已对晶片执行检验过程之前确定执行计量过程的位置。
通过使用设计信息来生成关注区域及样本缺陷以供重检提供巨大益处。一个此优点是可根据用户所关注的设计中的区域定制检验。另一优点是可基于设计对缺陷取样，使得可对关于尤其与晶片上的设计的制造相关的缺陷的额外信息进行优先排序。在一个此实例中，可基于缺陷所接近的图案化特征对缺陷取样，使得定位在高优先级图案中或附近的缺陷可比其它缺陷更频繁地取样。
然而，用于生成关注区域及取样缺陷以供重检或其它过程(例如，计量等)的当前使用方法及系统存在数个缺点。例如，基于设计生成关注区域及取样缺陷本身不必考虑设计实际上如何在晶片上形成。例如，形成在晶片上的设计将不同于在设计过程中产生的设计(即，设计意图)。如果设计在具有不同于设计的特性(例如，尺寸、一些图案化特征相对于其它图案化特征的位置、形状等)的晶片上形成，那么那些不同特性可改变晶片上的图案(及因此缺陷)的复杂性或优先级。因此，如果关注区域生成及缺陷取样过程不考虑此类差异，那么关注区域及缺陷样本可能不足以反映晶片上的图案及缺陷的所形成复杂性及/或优先级。另外，相较于所形成的图案化特征，所设计的图案化特征的特性的此类变动可能未必是可预测的。例如，对设计将如何在晶片上形成的模拟可由于跨晶片变动、随机变动、工艺条件改变等而无法准确地预测所形成设计的改变。因此，即使当前使用的方法及系统基于设计及/或预期设计如何在晶片上形成而生成关注区域或缺陷取样方案，那些方法及系统仍可不基于形成在晶片上的图案化特征的实际复杂性及/或优先级。
因此，开发不具有上文描述的缺点中的一或多者的用于基于形状计量的晶片位置排序的系统及/或方法将是有利的。
发明内容
各种实施例的以下描述不应以任何方式解释为限制所附权利要求书的标的物。
一个实施例涉及一种经配置用于基于形状计量的晶片位置排序的系统。所述系统包含一或多个计算机子系统，所述一或多个计算机子系统经配置用于针对晶片上的至少两个位置选择基于形状的分组(SBG)规则。针对所述晶片上的所述位置中的一者，选择所述SBG规则包含通过使用所述晶片上的所述一个位置的计量数据修改所述晶片的设计中的几何基元之间的距离而确定以所述一个位置为中心的视场(FOV)中的所述几何基元之间的距离。针对所述一个位置选择所述SBG规则还包含基于所述几何基元之间的所述所确定距离确定与所述FOV中的所述几何基元相关联的SBG规则的计量复杂性(MC)得分。另外，针对所述一个位置选择所述SBG规则包含基于所述MC得分针对所述一个位置选择所述SBG规则中的一者。所述一或多个计算机子系统还经配置用于基于针对所述晶片上的所述至少两个位置选择的所述SBG规则对所述至少两个位置排序。所述系统可如本文中描述那样进一步配置。
另一实施例涉及一种用于基于形状计量的晶片位置排序的计算机实施方法。所述方法包含上文描述的选择SBG规则及排序步骤。通过一或多个计算机子系统执行所述方法的所述步骤。上文描述的所述方法的所述步骤中的每一者可如本文中进一步描述那样进一步执行。另外，上文描述的所述方法可包含本文中描述的(若干)任何其它方法的(若干)任何其它步骤。此外，上文描述的所述方法可通过本文中描述的所述系统中的任一者执行。
额外实施例涉及一种非暂时性计算机可读媒体，其存储可在计算机系统上执行以用于执行用于基于形状计量的晶片位置排序的计算机实施方法的程序指令。所述计算机实施方法包含上文描述的所述方法的所述步骤。所述计算机可读媒体可如本文中描述那样进一步配置。所述计算机实施方法的所述步骤可如本文中进一步描述那样执行。另外，所述程序指令可针对其执行的所述计算机实施方法可包含本文中描述的(若干)任何其它方法的(若干)任何其它步骤。
附图说明
本发明的其它目标及优点在阅读以下详细描述且参考附图后将变得显而易见，其中：
图1及2是说明如本文中描述那样配置的系统的实施例的侧视图的示意图；
图3是说明如本文中描述那样配置的计量工具的实施例的侧视图的示意图；
图4是说明如本文中描述那样配置的系统的实施例的平面视图的示意图；
图5是说明几何基元以及从其及其周围发出的方向力场的实例的平面视图的示意图；
图6是说明基于形状的分组规则的标称配置的一个实施例的平面视图的示意图；
图7到9是说明可由本文中描述的实施例执行的步骤的各种实施例的流程图；及
图10是说明存储可在计算机系统上执行以用于执行本文中描述的计算机实施方法中的一或多者的程序指令的非暂时性计算机可读媒体的一个实施例的框图。
虽然本发明易受各种修改及替代形式影响，但其特定实施例在附图中通过实例展示且将在本文中详细描述。然而，应理解，附图及其详细描述并不意图将本发明限于所揭示的特定形式，而相反地，意图涵盖落入如由所附权利要求书界定的本发明的精神及范围内的所有修改、等效物及替代方案。
具体实施方式
如本文中使用的术语“设计”及“设计数据”通常是指IC的物理设计(布局)及通过复杂模拟或简单几何及布尔(Boolean)运算从物理设计导出的数据。物理设计可存储在数据结构中，例如图形数据流(GDS)文件、任何其它标准机器可读文件、所属领域中已知的任何其它适合文件及设计数据库。GDSII文件是用于设计布局数据的表示的一类文件中的一者。此类文件的其它实例包含GL1及OASIS文件以及专属文件格式(例如RDF数据)，其专属于加利福尼亚州苗必达市(Milpitas)的科磊公司(KLA-Tencor)。另外，通过光罩检验系统获取的光罩的图像及/或其导出物可用作设计的“代理”或“若干代理”。此光罩图像或其导出物可在使用设计的本文中描述的任何实施例中充当设计布局的取代物。设计可包含以下专利中描述的任何其它设计数据或设计数据代理：2009年8月4日颁予扎法尔(Zafar)等人的共同拥有的第7,570,796号美国专利及2010年3月9日颁予库尔卡尼(Kulkarni)等人的共同拥有的第7,676,077号美国专利，所述两个专利以引用方式宛如全文陈述那样并入本文中。另外，设计数据可为标准单元库数据、集成布局数据、一或多个层的设计数据、设计数据的导出物及完全或部分芯片设计数据。
在一些例子中，来自晶片或光罩的经模拟或获取图像可用作设计的代理。图像分析也可用作设计数据的代理。例如，可从印刷在晶片及/或光罩上的设计的图像提取设计中的多边形，前提是以足够分辨率获取晶片及/或光罩的图像以使设计的多边形充分地成像。另外，本文中描述的“设计”及“设计数据”是指由半导体装置设计者在设计过程中生成且因此可在将设计印刷在任何物理晶片上之前良好地用于本文中描述的实施例中的信息及数据。
“设计”或“物理设计”还可为如其将理想地形成在晶片上的设计。以这种方式，本文中描述的设计可不包含将不印刷在晶片上的设计的特征(例如光学接近校正(OPC)特征)，所述特征经添加到设计以增强将特征印刷在晶片上而不实际上印刷其自身。
现参考附图，应注意，图未按比例绘制。特定来说，在很大程度上放大图的一些元件的比例以强调元件的特性。还应注意，图未按相同比例绘制。已使用相同元件符号指示可经类似配置的展示在一个以上图中的元件。除非本文中另有所述，否则所描述且展示的任何元件可包含任何适合市售元件。
一个实施例涉及一种经配置用于基于形状计量的晶片位置排序的系统。基于形状的分组(SBG)规则囊括晶片位置处的热点的先验知识，这是由于那些位置处的设计图案影响。表达为几何基元的空间共现及几何基元之间的空间关系的这些规则已被证明是理解系统性缺陷形成的重要信息源。SBG具有如本文中进一步描述的至少两个主要使用案例：界定优先排序的微关注区域以供检验；及对样本进行优先排序以供重检。
本文中描述的实施例通过使用设计计量及计量测量加强SBG规则而增强SBG规则的复杂性得分，这提供数个优点，包含提供实现更精细调谐的热点临界性得分的能力。使用计量测量进行缺陷取样改进的研究及使用SBG得分进行工艺窗合格性鉴定(PWQ)取样的显著功效引领发明人获得新颖理解：这两者的联合(即，SBG与计量测量及设计计量组合)将产生相较于现存方法的优越取样方法。此外，此优越取样方法可提供有利地需要较少或不需要训练的“开箱即用(out-of-the-box)”取样方法。
在图1中展示此系统的一个实施例。在一个实施例中，所述系统包含输出获取子系统，所述输出获取子系统包含至少一个能量源及检测器。所述能量源经配置以生成引导到晶片的能量。所述检测器经配置以检测来自晶片的能量且响应于所检测能量生成输出。晶片可包含所属领域中已知的任何晶片。
在一个实施例中，引导到晶片的能量包含光，且从晶片检测到的能量包含光。例如，在图1中展示的系统的实施例中，输出获取子系统10包含经配置以将光引导到晶片14的照明子系统。照明子系统包含至少一个光源。例如，如图1中展示，照明子系统包含光源16。在一个实施例中，照明子系统经配置以按一或多个入射角将光引导到晶片，所述一或多个入射角可包含一或多个倾斜角及/或一或多个法线角。例如，如图1中展示，来自光源16的光经引导穿过光学元件18且接着穿过透镜20到光束分离器21，所述光束分离器21按法线入射角将光引导到晶片14。入射角可包含任何适合入射角，其可取决于例如晶片的特性而变动。
照明子系统可经配置以在不同时间按不同入射角将光引导到晶片。例如，输出获取子系统可经配置以更改照明子系统的一或多个元件的一或多个特性，使得光可按不同于图1中展示的入射角的入射角引导到晶片。在一个此实例中，输出获取子系统可经配置以移动光源16、光学元件18及透镜20，使得光按不同入射角引导到晶片。
在一些例子中，输出获取子系统可经配置以在相同时间按一个以上入射角将光引导到晶片。例如，照明子系统可包含一个以上照明通道，所述照明通道中的一者可包含如图1中展示的光源16、光学元件18及透镜20，且所述照明通道中的另一者(未展示)可包含可不同地或相同地配置的类似元件，或可包含至少一光源及可能一或多个其它组件，例如本文中进一步描述的组件。如果此光与其它光同时被引导到晶片，那么按不同入射角引导到晶片的光的一或多个特性(例如，波长、偏光等)可不同，使得可在(若干)检测器处将源自按不同入射角照明晶片的光彼此区分。
在另一实例中，照明子系统可包含仅一个光源(例如，图1中展示的源16)且来自所述光源的光可通过照明子系统的一或多个光学元件(未展示)而分成不同光学路径(例如，基于波长、偏光等)。接着，可将不同光学路径中的每一者中的光引导到晶片。多个照明通道可经配置以在相同时间或在不同时间(例如，当使用不同照明通道以按顺序照明晶片时)将光引导到晶片。在另一例子中，相同照明通道可经配置以在不同时间将具有不同特性的光引导到晶片。例如，在一些例子中，光学元件18可经配置为光谱滤波器且光谱滤波器的性质可以多种不同方式(例如，通过换出光谱滤波器)改变，使得可在不同时间将不同波长的光引导到晶片。照明子系统可具有所属领域中已知的用于按顺序或同时按不同或相同入射角将具有不同或相同特性的光引导到晶片的任何其它适合配置。
在一个实施例中，光源16是宽带等离子体(BBP)光源。以这种方式，由光源生成且引导到晶片的光可包含宽带光。然而，光源可包含任何其它适合光源，例如激光。激光可包含所属领域中已知的任何适合激光，且可经配置以生成所属领域中已知的任何适合波长或若干波长的光。另外，激光可经配置以生成单色或近单色光。以这种方式，激光可为窄带激光。光源还可包含生成多个离散波长或波带的光的多色光源。
来自光学元件18的光可通过透镜20聚焦到光束分离器21。尽管透镜20在图1中被展示为单折射光学元件，但应理解，在实践中，透镜20可包含将来自光学元件的光组合地聚焦到晶片的数个折射及/或反射光学元件。在图1中展示且本文中描述的照明子系统可包含任何其它适合光学元件(未展示)。此类光学元件的实例包含但不限于(若干)偏光组件、(若干)光谱滤波器、(若干)空间滤波器、(若干)反射光学元件、(若干)变迹器、(若干)光束分离器、(若干)孔径等，其可包含所属领域中已知的任何此类适合光学元件。另外，所述系统可经配置以基于将用于晶片的照明的类型更改照明子系统的元件中的一或多者。
输出获取子系统还可包含经配置以引起光扫描遍及晶片的扫描子系统。例如，输出获取子系统可包含在输出获取期间在其上安置晶片14的载物台22。扫描子系统可包含可经配置以移动晶片使得光可扫描遍及晶片的任何适合机械及/或机器人组合件(其包含载物台22)。另外或替代地，输出获取子系统可经配置使得输出获取子系统的一或多个光学元件执行光遍及晶片的某种扫描。可以任何适合方式使光扫描遍及晶片。
输出获取子系统进一步包含一或多个检测通道。一或多个检测通道中的至少一者包含检测器，所述检测器经配置以检测由于通过输出获取子系统照明晶片而来自晶片的光且响应于所检测光生成输出。例如，图1中展示的输出获取子系统包含两个检测通道，一个检测通道由集光器24、元件26及检测器28形成且另一检测通道由集光器30、元件32及检测器34形成。如图1中展示，两个检测通道经配置以按不同收集角收集且检测光。在一些例子中，一个检测通道经配置以检测镜面反射光，且另一检测通道经配置以检测并非从晶片镜面反射(例如，散射、衍射等)的光。然而，所述检测通道中的两者或两者以上可经配置以从晶片检测相同类型的光(例如，镜面反射光)。尽管图1展示包含两个检测通道的输出获取子系统的实施例，但输出获取子系统可包含不同数目个检测通道(例如，仅一个检测通道或两个或两个以上检测通道)。尽管所述集光器中的每一者在图1中被展示为单折射光学元件，但应理解，所述集光器中的每一者可包含一或多个折射光学元件及/或一或多个反射光学元件。
一或多个检测通道可包含所属领域中已知的任何适合检测器。例如，所述检测器可包含光电倍增管(PMT)、电荷耦合装置(CCD)及延时积分(TDI)相机。所述检测器还可包含非成像检测器或成像检测器。如果所述检测器是非成像检测器，那么所述检测器中的每一者可经配置以检测散射光的某些特性(例如强度)但可未经配置以检测依据成像平面内的定位而变的此类特性。因而，由包含在输出获取子系统的检测通道中的每一者中的检测器中的每一者生成的输出可为信号或数据，而非图像信号或图像数据。在此类例子中，计算机子系统，所述例如系统的计算机子系统36可经配置以从所述检测器的非成像输出生成晶片的图像。然而，在其它例子中，所述检测器可经配置为经配置以生成成像信号或图像数据的成像检测器。因此，所述系统可经配置以按数种方式生成本文中描述的输出。
应注意，本文中提供图1以大体上说明可包含在本文中描述的系统实施例中的输出获取子系统的配置。显然，可更改本文中描述的输出获取子系统配置以如在设计商业系统时通常执行那样优化系统的性能。另外，可使用例如商业上可购自加利福尼亚州苗必达市的科磊公司的29xx、39xx、Archer、ATL、SpectraShape、SpectraFilm、Aleris及WaferSight系列工具的现存输出获取子系统(例如，通过将本文中描述的功能性添加到现存系统)实施本文中描述的系统。对于一些此类系统，本文中描述的方法可提供为系统的任选功能性(例如，除系统的其它功能性以外)。替代地，可“从头开始”设计本文中描述的系统以提供全新系统。
所述系统的计算机子系统36可以任何适合方式(例如，经由一或多个传输媒体，其可包含“有线”及/或“无线”传输媒体)耦合到输出获取子系统的检测器，使得所述计算机子系统可接收在晶片的扫描期间由检测器生成的输出。计算机子系统36可经配置以使用如本文描述的检测器的输出执行数个功能及本文中进一步描述的任何其它功能。例如，在一个实施例中，包含在所述系统中的一或多个计算机子系统经配置以基于输出确定晶片上的至少两个位置的信息。
由(若干)计算机子系统确定的信息可取决于输出获取子系统的配置而变动。例如，如果输出获取子系统经配置为检验子系统，那么信息可包含使用输出在晶片上检测到的缺陷的信息。在一个此实例中，(若干)计算机子系统经配置用于通过将缺陷检测方法应用到输出而检测晶片上的缺陷。可以所属领域中已知的任何适合方式(例如，将缺陷检测阈值应用到输出且确定具有高于缺陷检测阈值的值的任何输出对应于缺陷或潜在缺陷)使用任何适合缺陷检测方法及/或算法执行检测晶片上的缺陷。在另一实例中，如果输出获取子系统经配置为计量子系统，那么信息可包含晶片或形成在晶片上的特征的一或多个特性的信息，例如膜厚度、图案化结构轮廓、临界尺寸(CD)、线边缘粗糙度(LER)、线宽粗糙度(LWR)及叠加测量中的一或多者。这一或多个特性可如本文中进一步描述那样或以所属领域中已知的任何其它方式使用输出来确定。在额外实例中，如果输出获取子系统经配置为缺陷重检子系统，那么位置的信息可为通过缺陷重检生成的位置处的缺陷的信息。那个信息可包含缺陷的一或多个特性，例如大小、形状、纹理等及/或缺陷分类信息，例如缺陷类型ID。缺陷信息可如本文中进一步描述那样或以所属领域中已知的任何其它方式确定。这个计算机子系统可如本文中描述那样进一步配置。
这个计算机子系统(以及本文中描述的其它计算机子系统)在本文中也可被称为(若干)计算机系统。本文中描述的(若干)计算机子系统或(若干)系统中的每一者可采取各种形式，包含个人计算机系统、图像计算机、大型计算机系统、工作站、网络设施、因特网设施或其它装置。一般来说，术语“计算机系统”可经广泛定义以涵盖具有执行来自存储器媒体的指令的一或多个处理器的任何装置。(若干)计算机子系统或(若干)系统还可包含所属领域中已知的任何适合处理器，例如平行处理器。另外，(若干)计算机子系统或(若干)系统可包含具有高速处理及软件的计算机平台，作为独立工具或联网工具。
如果所述系统包含一个以上计算机子系统，那么不同计算机子系统可彼此耦合，使得可如本文中进一步描述那样在所述计算机子系统之间发送图像、数据、信息、指令等。例如，计算机子系统36可通过可包含所属领域中已知的任何适合有线及/或无线传输媒体的任何适合传输媒体耦合到(若干)计算机子系统102(如由图1中的虚线所展示)。此类计算机子系统中的两者或两者以上还可通过共享计算机可读存储媒体(未展示)而有效地耦合。
在另一实施例中，引导到晶片的能量包含电子且从晶片检测到的能量包含电子。以这种方式，输出获取子系统经配置为电子束输出获取子系统。在图2中展示的一个此实施例中，输出获取子系统包含电子柱122，所述电子柱122耦合到计算机子系统124。还如图2中展示，所述电子柱包含经配置以生成由一或多个元件130聚焦到晶片128的电子的电子束源126。所述电子束源可包含例如阴极源或射极尖端，且一或多个元件130可包含例如枪透镜、阳极、限束孔径、闸阀、束电流选择孔径、物镜及扫描子系统，其全部可包含所属领域中已知的任何此类适合元件。
可通过一或多个元件132将从晶片返回的电子(例如，二次电子)聚焦到检测器134。一或多个元件132可包含例如扫描子系统，所述扫描子系统可为包含在(若干)元件130中的相同扫描子系统。
所述电子柱可包含所属领域中已知的任何其它适合元件。另外，所述电子柱可如以下专利中描述那样进一步配置：2014年4月4日颁予江(Jiang)等人的第8,664,594号美国专利、2014年4月8日颁予小岛(Kojima)等人的第8,692,204号美国专利、2014年4月15日颁予哥本斯(Gubbens)等人的第8,698,093号美国专利及2014年5月6日颁予麦克唐纳(MacDonald)等人的第8,716,662号美国专利，所述专利以引用方式宛如全文陈述那样并入本文中。
虽然所述电子柱在图2中被展示为经配置使得电子按倾斜入射角引导到晶片且按另一倾斜角从晶片散射，但应了解，电子束可按任何适合角度引导到晶片且从晶片散射。另外，电子束子系统可经配置以使用多个模式来生成晶片的图像(例如，使用不同照明角、收集角等)。电子束子系统的多个模式可在所述子系统的任何图像生成参数方面不同。
计算机子系统124可如上文描述那样耦合到检测器134。所述检测器可检测从晶片的表面返回的电子，由此形成晶片的电子束图像。电子束图像可包含任何适合电子束图像。计算机子系统124可经配置以使用检测器的输出及/或电子束图像执行本文中描述的功能中的任一者。计算机子系统124可经配置以执行本文中描述的(若干)任何额外步骤。包含图2中展示的电子束子系统的系统可如本文中描述那样进一步配置。
应注意，本文中提供图2以大体上说明可包含在本文中描述的实施例中的输出获取子系统的配置。正如上文描述的光学子系统，可更改本文中描述的电子束子系统以如在设计商业系统时通常执行那样优化电子束子系统的性能。另外，可使用现存电子束系统(例如，通过将本文中描述的功能性添加到现存电子束系统)实施本文中描述的系统。对于一些此类系统，本文中描述的方法可提供为系统的任选功能性(例如，除系统的其它功能性以外)。替代地，可“从头开始”设计本文中描述的系统以提供全新系统。
尽管输出获取子系统在上文被描述为光学或电子束子系统，但输出获取子系统可为离子束子系统。此输出获取子系统可如图2中展示那样配置，只是可使用所属领域中已知的任何适合离子束源替换电子束源除外。另外，输出获取子系统可为任何其它适合离子束工具，例如包含在市售聚焦离子束(FIB)系统、氦离子显微镜(HIM)系统及二次离子质谱(SIMS)系统中的工具。
如上文所述，输出获取子系统可经配置用于将能量(例如，光、电子)引导到晶片的物理版本及/或使能量扫描遍及晶片的物理版本，由此生成晶片的物理版本的实际(即，非模拟)输出及/或图像。以这种方式，输出获取子系统可经配置为“实际”工具而非“虚拟”工具。然而，图1中展示的(若干)计算机子系统102可包含经配置用于使用对于晶片生成的至少一些实际输出或图像执行一或多个功能的一或多个“虚拟”系统(未展示)，所述一或多个功能可包含本文中进一步描述的一或多个功能中的任一者。
一或多个虚拟系统不能使晶片安置在其中。特定来说，(若干)虚拟系统并非输出获取子系统10或电子柱122的部分且不具有处置晶片的物理版本的任何能力。换句话说，在虚拟系统中，其一或多个“检测器”的输出可为先前由实际子系统的一或多个检测器生成且存储在虚拟系统中的输出，且在“成像及/或扫描”期间，虚拟系统可如同晶片经成像及/或扫描那样回放所存储输出。以这种方式，使用虚拟系统成像及/或扫描晶片可看似与使用实际系统成像及/或扫描物理晶片相同，而实际上，“成像及/或扫描”涉及以与晶片可经成像及/或扫描相同的方式单纯地回放晶片的输出。
在共同转让的以下专利中描述配置为“虚拟”检验系统的系统及方法：2012年2月28日颁予巴斯卡尔(Bhaskar)等人的第8,126,255号美国专利及2015年12月29日颁予达菲(Duffy)等人的第9,222,895号美国专利，所述两个专利案以引用方式宛如全文陈述那样并入本文中。本文中描述的实施例可如这些专利中描述那样进一步配置。例如，本文中描述的一或多个计算机子系统可如这些专利中描述那样进一步配置。
本文中描述的输出获取子系统可经配置以使用多个模式生成晶片的输出，例如，图像。一般来说，“模式”由用于生成晶片的图像的输出获取子系统的参数值或用于生成晶片的图像的输出定义。因此，不同的模式可在输出获取子系统的参数中的至少一者的值方面不同。以这种方式，在一些实施例中，输出包含由输出获取子系统使用输出获取子系统的参数的两个或两个以上不同值生成的图像。例如，在光学子系统的一个实施例中，不同模式可使用不同波长的光进行照明。所述模式可在用于不同模式的如本文中进一步描述的照明波长方面不同(例如，通过使用不同光源、不同光谱滤波器等)。在另一实施例中，不同模式可使用不同照明通道。例如，如上文所述，输出获取子系统可包含一个以上照明通道。因而，不同照明通道可用于不同模式。
以类似方式，由电子束子系统生成的输出可包含由电子束子系统使用电子束子系统的参数的两个或两个以上不同值生成的输出，例如，图像。电子束子系统的多个模式可由用于生成晶片的输出及/或图像的电子束子系统的参数值定义。因此，不同的模式可在电子束子系统的电子束参数中的至少一者的值方面不同。例如，在电子束子系统中，不同模式可使用不同入射角进行照明。
一或多个计算机子系统经配置用于针对晶片上的至少两个位置选择SBG规则。换句话说，对于针对其执行本文中描述的步骤的晶片上的每一位置，(若干)计算机子系统可选择一个SBG规则(即，每考虑位置一个SBG规则)。尽管为简单起见一些步骤在本文中被描述为针对一个位置执行，但可对于针对其选择SBG规则的位置中的每一者单独地且独立地执行本文中描述的步骤中的每一者。
在一个实施例中，晶片上的至少两个位置包含通过检验在晶片上检测到的缺陷的位置。在晶片上检测到的缺陷的位置可通过本文中描述的实施例(例如，通过耦合到本文中描述的输出获取子系统的(若干)计算机子系统)或通过执行晶片检验的另一系统确定。所述位置可以任何适合方式确定。如果例如执行本文中描述的步骤以生成缺陷的取样方案及/或生成缺陷的样本，那么可针对缺陷位置执行所述步骤。在另一实施例中，至少两个位置包含SBG规则命中位置。SBG规则命中位置可如本文中描述那样通过本文中描述的实施例或通过另一系统或方法确定。如果例如执行本文中描述的步骤以生成晶片的关注区域，那么可针对SBG规则命中位置执行所述步骤。
针对晶片上的位置中的一者，选择SBG规则包含通过使用晶片上的一个位置的计量数据修改晶片的设计中的几何基元之间的距离而确定以所述一个位置为中心的视场(FOV)中的几何基元之间的距离。如本文中使用(且通常在所属领域中使用)的术语“几何基元”被定义为形成在或将形成在例如晶片的样品上的图案化特征的至少一部分。在一个此实例中，形成在或将形成在晶片上的图案化特征可由将其定义为特征的几何基元定义或分解为几何基元。为说明性目的在本文中进一步描述几何基元的一些实例，同时还应注意，本文中描述的实施例不限于这些或任何几何基元。
FOV可具有预定尺寸，例如本文中进一步描述的尺寸。FOV可不同于或可并非不同于计量、检验、缺陷重检或对晶片执行成像或测量过程的其它工具的FOV。例如，FOV可在设计中或在晶片上具有对应于晶片上的检验工具的FOV的尺寸的尺寸。然而，FOV可在设计中或在晶片上具有基于以下项确定的尺寸：对设计本身的了解，例如，其设计规则或设计中的一或多个图案化特征的尺寸(使得FOV足够大以在所述位置处或附近捕获适合数目个图案化特征)、将如何处理针对所述位置生成的测量或图像的信息(例如，多少像素在针对所述位置执行的“工作”中的信息，其中全部像素经集体处理以供检验、缺陷重检、计量等)等。
如本文中进一步描述，相较于在晶片的设计数据中所设计，几何基元可具有形成在晶片上的不同特性。无法单纯地从设计数据确定几何基元在其形成在晶片上时的特性。代替地，本文中描述的实施例使用计量数据来修改此类特性，包含FOV中的几何基元之间的距离。几何基元之间的距离在本文中描述的实施例中确定，这是因为其可对如本文中描述那样确定的SBG规则的计量复杂性(MC)有影响。因此，为使用相对高准确度确定SBG规则的MC得分，考虑晶片上的几何基元之间的距离相较于晶片的设计中的任何变动是重要的。
如本文中进一步描述，用于确定以晶片上的一个位置为中心的FOV中的几何基元之间的距离的所述一个位置的计量数据可能并非由计量工具在那个位置处生成的计量数据。例如，不同于其中可通过设计数据直接且容易地测量局部设计尺寸的情况，可基于在(具有特定图案的)晶片上的某些预定计量目标点(其可基本上靠近或不靠近实际位置)处生成的计量数据估计(或预测，例如通过内插)晶片上的局部设计尺寸。然而，使用本文中描述的实施例，在CD估计过程的情况中，(若干)计算机子系统可确定任何晶片位置(无论是否经测量)处的每一多边形的改变(例如，扩张或侵蚀)且将这些几何变换应用到那个位置处的设计。类似地，在叠加估计过程之后，可在每个晶片位置(无论是否经测量)处估计(即，预测，例如经由内插)使用不同掩模印刷在晶片上的每一图案(或任何图案)在+/-x及+/-y方向上的移位，且(若干)计算机子系统可使用这些移位估计叠加校正那些位置中的每一者处的设计。
在一个实施例中，(若干)计算机子系统经配置用于从在晶片上的测量点阵列处对晶片执行测量的计量工具获取晶片的计量数据且基于相对于晶片上的测量点位置确定的晶片上的至少两个位置的定位而将计量数据指派到晶片上的所述至少两个位置。计量及检验通常被视为半导体制造中的单独域。例如，通常依参考标准校准计量，且通常通过比较来自接近结构(例如，裸片内、裸片到裸片等)的所获取信号结果(输出、信号、图像等)或对比(通过模拟记录或生成的或以其它方式合成的)所存储参考而执行检验。
计量工具可具有所属领域中已知的任何适合配置。在一个实例中，图1及2中展示的输出获取子系统可经配置为且用作计量子系统。特定来说，在本文中描述且在图1及2中展示的输出获取子系统的实施例可取决于将使用其的应用而在一或多个参数上修改以提供不同能力。在一个此实例中，图1及2中展示的输出获取子系统可经配置以具有更高分辨率，前提是其将用于计量而非用于检验。换句话说，图1及2中展示的输出获取子系统的实施例说明用于可以所属领域技术人员将明白的数种方式定制的一些一般及各种配置以生成具有或多或少适合于例如检验及/或计量的不同应用的不同能力的子系统。另外，如果相同子系统具有可变硬件设置使得其可用于多个应用(例如，检验及计量两者)，那么相同子系统可用于检验及计量两者。以类似方式，图1及2中展示的输出获取子系统可经配置为缺陷重检子系统。
然而，经配置用于检验的输出获取子系统通常将经配置以具有低于计量过程期间的计量工具(或缺陷重检过程期间的缺陷重检工具)的分辨率的分辨率。例如，即使本文中描述的输出获取子系统可经配置以具有使其适合于计量(或缺陷重检)的相对高分辨率，在检验过程期间，输出获取子系统仍将针对较低分辨率配置以改进检验过程的处理量(尤其是由于此高分辨率对于本文中描述的检验过程通常不是必要或必需的)。
然而，图3展示可如本文中描述那样对晶片执行测量的计量工具的另一实施例。在光学计量工具的情况中，所述计量工具可包含经配置以将具有一或多个照明波长的光引导到晶片的照明子系统。例如，在图3中展示的计量工具实施例中，计量工具300的照明子系统包含光源302，所述光源302可包含本文中描述的光源中的任一者。可通过照明子系统的一或多个光谱滤波器304引导由光源302生成的光。(若干)光谱滤波器304可如本文中进一步描述那样配置。照明子系统还可包含光束分离器306，所述光束分离器306经配置以将来自(若干)光谱滤波器的光反射到照明子系统的物镜308。光束分离器306及物镜308可如本文中描述那样进一步配置。物镜308经配置以将具有一或多个照明波长的光从所述光束分离器聚焦到晶片310，所述晶片310可包含本文中描述的晶片中的任一者。
在一个实施例中，照明子系统包含宽带光源。例如，图3中展示的光源302可为宽带光源，且一或多个光谱滤波器304可定位在来自宽带光源的光的路径中。因此，计量工具可包含具有可选波长范围的宽带源以供照明穿过波长相依滤波器。例如，可通过改变或移除定位在来自光源的光的路径中的(若干)光谱滤波器而更改引导到晶片的(若干)波长。以这种方式，计量工具可经配置以具有可取决于晶片上的材料而变动的(若干)灵活照明波长。
所述计量工具还可将较窄或经修改带通滤波器并入到照明子系统中。在一个此实施例中，一或多个光谱滤波器包含一或多个干涉滤波器。例如，(若干)光谱滤波器304可为(若干)干涉滤波器。以这种方式，所述计量工具可包含具有可选波长范围的宽带源以供照明穿过干涉滤波器。这些滤波器可补充或替换当前用于工具中的带通滤波器。
在额外实施例中，照明子系统包含一或多个窄带光源或一或多个激光光源。窄带及/或激光光源可包含任何适合此类光源，例如一或多个二极管激光、二极管泵抽固态(DPSS)激光、气体激光等。另外，本文中描述的照明子系统可包含呈任何适合组合的任何数目个宽带、窄带及激光光源。此外，光源可为准单色光源。本文中描述的光源及照明子系统配置中的任一者可包含在具有任何适合配置的计量工具中。因此，光源及计量工具配置的许多不同组合是可行的且可取决于例如将由所述工具测量的晶片及/或晶片特性而进行选择。
照明子系统可以数个不同方式针对选择性照明角及/或偏光配置。例如，可通过改变照明子系统的光源的定位或通过控制影响照明角的照明子系统的一或多个其它元件而更改或选择照明角。经更改或选择的照明角可为入射光的极角及/或方位角。另外，可通过选择发射具有选定偏光的光的光源或通过在由光源发射的光的路径中包含一或多个偏光选择/更改/滤波元件而选择照明偏光。
计量工具还包含经配置以检测来自晶片的光的检测子系统。如图3中展示，检测子系统包含经配置以收集来自晶片310的光的物镜308。收集光可包含镜面反射光及/或散射光。检测子系统还可包含经配置以传输由物镜收集的光的光束分离器306。
在一些情况中，检测子系统包含光束分离器312，所述光束分离器312定位在由光束分离器306传输的光的路径中且经配置以传输具有一或多个波长的光并反射具有一或多个其它波长的光。检测子系统还可包含一或多个带通滤波器314，所述一或多个带通滤波器314可如本文中进一步描述那样配置且可传输具有一或多个选定波长的光。光束分离器306、光束分离器312及(若干)带通滤波器314中的一或多者可经配置以选择性地传输具有一或多个选定波长的光且将不具有一或多个选定波长的光反射出检测子系统的检测路径或以其它方式进行阻挡，使得其不被检测器316检测到。
检测子系统还可包含一或多个带通滤波器318及检测器320。在图3中展示的配置中，将由光束分离器312反射的光引导到一或多个带通滤波器318，且由检测器320检测由一或多个带通滤波器传输的光。(若干)带通滤波器318及检测器320可如本文中描述那样进一步配置。光束分离器312可经配置以传输具有一或多个第一波长的光且反射具有不同于(若干)第一波长的一或多个第二波长的光。以这种方式，检测器316及320可检测具有不同波长的光。
在一个实施例中，照明子系统及检测子系统包含共同物镜及共同二向色镜或光束分离器，其经配置以将来自照明子系统的光源的光引导到晶片且将光从晶片引导到检测子系统的检测器。例如，如图3中展示，照明子系统及检测子系统两者可包含成为共同物镜的物镜308及成为共同二向色镜或光束分离器的光束分离器306。如上文描述，物镜308及光束分离器306经配置以将来自照明子系统的光源302的光引导到晶片310且将光从晶片引导到检测子系统的检测器316及/或检测器320。
在一个实施例中，通过基于晶片上的一或多个材料、所测量晶片的一或多个特性或其某个组合更改检测子系统的一或多个参数而选择由检测子系统检测到的光的一或多个波长。因此，如同照明波长范围，可取决于晶片材料及(若干)所测量晶片特性调整检测波长范围。由检测子系统检测到的(若干)波长可如本文中描述那样(例如，使用(若干)带通滤波器)或以所属领域中已知的任何其它适合方式更改。
在一个实施例中，检测子系统包含经配置以单独地且同时检测来自晶片的不同波长范围中的光的两个或两个以上通道。例如，计量工具可经配置以包含多个平行成像通道，所述多个平行成像通道通过二向色及带通滤波器组件的适合选择而使变动波长范围成像。在图3中展示的实施例中，所述通道中的一者可包含(若干)带通滤波器314及检测器316且所述通道中的另一者可包含(若干)带通滤波器318及检测器320。另外，计量工具可包含两个以上通道(例如，通过将一或多个额外光束分离器(未展示)插入到来自晶片的光的路径中，所述一或多个额外光束分离器中的每一者可耦合到检测器(未展示)及可能光谱滤波器(未展示)及/或其它光学元件(未展示))。包含(若干)带通滤波器314及检测器316的通道可经配置以检测第一波长带中的光，且包含(若干)带通滤波器318及检测器320的通道可经配置以检测第二波长带中的光。以这种方式，可通过不同通道同时检测不同波长范围的光。另外，不同波长范围可相互排斥(例如，通过一或多个波长分离)或可完全重叠(例如，一个波长范围可完全在另一波长范围内)或部分重叠(例如，多个波长范围可包含相同的一或多个波长，但第一波长范围中的至少一些波长与第二波长范围中的至少一些波长相互排斥，且反之亦然)。在一些实施例中，检测子系统包含经配置以测量来自晶片的跨波长范围的光的特性的光谱仪。例如，在图3中展示的实施例中，检测器316及320中的一或多者可为光谱仪。
如上文描述，检测子系统可经配置以基于光的波长选择性地且单独地检测来自晶片的光。以类似方式，如果照明子系统针对选择性照明角及/或偏光配置，那么检测子系统可经配置用于基于从晶片的角度(或收集角)及/或偏光而选择性地检测光。例如，检测子系统可包含一或多个孔径(未展示)，所述一或多个孔径可用于控制由检测子系统检测到的光的收集角。在另一实例中，检测子系统可包含来自晶片的光的路径中的一或多个偏光组件(未展示)，所述一或多个偏光组件可用于控制由检测子系统检测到的光的偏光。
计量工具还包含计算机子系统，所述计算机子系统经配置以使用响应于所检测光而由检测子系统生成的输出生成晶片的计量数据。例如，在图3中展示的实施例中，计量工具可包含计算机子系统322，所述计算机子系统322可通过图3中由虚线展示的一或多个传输媒体(其可包含“有线”及/或“无线”传输媒体)耦合到检测器316及320，使得计算机子系统可接收由检测子系统的检测器生成的响应于所检测光的输出。检测器的输出可包含例如信号、图像、数据、图像数据等。例如，(若干)检测器可为经配置以捕获晶片的(若干)图像的成像检测器。计算机子系统可如本文中描述那样进一步配置。计量数据可为本文中描述的计量数据中的任一者。计量数据可存储在(或输出为)计量结果文件。
应注意，本文中提供图3以大体上说明本文中描述的计量工具实施例的一些配置。显然，可更改本文中描述的计量工具配置以如在设计商业计量工具时通常执行那样优化计量工具的性能。另外，本文中描述的计量工具可包含现存计量工具(例如，通过将本文中描述的功能性添加到现存计量工具)，例如商业上可购自科磊公司的Archer、ATL、SpectraShape、SpectraFilm、Aleris、WaferSight、Therma-Probe、RS-200、CIRCL及轮廓仪工具。对于一些此类系统，本文中描述的方法可提供为现存计量工具的任选功能性(例如，除现存工具的其它功能性以外)。替代地，可“从头开始”设计本文中描述的计量工具以提供全新系统。
尽管图3中展示的计量工具是基于光或光学工具，但应理解，计量工具可经配置以另外或替代地使用不同类型的能量来执行本文中描述的测量。例如，计量工具可为基于电子束的工具(例如扫描电子显微镜(SEM)或透射电子显微镜(TEM))及/或基于带电粒子束的工具(例如聚焦离子束(FIB)工具)。此类计量工具可包含任何适合市售计量工具。
如上文描述，通过在晶片上的测量点阵列处对晶片执行测量的计量工具生成晶片的计量数据。测量点阵列可为规则测量点阵列，但这对于本文中描述的实施例并非必要的。另外，测量点阵列可为晶片上的二维测量点阵列。
可如本文中进一步描述那样确定的晶片上的测量点的密度可用于确定晶片上的测量点的确切位置。例如，基于晶片上的测量点的选定或预定密度，测量点可跨晶片均匀或规则地隔开，使得测量点具有跨晶片的选定或所期望密度。
在一个实施例中，计量工具在晶片的检验之前生成晶片的计量数据。在另一实施例中，在晶片的检验之前且独立于在晶片上检测到的缺陷确定测量点。出于数种原因，在晶片的检验之前生成计量数据(且视情况获取计量数据)可为有利的。例如，如本文中进一步描述，如果在缺陷检测之前生成计量数据，那么可在晶片的检验之前使用计量数据例如以生成在晶片的检验期间使用的关注区域。即使在检验之前或期间未使用计量数据(且代替地在已在晶片上检测到缺陷及/或完成晶片的扫描之后使用计量数据)，仍可在对其执行测量的晶片层的任何扫描、缺陷检测或检验之前生成计量数据。另外，如果在如本文中描述的晶片的检验之前生成计量数据，那么必须独立于所检测缺陷确定测量点，这是因为缺陷在测量之前尚未在晶片上检测到且因此不可供在确定测量点定位在何处时使用。
如本文中进一步描述，测量点的确切位置可不同于在晶片上检测到的缺陷的确切位置且可基于晶片上的测量点的所期望密度进行确定，所述密度通常将不同于晶片上的缺陷的密度。例如，测量点可配置成晶片上的阵列(例如，二维阵列)，且阵列中的点的密度可如本文中进一步描述那样确定。相比之下，可在晶片上按远高于晶片上的测量点的密度及频率检测缺陷。此外，可独立于在晶片上检测到的缺陷确定测量点位置，这是因为测量的目的未必是测量晶片上的缺陷的一或多个特性而是测量晶片的一或多个特性的变动，所述一或多个特性可包含晶片上的一或多个材料及/或晶片上的一或多个图案化结构。
在一些背景中，晶片的一或多个特性可被视为缺陷。例如，计量域与检验域之间的一个连结是如果(若干)特性达到偏离规格的足够大偏差，那么可在晶片处理期间发生缺陷。在本文中描述的实施例中，有目的地测量晶片的(若干)特性而不管变动是否使(若干)特性有缺陷。如果在预选择测量点中的一者处恰好存在缺陷，那么其实际上可影响在那个测量点处生成的计量数据。然而，(缺陷或使晶片有缺陷的(若干)特性的)此类测量并非本文中描述的测量的目标。
在一个实施例中，由计量工具生成的计量数据的至少一些值低于执行晶片的检验的检验工具的分辨率极限。例如，计量工具可经配置以具有高于检验工具(包含光学检验工具以及电子束检验工具)的分辨率。因此，检验工具将具有低于将用于执行本文中描述的测量的本文中描述的计量工具的分辨率。以这种方式，检验工具经配置使得由这些检验子系统生成的输出无法用于确定此类变动。
在一些实施例中，晶片上的测量点的密度小于由检验工具的检测器在晶片的检验期间生成输出的晶片上的检验点的密度。如本文中使用的术语计量独立于检验而执行且通常具有较低频率。例如，一般来说，测量点彼此隔开的距离将远大于检验点彼此隔开的距离。特定来说，在对晶片执行的大多数检验中，检验点大体上彼此重叠(在光、电子等扫描遍及晶片时)，使得将在晶片上检验的区域的部分均经受检验。因此，按照设计进行检验点的此重叠。因此，检验点的密度如此高，使得检验点至少彼此稍微重叠。相比之下，可期望将测量点的密度选择或确定为尽可能低(出于处理量及成本考虑)，同时仍对测量的所关注变动(本文中进一步描述)作出足够响应。例如，在晶片上的测量点处执行所期望测量(例如，晶片拓扑、膜厚度、CD等)，所述测量点足够密集以允许可靠地预测(例如，内插、外插等)晶片上的任何点的测量。
如本文中使用，如“测量点”或“检验点”中的术语“点”未必意味着测量或检验是“点”测量或检验。换句话说，如本文中使用，术语“点”意在指示执行测量或获取检验输出的位置或区域。然而，可跨晶片上的相对小区域(例如，晶片上的点或区域)执行在任何一个“点”处执行的测量或检验。以这种方式，如本文中使用的“测量点”意在指示由计量工具执行测量的晶片上位置或区域，且“测量点”中的每一者在晶片上彼此离散。另外，如本文中使用的“检验点”意在指示由检验工具生成检验输出的晶片上区域，但并非“检验点”中的每一者必须是彼此离散或隔开的，这是因为其在正常地执行检验时将大体上彼此重叠。
可针对不同使用案例使用测量点的不同最小“密度”。例如，膜厚度倾向于跨晶片相对缓慢地变动，因此膜厚度测量的密度可为相对低。在PWQ晶片上，每调制可执行某些CD测量以获得更可靠测量。因此，针对本文中描述的实施例“足够密集”的测量点的密度包含足够大的任何测量点密度以足够准确地预测非测量晶片位置的计量数据。
可以任何适合方式从在测量点处执行的测量确定或生成计量数据。换句话说，所属领域中的许多不同方法、算法、模型、函数等可用于从测量确定计量数据。可以这些已知方式中的任一者生成在本文中描述的实施例中使用的计量数据。另外，可在商业上可购自科磊公司的5D分析器系统上执行计量分析(例如，叠加及其它计量数据的模型化)。这个系统在行业中建立且含有先进计量分析的能力。可从这个系统或直接从计量工具(如果无需进一步模型化)递送计量数据。
在一个实施例中，计量数据包含膜厚度、图案化结构轮廓、CD、线边缘粗糙度(LER)、线宽粗糙度(LWR)及叠加测量中的一或多者。例如，在本文中描述的实施例中可尤其有用的(若干)晶片特性包含标定CD测量(例如特定结构中的线宽、线粗糙度(CD均匀性))、叠加测量及可影响晶片上的几何基元之间的距离的任何其它此(类)特性。换句话说，本文中描述的计量数据可包含对几何基元之间的距离有影响的任何及全部测量及/或(若干)晶片特性。在申(Shin)的“变动感知的先进CMOS装置及SRAM(Variation-Aware AdvancedCMOS Devices and SRAM)”第2章节，荷兰斯普林格(Springer Netherlands)，2016年，第19到35页中描述LER及LWR以及用于测量及确定这些特性的方法，其以引用方式宛如全文阐述那样并入本文中。本文中描述的测量还可如达菲等人在2018年4月28日发布的共同转让第2016/0116420号美国专利申请公开案中描述那样执行，所述公开案以引用方式宛如全文阐述那样并入本文中。本文中描述的实施例可如在这些参考案中描述那样进一步配置。
在另一实施例中，计量数据包含光刻聚焦计量及扫描仪调平数据中的一或多者。在额外实施例中，计量数据包含已知与图案化缺陷相互关联的晶片的特性的测量。例如，可关注扫描仪(即，用于将图案印刷在晶片上的工具)上的聚焦误差，这是因为此聚焦误差可导致晶片上的图案化缺陷。因此，计量数据可包含与所属领域中已知的光刻聚焦相关的任何晶片测量。另外，可从扫描仪本身或从在晶片定位在扫描仪中时或在扫描仪以其它方式将图案印刷在晶片上时执行的测量获取扫描仪调平数据。扫描仪调平数据可以技术中已知的任何适合方式生成及/或获取。此外，已知与图案化缺陷相互关联的晶片的特性的测量可包含上文描述的一些计量数据，例如膜厚度，其可引起图案化缺陷。此类测量的其它实例可包含但不限于晶片的平整度(例如，其特征可为跨晶片的膜厚度的变动及/或由例如晶片翘曲引起的晶片的最上表面相对于扫描仪的定位的变动)、晶片上的一或多个材料的折射率在将图案印刷在晶片上的期间的变动、在其中印刷图案化特征的层下方的图案化特征的相对或绝对位置等。这些测量可以所属领域中已知的任何适合方式执行。
在一个实施例中，计量工具未包含在系统中。例如，计量工具可包含在与本文中描述的系统实施例不同且分离的一个系统中。换句话说，计量工具可包含在与本文中描述的实施例物理地分离且可不与本文中描述的系统实施例共享任何共同元件的系统中。特定来说，如图1及3中展示，检验子系统可包含在一个系统中，计量工具可经配置为另一系统，且所述系统及计量工具完全物理地彼此分离且不共享共同硬件元件。
在此类实施例中，本文中描述的一或多个计算机子系统可经配置以从耦合到计量工具的计算机子系统及/或已由计量工具将计量数据存储在其中的存储媒体存取及获取计量数据。一或多个计算机子系统可从如本文中进一步描述的另一计算机系统或子系统或存储媒体获取计量数据。以这种方式，计量工具及包含本文中描述的一或多个计算机子系统的系统可为不同工具。计量数据可存储在数据库(例如商业上可购自科磊公司的Klarity)中，本文中描述的实施例可从所述数据库检索测量。
以这种方式，获取计量数据未必包含生成计量数据。例如，如上文描述，计量工具可经配置以生成计量数据且接着本文中描述的计算机子系统可从计量工具、计量工具的计算机子系统或其中已存储计量数据的存储媒体获取计量数据。因而，可已通过除本文中描述的实施例以外的系统生成所获取计量数据。然而，在一些实施例中，获取计量数据包含生成计量数据。例如，本文中描述的实施例可包含计量工具(如本文中进一步描述)，且因此本文中描述的系统实施例可经配置用于通过在测量点处对晶片执行测量而生成计量数据。替代地，本文中描述的系统实施例(或所述系统的一或多个元件)可经配置以引起计量工具对晶片执行测量。因此，获取计量数据可包含在测量点处对晶片执行测量。
在一个实施例中，计量工具并入到所述系统中，使得检验工具及计量工具共享所述系统的一或多个共同元件。图4说明此系统的一个实施例。所述系统包含检验工具模块400及计量工具模块402。包含在模块400中的检验工具可如本文中关于图1及2描述那样配置。包含在模块402中的计量工具可如本文中关于图3描述那样配置。所述系统还可包含耦合到检验工具及计量工具中的一或两者的计算机子系统404。计算机子系统404可根据本文中描述的任何其它实施例配置。
在一些实施例中，所述系统还包含额外模块412，且所述额外模块可经配置以对晶片执行一或多个额外过程。一或多个额外过程可包含例如缺陷重检、缺陷修复及/或任何其它质量控制相关过程。
可由计量工具及检验工具共享的一或多个共同元件可包含以下项中的一或多者：共同外壳406、共同晶片处置器408、共同电源410、计算机子系统404或其某个组合。共同外壳可具有所属领域中已知的任何适合配置。例如，所述系统的原始外壳可单纯地扩大以容纳计量工具及检验工具两者。以这种方式，计量工具及检验工具可经配置为单个单元或工具。共同晶片处置器可包含所属领域中已知的任何适合机械及/或机器人组合件。共同晶片处置器可经配置以使晶片在计量工具与检验工具之间移动，使得晶片可从计量工具直接移动到检验工具中而无需在过程之间将晶片放回其匣或其它容器中。共同电源可包含所属领域中已知的任何适合电源。计算机子系统可如本文中进一步描述那样耦合到计量工具及检验工具，使得计算机子系统可如本文中进一步描述那样与计量工具及检验工具交互。额外模块可以上文描述的相同方式并入到所述系统中。
计量工具的硬件可安置在与检验工具及包含在系统中的额外模块分离的测量腔室中。测量腔室可接近检验工具及额外模块横向或垂直地安置。例如，所述系统可经配置为可各自经配置以执行不同过程的模块集群。另外，测量腔室、检验工具及额外模块可接近所述系统的装载腔室414横向或垂直地安置。装载腔室可经配置以支撑多个晶片(或批次)，例如将在所述系统中处理的晶片的匣416。晶片处置器408可经配置以在测量及/或检验之前将晶片从装载腔室移除且将所测量及/或所检验晶片放置到装载腔室中。此外，测量腔室可安置在接近检验子系统的其它位置中，例如存在针对计量工具硬件的足够空间的任何位置及晶片处置器可配装使得晶片可在测量腔室与检验工具之间移动的任何位置。以这种方式，晶片处置器408、载物台(未展示)或另一适合机械装置可经配置以将晶片移动到所述系统的计量工具及检验工具及从所述系统的计量工具及检验工具移动晶片。
一或多个计算机子系统可经配置用于相对于晶片上的测量点的位置确定晶片上的至少两个位置的定位。相对于测量点位置确定晶片上的至少两个位置的定位可包含坐标系匹配。换句话说，针对计量及其它数据的正确叠加，坐标系及布局可在不同数据之间匹配。可匹配的参数可包含裸片大小、裸片中心位置(0,0裸片)、光罩(曝光场)大小及裸片/光罩原点。为测试坐标系的潜在正确匹配，可使已由计量工具测量的特定测量点成像在输出获取子系统上，使得由输出获取子系统报告的x,y位置可与计量工具中使用的x,y位置比较、相互关联及/或匹配。
因此，如上文描述，确定晶片上的至少两个位置相对于测量点位置的定位可包含某种坐标匹配。那个匹配可以数种不同方式执行。例如，所测量或检测晶片上的一或多个共同参考点可经识别且用于确定其中所使用及/或报告的不同坐标之间的一或多个偏移。接着，那一或多个偏移可用于将任何一个所报告位置从一个坐标系平移到另一坐标系。一旦所考虑位置已平移到计量坐标或测量点位置已平移到晶片位置坐标，就可确定相对于测量点位置的所考虑位置。
这些相对位置可以任何适合方式确定。例如，在坐标系匹配或平移之后，可识别与测量点位置相同(或基本上相同)的至少两个位置。这至少两个位置可包含至少部分与测量点位置重叠的任何晶片位置及/或仅完全定位在测量点位置内的晶片位置。另外，在坐标系匹配或平移之后，可识别基本上不同于测量点位置中的任一者的所考虑位置(其可包含大多数晶片位置)。在一些例子中，可单纯地在通过坐标系匹配或平移生成的共同坐标系中确定相对于测量点位置的至少两个位置。然而，确定相对于测量点位置的至少两个位置还可包含或替代地包含在通过坐标系匹配或平移生成的共同坐标系中确定至少两个位置中的每一者与一或多个最靠近测量点的(若干)位置之间的偏移或距离。因此，确定至少两个位置相对于测量点的(若干)位置的定位还可包含确定哪个(哪些)测量点最靠近至少两个位置，且那个信息还可与对应晶片位置一起存储。因此，一般来说，可在本文中描述的实施例中使用不同方法以在共同坐标系中确定至少两个位置与测量点位置之间的相对位置。
指派包含针对具有测量点的位置处的定位的至少两个位置，基于至少两个位置是定位在哪些测量点处而将在测量点的位置处生成的所获取计量数据指派到至少两个位置。例如，如上文进一步描述，确定相对于测量点位置的至少两个位置可包含确定至少两个位置中的任一者是否与相同坐标系中的测量点位置重叠或相同。如果测量点位置中的任一者与至少两个位置中的一者重叠或相同，那么计量工具已在所述一个位置处有效地执行测量，尽管此并非按照设计。在任何情况中，由于已针对具有与测量点位置相同或与测量点位置重叠的定位的至少两个位置有效地执行测量，因此可将在测量点位置处生成的计量数据指派到那些位置。以这种方式，如果至少两个位置中的一者定位在测量点中的第一者处，那么所述一个位置可被指派在测量点中的第一者处生成的计量数据；如果至少两个位置中的另一者定位在测量点中的第二者处，那么所述另一位置可被指派在测量点中的第二者处生成的计量数据；以此类推。
指派还包含针对具有与测量点的位置隔开的定位的至少两个位置，从在测量点处生成的计量数据及相对于测量点的位置确定的至少两个位置的定位预测至少两个位置处的计量数据。例如，在测量点处生成的计量数据可用于使用本文中描述的方法中的一者预测至少两个位置处的计量数据。由于至少两个位置的大部分通常将不具有与晶片上的测量点相同的定位，因此预测将是使本文中描述的实施例恰当地工作的重要步骤。
在一个实施例中，预测包含将来自测量点的所获取计量数据内插到相对于测量点的位置确定的至少两个位置的定位。内插在所属领域中可大体上被定义为给定数据范围内的值的预测。在预测步骤中使用的内插可包含所属领域中已知的任何适合内插方法。适合内插方法的实例包含但不限于线性内插、多项式内插、样条内插、非线性内插、经由高斯(Gaussian)过程的内插、多变量内插、双线性内插及双立方内插，其全部可以所属领域中已知的任何适合方式执行。
在另一实施例中，预测包含将来自测量点的所获取计量数据外插到相对于测量点的位置确定的至少两个位置的定位。外插在所属领域中可大体上被定义为给定数据范围外的数据的预测。针对计量与晶片位置相关性，晶片上的全部晶片位置的精确计量数据可为优选的。由于不会在全部晶片位置处执行计量测量(例如，由于进行计量测量所涉及的时间及费用)，因此可将计量数据外插到晶片位置。外插的准确度取决于晶片上的计量测量的密度及用于外插的模型。用于外插的模型取决于计量使用案例(CD、膜、叠加等)。存在可用于外插的不同方法。
一种此外插方法是基于等值线图的外插。例如，一旦已获取计量数据，就可以所属领域中已知的任何适合方式生成数据的等值线图。一旦等值线图可用，就可以用户定义栅格大小针对晶片上的每一点提取计量数据中的晶片特性的值。接着，可将这个计量值应用到那个相同栅格内的晶片位置。以这种方式，可根据晶片位置定位在其中的栅格的值将计量值指派到每一晶片位置。
另一此外插方法是基于模型化的外插，其对于叠加计量数据可为尤其有用的。基于初始叠加测量，可在5D分析器中生成模型。可基于测量的取样计划及用于将设计印刷在晶片上的曝光工具的模型确定模型的正确使用。基于可用模型，可针对跨晶片的用户定义的数目个测量点导出数据。5D分析器可将来自实际测量的模型化数据填入晶片上的任何定义点以获得跨晶片的相对大数目个模型化叠加数据。接着，这个数据可如同X及Y方向的任何其它计量数据那样使用。上文描述的等值线图方法可应用于每个晶片位置。
针对基于模型化的方法，可将所计算模型项导出到一或多个计算机子系统。如果将所测量的每一模型项及每一晶片以及模型的值导出到一或多个计算机子系统，那么所述(若干)计算机子系统可接着计算晶片上的每个位置的叠加值。这种方法将减少计量工具(或5D分析器)与一或多个计算机子系统之间的所要数据传送且将允许确定每一晶片位置的精确模型化叠加结果而非如上文描述的栅格的近似。尽管基于模型化的方法已在上文被描述为用于叠加数据，但这种方法可用于本文中描述的任何其它计量数据，这是因为5D分析器具有模型化任何计量数据的能力。
针对晶片上的位置中的一者，选择SBG规则还包含基于FOV中的几何基元之间的所确定距离确定与几何基元相关联的SBG规则的MC得分。以这种方式，所述方法包含使用设计计量及计量测量调制SBG复杂性。出于数种原因，使用设计计量及计量测量调制SBG复杂性是重要的。例如，具有相同SBG几何基元的设计中的不同位置可具有几何基元之间的不同设计距离。换句话说，隔开达第一尺寸的设计中的一个位置中的第一基元及第二基元还可在隔开达不同于第一尺寸的第二尺寸的设计中的另一位置中找到。可直接从设计意图文件测量或确定这些局部设计尺寸(及其在设计中的不同位置处的差异)。相同SBG几何基元的不同例子还可在晶片上(在印刷在晶片上的设计(多个裸片或场)的多个例子中的相同位置处及/或在印刷在晶片上的设计(裸片或场)的单个例子中的相同SBG几何基元的多个例子处)具有不同特性。例如，将图案化特征形成在晶片上所使用的工艺(例如，光刻、蚀刻、其组合、(若干)其它工艺等)可引起尺寸及其它特性(例如，一个特征相对于另一特征的空间关系、叠加等)从设计尺寸及其它特性变动。在一个此实例中，如果晶片上的两个线之间的空间的两侧上的线的宽度小于其设计宽度，那么所述空间的宽度可从其设计宽度增加。在另一此实例中，如果晶片上的空间的任一侧上的两个图案之间的叠加移位改变，那么所述空间的宽度可从其设计宽度增加(可在多图案化工艺中将两个图案形成在晶片的相同层上或可在多个图案化工艺中将两个图案形成在晶片的不同层上)。因此，无法从晶片的设计估计或确定由于对晶片执行的工艺(或晶片本身)所致的几何基元(包含其间的距离)的此类改变。然而，几何基元的此类改变可通过本文中描述的实施例(例如，经由内插)估计或确定。
本文中描述的实施例解决当前使用的SBG方法及系统的若干问题。例如，在当前指定SBG规则时，其存在某些缺点，所述缺点由本文中描述的实施例解决。此缺点的一个实例是虽然缺陷位置中的图案及影响所述位置处的缺陷形成的周围图案可分别受限于短程及长程窗的大小限制，但在由规则诱导的位置处不存在临界性的进一步细化，这是因为当前使用的SBG方法及系统不考虑指定那个规则的各种几何基元之间的实际距离。此缺点的另一实例是SBG规则是基于识别几何基元的存在而非其计数。对计数的这个盲目性还平移到规则，例如如果相同规则由于存在相同类型的多个基元而多次命中十字位置，那么SBG当前不记录这些多次命中。此缺点的额外实例是在命中相同十字位置的不同规则的情况中出现类似但技术上更容易的状况。
仅在规则R∈R(其中规则R是一组规则R的元素)命中位置(x,y)时在设计点(x,y)处定义规则R∈R的空间调制复杂性函数(smcf)CR(x,y)；否则，其是0。点(x,y)处的smcf CR(x,y)的值是基于来自那个点处的十字定位的规则R中的相关基元的距离。这些相关基元是本文中进一步描述的攻击基元(attacking primitive)。应注意，相同规则的多个版本现在可命中相同(x,y)位置，且因为其smcf值不同，所以可导致(x,y)处的临界性的高值等于smcf的最大值。
如本文中进一步描述，我们制定将允许定义每个规则的smcf的一般原理。这些一般原理将允许不仅产生全部SBG规则的smcf(例如，参见班纳吉(Banerjee)等人在2017年6月29日发布的第2017/0186151号美国专利申请公开案，所述专利申请案以引用方式宛如全文阐述那样并入本文中)，而且产生可在未来定义的任何SBG规则的smcf。还如本文中进一步描述，我们使用SBG规则的smcf的概念来提供其MC的定义。本文中描述的实施例可如在上文参考的专利申请公开案中描述那样进一步配置。
当考虑几何基元的方向力场(DFF)时，将从几何基元及周围发出的DFF想象为缺陷位置的十字中心处的缺陷的成因。针对凸角及凹角基元，这些场的影响区连同其相关联方向在图5中分别被展示为实例500及502。几何基元在这个图中由实心黑色区域指示，且其DFF的影响区与其相关联方向在这个图中分别由灰色阴影区域及箭头指示。注意实例502中的凹性的内爆(implosive)性质(即，将影响区引导到图案化特征中)。图5中的实例504展示与线端(即，线尖端)基元相关联的DFF的影响区。图5中的实例506展示与线(即，边缘)基元相关联的DFF的影响区。应注意，虽然我们已使用黑点来定义上文参考的专利申请公开案中的线基元的规则，但实际基元是如实例506中以黑色显示的线段。点范例通过在每一象限中定义恰当基元而帮助指定规则--此处无需如此。
尽管其未用于当前组SBG规则中，但凸出(jog)基元被视为重要几何基元且可用于本文中及未来的SBG规则中。为完整起见，在图5中的实例508中展示与凸出基元相关联的DFF的影响区。
通过首先在设计空间中固定其中形成缺陷及/或其中针对其执行本文中描述的步骤的晶片位置的点(x,y)而指定SBG规则。点(x,y)是十字中心，围绕其形成由影响范围定界的象限，且这些象限中的几何基元的共现指定SBG规则。如本文中定义，SBG规则中的攻击基元是那个SBG规则的影响范围中的几何基元，其DFF的分量指向那个SBG规则的十字中心。空间调制SBG规则中的攻击基元的重要性在于其相对于规则的smcf的制定中的十字中心的距离。
SBG规则经制定使得引起缺陷的影响是沿水平方向或垂直方向或两者。规则配置是否具有水平方向或垂直方向取决于那些方向中的哪一者给出较高临界性。如本文中定义，规则配置的最高临界性的方向被称为那个规则配置的正则方向。从如上文参考的专利申请公开案中描述的SBG规则的观察，容易地确定给定配置的规则的正则方向性。作用于几何基元的方向上的二面群D8(其中二面群是抽象代数中的n边多边形的对称群组)允许相对于D8变换不变地评估SBG规则中的每一者。对于当前状况更重要的是，其允许我们在预计算状态中确定每一规则的每个D8配置的正则方向。
smcf CR(x,y)可定义如下。在位置(x,y)处放置十字。这对应于围绕其定义影响窗的规则R的十字中心。其标记所考虑的推定缺陷位置或晶片位置。确定规则R的配置的正则方向。使d1、…、dN为来自十字沿其正则方向(水平或垂直)的规则R配置的N个攻击基元Π1、…、ΠN的非负距离。接着，smcf CR(x,y)被定义为：
Figure BDA0002719313960000261
其中Di是对应于距离di的标称设计距离，如本文中进一步描述。指数ki被定义为：如果Πi是线基元，那么ki被定义为等于1，且如果Πi是点基元，那么ki被定义为等于2。复杂性系数ai>0是从一组SBG规则的用户定义复杂性计算的常数。
最重要的是，上述方程式的右手侧具有以下期望性质。距离di的任何减小将增加smcf CR(x,y)的值。其它均相同，位置(x,y)处的R的“子规则”R'的smcf CR'(x,y)的值将低于CR(x,y)。
以下关注起源于上述方程式的检验：在十字(沿其正则方向)的哪个位置(x,y)处，规则的复杂性值等于用户定义复杂性？如果未指定此位置，那么规则R的用户提供复杂性值C[R]无值，这是因为上述方程式中的空间调制复杂性值独立于其。为解决这个问题，我们首先规定规则R的标称状态R0，其包含指定R的标称设计支配配置及指定R的十字的正规化定位。一旦规定规则R的标称状态R0，其就将用于确定对应于R的第i个攻击基元Πi的距离di的标称设计距离Di。
针对任何设计，指定标称最小图案化特征(例如，空间及迹线)尺寸。这些尺寸用于产生如上文参考的专利申请公开案中描述的标称长程及短程影响窗大小。其还可用于产生规则的标称设计支配配置。例如，如果S及T分别表示最小空间及迹线尺寸，那么在图6中展示SBG V5规则16的标称配置，其中细线602、604及606的宽度均为T，且其间的空间均具有宽度S。长程影响窗600及短程影响窗608具有如在上文参考的专利申请公开案中描述那样确定的大小。长程及短程窗可以原点0为中心，原点0是具有起始点612及结束点614且在命中范围610中的命中线段的中点，命中范围610的区域由图6中的浅灰色阴影区域展示。
接着，还规定规则的十字的正规化定位，使得可计算对应于攻击基元Πi距十字的距离di的标称距离Di且将其应用到上述方程式。观察到在十字沿规则的正则方向从起始点移动到结束点时，在被称为沿那个方向的命中线段的线段上的连续位置处发生规则命中。在图6中，例如，展示SBG V5规则16的命中线段以及其相应起始点612及结束点614。应注意，取决于长程及短程窗大小，相同规则命中正交于正则方向的连续命中线段的连续谱区--即命中范围--图6中展示的命中范围610。如本文中定义，规则的十字的正规化定位被定义为在那个规则的命中线段的开始定位与结束定位之间的中间位置。鉴于空间及迹线尺寸S及T，可确定规则R的配置的标称设计支配配置及其十字的正规化定位--这构成规则R的标称状态。规则R的标称状态用于找到对应于R的第i个攻击基元Πi的距离di的标称设计距离Di。
一旦已如上文描述那样确定规则R的标称状态R0，就可解决并入用户定义复杂性的问题。如本文中描述，规则R在其十字的正规化定位处的标称状态R0下的复杂性是规则R的用户定义复杂性cR。由于在规则R的标称状态R0的正规化十字定位处，距离di等于其对应标称设计距离Di，因此组合这个定义与上述方程式得出：cR＝a1+a2+…+aN。鉴于一组SBG规则，使用与每一规则相关联的用户定义复杂性，我们可确定复杂性系数ai的(最可能)值。
可基于上述考虑定义且由以下观察引导SBG规则的MC得分。针对触发规则的几何基元的空间分布，单个临界性值应足够--即每个位置(x,y)具有如由其smcf给出的一组连续值将使检验或重检取样使用案例难以返回单个得分。命中线段的极点处的smcf值可为无限大的，这是因为到攻击基元中的一者的距离可为0。这种现象导致更进一步不便。如本文中定义，命中线段上的规则R的MC得分是其十字在命中线段上的正规化定位处的其smcf的值。因此，尽管任何SBG规则可具有针对其确定的MC得分的分布，但本文中描述的实施例可报告且使用任何SBG规则的单个MC得分。
针对晶片上的位置中的一者，选择SBG规则进一步包含基于MC得分针对所述一个位置选择SBG规则中的一者。在一个实施例中，选择SBG规则中的一者包含将具有MC得分的最大值的SBG规则中的一者识别为所述一个位置的最可能SBG规则且针对所述一个位置选择最可能SBG规则。词组“最可能(most possible)”具有类似于“最可能(most probable)”的严格数学定义。例如，对于针对其执行本文中描述的步骤的晶片上的每一位置，可生成包含“命中”那个位置的一或多个规则的规则命中列表。针对命中列表中的每一规则，MC得分可如本文中描述那样确定。接着，可将位置的最可能规则确定为具有针对那个位置的命中列表中的每一规则确定的MC得分的最大值的SBG规则。
因此，如本文中使用的复杂性的基础对应于复杂性的可能性量度，其中联合的复杂性是其成分的最大值。这与复杂性的竞争概率量度形成对比，其中联合的复杂性是其不相交成分的总和。出于数种原因，针对本文中描述的实施例，复杂性的可能性量度比概率量度更方便。例如，复杂性的可能性量度是临界性工作方式的天然制定，例如，最复杂规则“获胜”。在另一实例中，加成概率理论量度必须计算交叉(也被称为共同)基元且减去那个配置的复杂性，这引入进一步程度的复杂化及因此计算。当尤其相较于本文中描述的计算考虑超过两次的多次命中时，加剧这些复杂化。在额外实例中，人类更容易对最大测量结果进行理解且除错。相比之下，加成测量结果通常难以理解，这是因为不可避免地混淆多次命中及其交叉点的效应。
一或多个计算机子系统还经配置用于基于针对晶片上的至少两个位置选择的SBG规则对所述至少两个位置排序。位置的排序可取决于针对其执行实施例的步骤的应用而变动。例如，在一个实施例中，排序包含将至少两个位置分为群组，使得针对群组中的一者中的位置中的每一者选择的SBG规则是相同的。以这种方式，排序可包含通过针对位置选择的SBG规则对位置进行分组(使得针对其选择相同SBG规则的位置在相同群组中且针对其选择不同SBG规则的位置在不同群组中)。排序还可包含或替代地包含基于针对位置选择的SBG规则对位置进行优先排序。对位置进行优先排序可包含将较高优先级指派到针对其选择具有较高MC得分的SBG规则的位置对比被指派具有较低MC得分的SBG规则的其它位置。如果排序包含如上文描述的分组，群组可以类似方式优先排序。排序结果可用于本文中描述的一或多个其它步骤。
在一个实施例中，晶片上的至少两个位置包含通过检验在晶片上检测到的缺陷的位置，且排序包含基于针对至少两个位置选择的SBG规则对在至少两个位置处检测到的缺陷取样。以这种方式，本文中描述的实施例可用于使用计量SBG进行重检(或其它)取样。通过检验在晶片上检测到的缺陷的位置可如本文中描述那样(例如，通过或从检验工具)确定或获取。可以数种不同方式基于针对缺陷位置选择的SBG规则对缺陷取样。例如，在一个实施例中，晶片上的至少两个位置包含通过检验在晶片上检测到的缺陷的位置，且排序包含基于针对至少两个位置选择的SBG规则对缺陷进行优先排序以供缺陷重检。本文中描述的实施例的一个优点是重检样本的更好的优先排序。
在此实施例中，取样可包含比较针对缺陷的位置选择的SBG规则的MC得分且在具有较低MC得分的其它缺陷之前选择具有最高MC得分的缺陷。在一个此实例中，可以缺陷的SBG规则的MC得分的递降次序对缺陷取样。如果缺陷位置基于其SBG规则而排序为群组，那么对缺陷取样可包含确定不同群组的不同取样方案(例如，样本数目、群组群体的百分比)，使得一些群组(例如，被指派具有较高MC得分的SBG规则的群组)比其它群组(例如，被指派具有较低MC得分的SBG规则的群组)更频繁地取样，使得按相同速率、数目、频率等对每一群组取样，使得选择具有群组中的一或多者中的最多样化特性的缺陷，使得从群组中的一或多者随机地或以任何其它适当方式选择缺陷。
在图7中展示使用计量SBG执行的重检取样的初始流程的一个实施例。经发送以供检验的晶片可为已在特定测量点处对其执行计量测量的晶片的子集，且这些计量测量已经记录且可由晶片ID存取。替代地，已对将检验的晶片批次中的至少一些晶片执行计量测量。计量测量可如本文中进一步描述那样执行以由此生成本文中描述的计量数据中的任一者。这些测量以及其已经历的过程及计量工具的所估计参数接着用于估计经发送以供检验的晶片上的计量数据。例如，估计计量数据可包含预测尚未执行测量的晶片位置处的计量数据，这可如本文中进一步描述那样执行。
已在图7中高级地展示全部这些细节，其中晶片702(例如，多图案化晶片)被展示为发送到计量工具700及检验工具706两者。计量工具700可包含本文中描述的计量工具中的任一者，包含CD及叠加工具。检验工具706可包含本文中描述的检验工具中的任一者，包含BBP检验工具。
计量工具生成晶片上的特定目标位点处的计量数据704(例如，CD及/或叠加测量)。CD测量工具可提供对例如迹线的图案化特征的局部形态的测量，且叠加测量工具可提供多个图案及/或层之间的严格仿射变换。检验工具生成(若干)晶片上的所检测缺陷位置708。将计量数据704及所检测缺陷位置708馈送到数据分析710，可由5D分析器上的内插模块执行所述数据分析710以提供缺陷位置处的计量估计712(例如，缺陷位置处的CD及叠加估计)。
鉴于所检测缺陷位置708的列表，(若干)计算机子系统714(其可包含本文中描述的(若干)计算机子系统中的任一者及/或主要UI)可请求设计数据库(例如，其可存储在基于设计的分格化(DBB)服务器716上)输出与以每个缺陷位置(或两个或两个以上缺陷位置)为中心的指定物理尺寸(例如，2um或4um)的视场(FOV)交叉的全部设计多边形。DBB服务器输出缺陷位置718处的设计，所述设计可包含具有设计信息(例如，多图案相关信息)的一组设计文本文件，每一缺陷位置(或两个或两个以上缺陷位置)一个文件。以这种方式，DBB服务器可输出设计的基本上小、离散部分，一个部分对应于所考虑缺陷位置中的每一者。DBB服务器可具有所属领域中已知的任何适合配置。还可从本文中描述的设计数据中的任一者及/或通过本文中描述的(若干)计算机子系统或工具(例如，EDA工具)中的任一者获取设计信息。
设计呈现720可使用缺陷位置718处的设计来(按用户定义像素大小)呈现图像722，所述图像722展示指定FOV中的全部设计多边形，其中相同图案中的每个多边形具有相同颜色且不同图案中的多边形具有不同颜色。换句话说，所呈现图像可包含一些标记(例如，颜色)以指示在不同光刻步骤中形成在晶片上的图案。设计呈现可以所属领域中已知的任何适合方式执行。设计呈现生成说明设计意图的图像(意味着意图形成在晶片上而非将形成在晶片上或通过例如检验工具的工具成像的设计数据)。以这种方式，所呈现图像722提供对其操作SBG规则的数据的设计信息部分(例如，几何基元信息)。因此，在图7中展示的初始流程结束时，存在两条信息，即每个所考虑缺陷位置处的计量估计712及所呈现图像722。
在一个此实施例中，通过将针对至少两个位置选择的SBG规则输入到基于学习的模型中而执行取样。例如，可由基于机械学习的算法执行取样，所述算法在如同MC得分的计量SBG特征上训练且使用这些特征来产生样本。本文中描述的实施例的一个优点是基于机器学习的取样的更好的特征。
(若干)计算机子系统，例如，计算机子系统36及/或(若干)计算机子系统102可经配置以执行包含基于学习的模型的一或多个组件(未展示)。基于学习的模型可经配置为深度学习模型。一般来说，“深度学习”(也被称为深度结构化学习、阶层式学习或深度机器学习)是基于尝试模型化数据中的高级抽象的一组算法的机器学习的分支。在简单情况中，可存在两组神经元：接收输入信号的神经元及发送输出信号的神经元。当输入层接收输入时，其将输入的经修改版本传递到下一层。在基于深度学习的模型中，输入与输出之间存在许多层(且所述层并非由神经元制成但其可有助于将所述层视为由神经元制成)，从而允许算法使用由多个线性及非线性变换构成的多个处理层。
深度学习是基于数据的学习表示的机器学习方法的更广泛族的部分。观察(例如，图像)可以许多方式(例如每像素强度值的向量)或以更抽象方式(如一组边缘、特定形状区等)表示。一些表示优于其它表示之处在于，简化学习任务(例如，面部辨识或面部表情辨识)。深度学习的一个前景是使用有效算法来取代手工制作特征以供无监督或半监督式特征学习及阶层式特征提取。
机器学习可大体上被定义为对计算机提供在未经明确编程的情况下学习的能力的一种类型的人工智能(AI)。机器学习致力于开发可教示自身在暴露于新数据时生长及改变的计算机程序。换句话说，机器学习可被定义为“赋予计算机在未经明确编程的情况下学习的能力”的计算机科学的子领域。机器学习探索可从数据学习且对数据作出预测的算法的研究及构造—此类算法凭借通过从样本输入建立模型来作出数据驱动预测或决定而克服以下严格静态程序指令。
本文中描述的机器学习可如在杉山(Sugiyama)的“静态机器学习导论(Introduction to Statistical Machine Learning)”，摩根考夫曼(Morgan Kaufmann)，2016年，534页；杰巴拉(Jebara)的“区分性、生成性及模仿性学习(Discriminative,Generative,and Imitative Learning)”，麻省理工学院论文(MIT Thesis)，2002年，212页；及汉德(Hand)等人的“数据挖掘的原理(自适应计算及机器学习)(Principles of DataMining(Adaptive Computation and Machine Learning))”，麻省理工学院出版社(MITPress)，2001年，578页中描述那样进一步执行，所述文献以引用方式宛如全文陈述那样并入本文中。本文中描述的实施例可如在这些参考案中描述那样进一步配置。
在图8中展示使用计量SBG执行的重检取样的最终流程(图7中展示的流程的接续)的一个实施例。其以初始流程中生成的两件信息--每个所考虑缺陷位置处的计量估计712及所呈现图像722开始，且生成每个所考虑缺陷位置的MC得分。
在图8中将所呈现图像722输入到形状基元提取800，所述形状基元提取800处理所呈现图像以生成输出802，即每个缺陷位置FOV处的SBG基元组。将这些基元图像中的每一者传递通过SBG规则提取引擎804产生记录命中每个所考虑缺陷位置的全部规则的规则命中列表806。
鉴于规则命中列表806及基元图像列表802，计量复杂性评分器808计算在计算命中每个所考虑缺陷位置的每一规则的MC得分中所涉及的各种几何基元之间的设计意图中的各种距离。此外，使用对应计量估计列表712，计量复杂性评分器808确定这些几何基元的移位，以便细化每个缺陷位置处的基元之间的距离。这个步骤可如本文中进一步描述那样执行。与仅从设计意图获得的MC得分相比，这个细化提供每一规则命中的更准确MC得分。最终，计量复杂性评分器808计算命中每个所考虑缺陷位置的每一规则的MC得分及具有每个所考虑缺陷位置处的最大MC得分的最可能规则，且在列表810中输出这个信息。这些步骤可如本文中进一步描述那样执行。
接着，通过取样812使用MC得分连同列表810中的规则信息以产生缺陷位置的优先排序样本(例如，以递降优先次序排序以供重检)。这个取样可使用即开即用算法执行，所述算法使用列表810中的信息，尤其是MC得分，来产生优先排序样本，如同萨拉斯瓦图拉(Saraswatula)等人在2019年3月7日发布的第2019/0072858号美国专利申请公开案中描述的循环方案，所述公开案以引用方式宛如全文阐述那样并入本文中。本文中描述的实施例可如在这个专利申请案中描述那样进一步配置。还可使用基于机械学习的算法执行取样，所述算法在如同MC得分的计量SBG特征上训练且使用这些特征来产生优先排序样本。接着，随后将这个样本发送到工具814，所述工具814可为SEM重检工具或任何其它适合缺陷重检工具，其访问且捕获样本中指定的缺陷位置处的高分辨率图像816，例如，SEM图像。缺陷位置的样本还可由一或多个其它工具用于一或多个其它过程(例如，计量、缺陷修复等)。
在一些实施例中，至少两个位置包含SBG规则命中位置，且一或多个计算机子系统经配置用于通过针对与SBG规则中的一或多者相关联的几何基元搜索晶片的设计而识别SBG规则命中位置。这个步骤可作为计量SBG的微关注区域(MCA)生成使用案例的部分执行。
图9描绘可通过本文中描述的实施例执行以使用计量SBG生成MCA的步骤的一个实施例。在这种情况中，通过设计数据库加载器904将驻留在服务器902中的晶片批次900的设计数据加载到设计数据906中，所述设计数据906可具有所属领域中已知的任何适合格式，例如RDF设计数据格式、商业上可购自科磊公司的专属设计数据格式或保护设计用户及设计拥有者两者免受敏感信息泄漏的任何其它格式。接着通过SBG引擎908对设计数据进行操作，所述SBG引擎908使用图8中展示的形状基元提取800提取形状基元，找到其中使用图8中的规则提取引擎804触发每一规则的位置且生成SBG规则命中位置916。这个设计分析程序可为对任何设计意图数据的一次性设置步骤且可如本文中进一步描述那样执行。
通过计量工具910，例如，CD及/或叠加计量工具实行对晶片批次900的计量测量。计量工具生成批次900中的晶片的样本(中的一或多者)上的特定测量点处的计量数据912，例如，CD及/或叠加测量。如果计量工具是CD计量工具，那么计量工具可提供对晶片样本上的迹线或其它图案化特征的局部形态的测量。如果计量工具是叠加计量工具，那么计量工具可提供晶片样本上的多个图案及/或层之间的严格仿射变换。将这些结果馈送到数据分析914(其可为5D分析器中的内插算法模块)中以提供批次中的晶片的计量估计918，所述计量估计可包含批次900中的晶片上的每个所考虑位置的CD及/或叠加估计。替代地，可仅在由SBG引擎908触发的SBG规则命中位置916处确定计量估计918，这个相依性在图9中由将916结合到918的虚线展示。将命中位置916及计量估计918馈送到计量复杂性评分器920，所述计量复杂性评分器920生成MC得分及在批次900中的每一晶片上的全部(或至少一些)命中位置916处触发的最可能规则。这些步骤可如本文中进一步描述那样执行。
在一个实施例中，一或多个计算机子系统经配置用于基于针对至少两个位置选择的SBG规则生成所述至少两个位置的关注区域。如本文中进一步描述，通常在所属领域中提及的“关注区域”是为检验目的而受到关注的样品上的区域。有时，关注区域用于区分在检验过程中被检验的样品上的区域与未被检验的样品上的区域。另外，关注区域有时用于区分将使用一或多个不同参数检验的样品上的区域。例如，如果样品的第一区域比样品上的第二区域更关键，那么可使用高于第二区域的敏感度检验第一区域，使得使用较高敏感度在第一区域中检测缺陷。可以类似方式在关注区域之间更改检验过程的其它参数。关注区域还可为“微关注区域”，其中其尺寸可为基本上小的，例如约几个(小于10个)像素。
在一些实施例中，可对于针对其执行步骤的每一位置(例如，每个SBG规则命中位置)生成关注区域或关注区域信息。然而，在一些例子中，本文中描述的实施例的结果可指示并非每个SBG规则命中位置均需要关注区域。例如，在一些例子中，可将截止应用到针对晶片位置中的每一者选择的SBG规则的MC得分，且可不针对其选定SBG规则不具有高于截止的MC得分的位置生成关注区域。仅针对其选定SBG规则具有高于某个阈值的MC得分的位置生成关注区域可为有利的，这是因为即使晶片上的两个位置具有相同几何基元(其间具有相同设计距离)，所述两个位置的计量数据仍可足够不同，使得所述位置中的一者具有足够高以保证关注区域的MC得分而所述位置中的另一者具有不够高而难以证明关注区域的MC得分。因此，生成关注区域可包含基于针对不同晶片位置选择的SBG规则的MC得分确定将针对哪些晶片位置生成哪些关注区域且将不针对哪些晶片位置生成哪些关注区域。
生成关注区域还可包含确定处理关注区域所使用的一或多个其它参数。例如，生成关注区域可包含将检验参数指派到其中选定SBG规则具有较高MC得分的晶片位置的关注区域，这导致这些关注区域使用高于其中选定SBG规则具有较低MC得分的晶片位置的关注区域的敏感度进行检验。可针对关注区域生成步骤中的关注区域确定任何过程(例如，计量过程)的任何其它参数。可将关注区域生成步骤的结果输出到配方(例如，检验配方)，使得可在使用那个配方执行的过程中使用关注区域。另外，关注区域生成可包含生成关注区域的任何其它适合信息(例如，位置、尺寸、关注区域ID、关注区域群组ID、用于不同关注区域的(若干)参数等)。
在进一步实施例中，一或多个计算机子系统经配置用于基于针对至少两个位置选择的SBG规则对所述至少两个位置的关注区域进行优先排序。本文中描述的实施例的一个优点是用于检验的MCA的更好的优先排序。关注区域(或MCA)可如本文中进一步描述那样(例如，基于与针对关注区域选择的SBG规则相关联的MC得分)优先排序。
在另一实施例中，一或多个计算机子系统经配置用于生成晶片的背景映射，其中针对至少两个位置选择的SBG规则与所述至少两个位置相关联，且所述系统包含检验工具，所述检验工具经配置以使用基于背景映射定义的一或多个检验参数执行晶片的检验。例如，图9中展示在每一晶片(或至少一个晶片)上的命中位置916可转换为批次中的晶片的背景映射922，且所述背景映射可具有被称为运行时间背景映射(RTCM)的科磊公司专属格式或所属领域中已知的任何其它适合格式。背景映射可用于生成(或修改)批次中的晶片的检验配方924，所述检验配方924可由检验器926用于基于所触发规则(例如，SBG规则命中位置)、所计算MC得分(例如，由MC评分器确定)及所识别的最可能规则(针对至少两个晶片位置选择的SBG规则)而将不同敏感度指派到晶片上的不同区域。此检验将有利地是批次900中的晶片(及可能相同类型的其它晶片批次)的对热点更敏感且不太容易具有公害的检验。
因此，背景映射可不包含如本文中描述那样生成的关注区域。代替地，基于包含在背景映射中的信息，检验工具可使用检验配方确定将检验晶片上的哪些区域及使用哪些参数。将检验的区域及将用于检验的参数可如本文中进一步描述那样(例如，基于对于针对其执行本文中描述的步骤的每一晶片位置选择的SBG规则所确定的MC得分)确定。虽然此背景映射可最适合于在检验过程中使用，但背景映射还可用于对晶片执行的任何其它过程，例如缺陷重检过程、计量过程、缺陷修复过程等。此类过程的参数可基于如本文中进一步描述的背景映射而变动。
本文中描述的全部方法可包含将方法实施例的一或多个步骤的结果存储在计算机可读存储媒体中。结果可包含本文中描述的结果中的任一者且可以所属领域中已知的任何方式存储。存储媒体可包含本文中描述的任何存储媒体或所属领域中已知的任何其它适合存储媒体。在已存储结果之后，结果可在存储媒体中存取且由本文中描述的方法或系统实施例中的任一者使用，经格式化以显示给用户，由另一软件模块、方法或系统等使用以对晶片或相同类型的另一晶片执行一或多个功能。此类功能包含但不限于：对由(若干)计算机子系统取样的缺陷执行缺陷重检(或其它)过程；基于由(若干)计算机子系统执行的优先排序缺陷的结果而重检晶片上的缺陷；基于由(若干)计算机子系统执行的生成及/或优先排序关注区域的结果而检验晶片；及使用由(若干)计算机子系统生成的背景映射执行晶片的检验。
本文中描述的实施例还可与帕利霍尔(Plihal)等人在2019年2月28日发布的第2019/0067060号美国专利申请公开案中描述的系统及方法组合，所述公开案以引用方式宛如全文阐述那样并入本文中。本文中描述的实施例可如在这个专利申请案中描述那样进一步配置。
系统的实施例中的每一者可根据本文中描述的(若干)任何其它实施例进一步配置。
另一实施例涉及一种用于基于形状计量的晶片位置排序的计算机实施方法。所述方法包含上文描述的选择SBG规则及排序步骤。
所述方法的步骤中的每一者可如本文中进一步描述那样执行。所述方法还可包含可由本文中描述的输出获取子系统、(若干)计算机子系统及/或(若干)系统执行的(若干)任何其它步骤。所述方法的步骤可通过可根据本文中描述的实施例中的任一者配置的一或多个计算机子系统执行。另外，上文描述的方法可通过本文中描述的系统实施例中的任一者执行。
额外实施例涉及一种非暂时性计算机可读媒体，其存储可在计算机系统上执行以用于执行用于基于形状计量的晶片位置排序的计算机实施方法的程序指令。在图10中展示一个此实施例。特定来说，如图10中展示，非暂时性计算机可读媒体1000包含可在计算机系统1004上执行的程序指令1002。计算机实施方法可包含本文中描述的(若干)任何方法的(若干)任何步骤。
实施方法(例如本文中描述的方法)的程序指令1002可存储在计算机可读媒体1000上。计算机可读媒体可为存储媒体，例如磁盘或光盘、磁带或所属领域中已知的任何其它适合非暂时性计算机可读媒体。
程序指令可以各种方式中的任一者实施，包含基于程序的技术、基于组件的技术及/或面向对象技术等。例如，根据期望，程序指令可使用ActiveX控件、C++对象、JavaBeans、微软基础类(“MFC”)、SSE(流式SIMD扩展)或其它技术或方法实施。
计算机系统1004可根据本文中描述的实施例中的任一者配置。
鉴于本描述，本发明的各个方面的进一步修改及替代实施例对于所属领域技术人员将是显而易见的。例如，提供用于基于形状计量的晶片位置评分的方法及系统。因此，本描述应仅解释为说明性的且是出于教示所属领域技术人员实行本发明的一般方式的目的。应了解，本文中展示及描述的本发明的形式应被视为目前优选实施例。元件及材料可取代本文中说明及描述的元件及材料，部分及过程可颠倒，且可独立地利用本发明的特定特征，全部如所属领域技术人员在获益于本发明描述后将是显而易见的。在不脱离如所附权利要求书中描述的本发明的精神及范围的情况下，可对本文中描述的元件进行改变。

Claims (31)

1.一种经配置用于基于形状计量的晶片位置排序的系统，其包括：
一或多个计算机子系统，其经配置用于：
针对晶片上的至少两个位置选择基于形状的分组规则，其中针对所述晶片上的所述位置中的一者，选择所述基于形状的分组规则包括：
通过使用所述晶片上的一个位置的计量数据修改所述晶片的设计中的几何基元之间的距离而确定以所述一个位置为中心的视场中的所述几何基元之间的距离；
基于所述几何基元之间的经确定距离确定与所述视场中的所述几何基元相关联的用于基于形状的分组规则的计量复杂性得分；及
基于所述计量复杂性得分针对所述一个位置选择所述基于形状的分组规则中的一者；及
基于针对所述晶片上的所述至少两个位置选择的所述基于形状的分组规则对所述至少两个位置排序。
2.根据权利要求1所述的系统，其中所述选择所述基于形状的分组规则中的一者包括将具有所述计量复杂性得分的最大值的所述基于形状的分组规则中的一者识别为所述一个位置的最可能基于形状的分组规则且针对所述一个位置选择所述最可能基于形状的分组规则。
3.根据权利要求1所述的系统，其中所述晶片上的所述至少两个位置包括通过检验在所述晶片上检测到的缺陷的位置。
4.根据权利要求1所述的系统，其中所述晶片上的所述至少两个位置包括通过检验在所述晶片上检测到的缺陷的位置，且其中所述排序包括基于针对所述至少两个位置选择的所述基于形状的分组规则对在所述至少两个位置处检测到的所述缺陷取样。
5.根据权利要求4所述的系统，其中通过将针对所述至少两个位置选择的所述基于形状的分组规则输入到基于学习的模型中而执行所述取样。
6.根据权利要求1所述的系统，其中所述晶片上的所述至少两个位置包括通过检验在所述晶片上检测到的缺陷的位置，且其中所述排序包括基于针对所述至少两个位置选择的所述基于形状的分组规则对所述缺陷进行优先排序用于缺陷重检。
7.根据权利要求1所述的系统，其中所述至少两个位置包括基于形状的分组规则命中位置。
8.根据权利要求7所述的系统，其中所述一或多个计算机子系统经进一步配置用于通过在所述晶片的所述设计中搜索与所述基于形状的分组规则中的一或多者相关联的几何基元而识别所述基于形状的分组规则命中位置。
9.根据权利要求1所述的系统，其中所述排序包括将所述至少两个位置分为群组，使得针对所述群组中的一者中的所述位置中的每一者选择的所述基于形状的分组规则是相同的。
10.根据权利要求1所述的系统，其中所述一或多个计算机子系统经进一步配置用于基于针对所述至少两个位置选择的所述基于形状的分组规则生成所述至少两个位置的关注区域。
11.根据权利要求1所述的系统，其中所述一或多个计算机子系统经进一步配置用于基于针对所述至少两个位置选择的所述基于形状的分组规则对所述至少两个位置的关注区域进行优先排序。
12.根据权利要求1所述的系统，其中所述一或多个计算机子系统经进一步配置用于生成所述晶片的背景映射，其中针对所述至少两个位置选择的所述基于形状的分组规则与所述至少两个位置相关联，且其中所述系统进一步包括检验工具，所述检验工具经配置以使用基于所述背景映射定义的一或多个检验参数执行所述晶片的检验。
13.根据权利要求1所述的系统，其中所述一或多个计算机子系统经进一步配置用于从在所述晶片上的测量点阵列处对所述晶片执行测量的计量工具获取所述晶片的所述计量数据且基于相对于所述晶片上的所述测量点位置确定的所述晶片上的所述至少两个位置的定位而将所述计量数据指派到所述晶片上的所述至少两个位置。
14.根据权利要求13所述的系统，其中所述晶片上的所述测量点的密度小于由检验工具的检测器在所述晶片的检验期间生成输出的所述晶片上的检验点的密度。
15.根据权利要求13所述的系统，其中所述指派包括：
针对具有所述测量点的所述位置处的所述定位的所述至少两个位置，基于所述至少两个位置是定位在哪些测量点处而将在所述测量点的所述位置处生成的经获取计量数据指派到所述至少两个位置；及
针对具有与所述测量点的所述位置隔开的所述定位的所述至少两个位置，从在所述测量点处生成的所述计量数据及相对于所述测量点的所述位置确定的所述至少两个位置的所述定位预测所述至少两个位置处的所述计量数据。
16.根据权利要求15所述的系统，其中所述预测包括将来自所述测量点的经获取计量数据内插到相对于所述测量点的所述位置确定的所述至少两个位置的所述定位。
17.根据权利要求15所述的系统，其中所述预测包括将来自所述测量点的经获取计量数据外插到相对于所述测量点的所述位置确定的所述至少两个位置的所述定位。
18.根据权利要求13所述的系统，其中所述计量工具在所述晶片的检验之前生成所述晶片的所述计量数据。
19.根据权利要求13所述的系统，其中在所述晶片的检验之前且独立于在所述晶片上检测到的缺陷确定所述测量点。
20.根据权利要求13所述的系统，其中由所述计量工具生成的所述计量数据的至少一些值低于执行所述晶片的检验的检验工具的分辨率极限。
21.根据权利要求13所述的系统，其中所述计量数据包括膜厚度、图案化结构轮廓、临界尺寸、线边缘粗糙度、线宽粗糙度及叠加测量中的一或多者。
22.根据权利要求13所述的系统，其中所述计量数据包括光刻聚焦计量及扫描仪调平数据中的一或多者。
23.根据权利要求13所述的系统，其中所述计量数据包括已知与图案化缺陷相互关联的所述晶片的特性的测量。
24.根据权利要求1所述的系统，其进一步包括输出获取子系统，所述输出获取子系统包括至少一个能量源及检测器，其中所述能量源经配置以生成引导到所述晶片的能量，其中所述检测器经配置以检测来自所述晶片的能量且响应于经检测能量生成输出，且其中所述一或多个计算机子系统经进一步配置以基于所述输出确定所述至少两个位置的信息。
25.根据权利要求24所述的系统，其中所述输出获取子系统经配置为检验子系统。
26.根据权利要求24所述的系统，其中所述输出获取子系统经配置为计量子系统。
27.根据权利要求24所述的系统，其中所述输出获取子系统经配置为缺陷重检子系统。
28.根据权利要求24所述的系统，其中引导到所述晶片的所述能量包括光，且其中从所述晶片检测到的所述能量包括光。
29.根据权利要求24所述的系统，其中引导到所述晶片的所述能量包括电子，且其中从所述晶片检测到的所述能量包括电子。
30.一种非暂时性计算机可读媒体，其存储可在计算机系统上执行以用于执行用于基于形状计量的晶片位置排序的计算机实施方法的程序指令，其中所述计算机实施方法包括：
针对晶片上的至少两个位置选择基于形状的分组规则，其中针对所述晶片上的所述位置中的一者，选择所述基于形状的分组规则包括：
通过使用所述晶片上的一个位置的计量数据修改所述晶片的设计中的几何基元之间的距离而确定以所述一个位置为中心的视场中的所述几何基元之间的距离；
基于所述几何基元之间的经确定距离确定与所述视场中的所述几何基元相关联的用于基于形状的分组规则的计量复杂性得分；及
基于所述计量复杂性得分针对所述一个位置选择所述基于形状的分组规则中的一者；及
基于针对所述晶片上的所述至少两个位置选择的所述基于形状的分组规则对所述至少两个位置排序。
31.一种用于基于形状计量的晶片位置排序的计算机实施方法，其包括：
针对晶片上的至少两个位置选择基于形状的分组规则，其中针对所述晶片上的所述位置中的一者，选择所述基于形状的分组规则包括：
通过使用所述晶片上的一个位置的病因学数据修改所述晶片的设计中的几何基元之间的距离而确定以所述一个位置为中心的视场中的所述几何基元之间的距离；
基于所述几何基元之间的经确定距离确定与所述视场中的所述几何基元相关联的用于基于形状的分组规则的计量复杂性得分；及
基于所述计量复杂性得分针对所述一个位置选择所述基于形状的分组规则中的一者；及
基于针对所述晶片上的所述至少两个位置选择的所述基于形状的分组规则对所述至少两个位置排序，其中由一或多个计算机子系统执行选择所述基于形状的分组规则及所述排序步骤。
CN201980025234.2A 2018-04-12 2019-04-07 基于形状计量的晶片位置评分 Active CN111954928B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
IN201841014023 2018-04-12
IN201841014023 2018-04-12
US201862681066P 2018-06-05 2018-06-05
US62/681,066 2018-06-05
US16/375,851 US10714366B2 (en) 2018-04-12 2019-04-04 Shape metric based scoring of wafer locations
US16/375,851 2019-04-04
PCT/US2019/026226 WO2019199617A1 (en) 2018-04-12 2019-04-07 Shape metric based scoring of wafer locations

Publications (2)

Publication Number Publication Date
CN111954928A CN111954928A (zh) 2020-11-17
CN111954928B true CN111954928B (zh) 2022-06-07

Family

ID=68162161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980025234.2A Active CN111954928B (zh) 2018-04-12 2019-04-07 基于形状计量的晶片位置评分

Country Status (5)

Country Link
US (1) US10714366B2 (zh)
KR (1) KR102424800B1 (zh)
CN (1) CN111954928B (zh)
TW (1) TWI791815B (zh)
WO (1) WO2019199617A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380516B2 (en) 2017-04-13 2022-07-05 Fractilia, Llc System and method for generating and analyzing roughness measurements and their use for process monitoring and control
US10176966B1 (en) 2017-04-13 2019-01-08 Fractilia, Llc Edge detection system
US10522322B2 (en) 2017-04-13 2019-12-31 Fractilia, Llc System and method for generating and analyzing roughness measurements
WO2020043525A1 (en) 2018-08-28 2020-03-05 Asml Netherlands B.V. Systems and methods of optimal metrology guidance
US11615993B2 (en) * 2019-11-21 2023-03-28 Kla Corporation Clustering sub-care areas based on noise characteristics
US11221300B2 (en) * 2020-03-20 2022-01-11 KLA Corp. Determining metrology-like information for a specimen using an inspection tool
CN112078237B (zh) * 2020-08-25 2022-05-27 北京黎马敦太平洋包装有限公司 一种具有自动烫印质量检测装置的烫印系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106796724A (zh) * 2014-10-22 2017-05-31 科磊股份有限公司 自动化图案保真度测量计划产生
WO2017172730A1 (en) * 2016-03-29 2017-10-05 Kla-Tencor Corporation Systems and methods for automated multi-zone detection and modeling

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016025B1 (en) * 1999-06-24 2006-03-21 Asml Holding N.V. Method and apparatus for characterization of optical systems
WO2005111874A2 (en) 2004-05-07 2005-11-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
US7317510B2 (en) * 2004-12-27 2008-01-08 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7676077B2 (en) 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US8698093B1 (en) 2007-01-19 2014-04-15 Kla-Tencor Corporation Objective lens with deflector plates immersed in electrostatic lens field
US8126255B2 (en) 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
US8664594B1 (en) 2011-04-18 2014-03-04 Kla-Tencor Corporation Electron-optical system for high-speed and high-sensitivity inspections
US8692204B2 (en) 2011-04-26 2014-04-08 Kla-Tencor Corporation Apparatus and methods for electron beam detection
US8716662B1 (en) 2012-07-16 2014-05-06 Kla-Tencor Corporation Methods and apparatus to review defects using scanning electron microscope with multiple electron beam configurations
US9546862B2 (en) 2012-10-19 2017-01-17 Kla-Tencor Corporation Systems, methods and metrics for wafer high order shape characterization and wafer classification using wafer dimensional geometry tool
US9222895B2 (en) 2013-02-25 2015-12-29 Kla-Tencor Corp. Generalized virtual inspector
US10502694B2 (en) * 2013-08-06 2019-12-10 Kla-Tencor Corporation Methods and apparatus for patterned wafer characterization
US9224660B2 (en) * 2013-08-30 2015-12-29 Kla-Tencor Corp. Tuning wafer inspection recipes using precise defect locations
US10290088B2 (en) 2014-02-14 2019-05-14 Kla-Tencor Corporation Wafer and lot based hierarchical method combining customized metrics with a global classification methodology to monitor process tool condition at extremely high throughput
US10030965B2 (en) * 2015-05-08 2018-07-24 Kla-Tencor Corporation Model-based hot spot monitoring
US9965848B2 (en) * 2015-12-23 2018-05-08 Kla-Tencor Corporation Shape based grouping
US10127651B2 (en) * 2016-01-15 2018-11-13 Kla-Tencor Corporation Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data
JP6617050B2 (ja) 2016-02-22 2019-12-04 東京エレクトロン株式会社 基板撮像装置
US10042974B2 (en) * 2016-05-30 2018-08-07 Camtek Ltd. Inspecting a wafer using image and design information

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106796724A (zh) * 2014-10-22 2017-05-31 科磊股份有限公司 自动化图案保真度测量计划产生
WO2017172730A1 (en) * 2016-03-29 2017-10-05 Kla-Tencor Corporation Systems and methods for automated multi-zone detection and modeling

Also Published As

Publication number Publication date
US20190318949A1 (en) 2019-10-17
TW202004171A (zh) 2020-01-16
US10714366B2 (en) 2020-07-14
KR20200131340A (ko) 2020-11-23
TWI791815B (zh) 2023-02-11
KR102424800B1 (ko) 2022-07-22
CN111954928A (zh) 2020-11-17
WO2019199617A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
CN111954928B (zh) 基于形状计量的晶片位置评分
US9875536B2 (en) Sub-pixel and sub-resolution localization of defects on patterned wafers
US9830421B2 (en) Alignment of inspection to design using built in targets
US10074036B2 (en) Critical dimension uniformity enhancement techniques and apparatus
US10359371B2 (en) Determining one or more characteristics of a pattern of interest on a specimen
US9767548B2 (en) Outlier detection on pattern of interest image populations
TW201627655A (zh) 自動化圖案保真度量測計劃生成
KR102525830B1 (ko) 테스트 이미지 대 설계물의 정렬을 위한 설계물 파일 선택
CN114096832B (zh) 用于选择用于样本检验的缺陷检测方法的系统和方法
KR20220073766A (ko) 멀티 이미징 모드 이미지 정렬
US10151706B1 (en) Inspection for specimens with extensive die to die process variation
CN115280479B (zh) 使用检验工具以确定用于样本的类计量的信息
CN115943301A (zh) 设置样本的检验
CN117751284B (zh) 用于多裸片掩模的缺陷检测
TW202424468A (zh) 用於半導體應用之基於深度學習模型之對準

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant