CN111953618B - 一种多级并行交换架构下的解乱序方法、装置及系统 - Google Patents

一种多级并行交换架构下的解乱序方法、装置及系统 Download PDF

Info

Publication number
CN111953618B
CN111953618B CN202010851474.2A CN202010851474A CN111953618B CN 111953618 B CN111953618 B CN 111953618B CN 202010851474 A CN202010851474 A CN 202010851474A CN 111953618 B CN111953618 B CN 111953618B
Authority
CN
China
Prior art keywords
processing node
data packet
data
data stream
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010851474.2A
Other languages
English (en)
Other versions
CN111953618A (zh
Inventor
彭凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruijie Networks Co Ltd
Original Assignee
Ruijie Networks Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruijie Networks Co Ltd filed Critical Ruijie Networks Co Ltd
Priority to CN202010851474.2A priority Critical patent/CN111953618B/zh
Publication of CN111953618A publication Critical patent/CN111953618A/zh
Application granted granted Critical
Publication of CN111953618B publication Critical patent/CN111953618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/30—Flow control; Congestion control in combination with information about buffer occupancy at either end or at transit nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/20—Traffic policing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
    • H04L47/2458—Modification of priorities while in transit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/56—Provisioning of proxy services
    • H04L67/568—Storing data temporarily at an intermediate stage, e.g. caching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本公开涉及通信技术领域，尤其涉及一种多级并行交换架构下的解乱序方法、装置及系统，解决在缓存区域内进行乱序处理方式下，缓存区域需要配置的内存量大的问题，方法为，接收来自不同业务数据流的各个配置有初始编号的数据包，再按照接收数据包的时间的先后顺序，配置辅助编号，将所述各个数据包发送至关联的缓存处理节点，以供所述缓存处理节点分别基于所述辅助编号和所述初始编号先后进行排序处理，完成数据包的解乱序。这样，通过基于辅助编号首先进行重排序处理，再基于初始编号进行再次重排序，提高了数据包解乱序处理的处理效率，改变了估算需要配置的内存量的方式，极大降低了对于内存量的需求，降低了设备的部署成本。

Description

一种多级并行交换架构下的解乱序方法、装置及系统
技术领域
本发明涉及通信技术领域，尤其涉及一种多级并行交换架构下的解乱序方法、装置及系统。
背景技术
多级无阻塞交换CLOS架构目前广泛应用于交换机或路由器的设计中，在现今的一种设计方式中，为保证各业务数据流中各个数据包的传输顺序在流入和流出交换机或路由器时保持一致，在完成多级并行架构的设计和配置后，根据多级架构的具体设计情况确定缓存区域的内存量大小，并在输出级配置关联的缓存区域，以实现在缓存区域内解决数据包在多级架构传输过程中产生的乱序问题，所述乱序问题的产生是由于各个数据包在交换机或路由器的各级之间传输时，各个数据包的传输路径和所需的传输时间存在差异，使得在各个数据包在传输至输出级时在各自归属的业务数据流中的传输顺序发生了改变。
现有技术下的处理方式为，在输入级、中间级和输出级配置指定数目的处理节点，并为各个输出级处理节点配置关联的缓存处理节点后，在各个业务数据流通过不同的输入级处理节点的接口输入时，输入级处理节点对接入的业务数据流中各个数据包配置初始编号，以表征各个数据包在归属的业务数据流中的传输顺序，最后，在归属于不同业务流的数据包传输至缓存处理节点后，缓存处理节点根据各个数据包的初始编号，进行解乱序处理，将各个数据包恢复至输入输入级时在关联的业务数据流上的传输顺序。其中，估算缓存内存量的方式为，首先估算一个数据包在各级处理节点的端口之间，以及进入缓存处理节点的过程中因为多路径产生的总时延差，然后基于总时延差与最大线速带宽计算单条业务数据流所需的最大缓存内存量，然后估算最大业务数据流数，进而估算所需要的总缓存内存量。
但这种处理方式下，需要的总缓存内存量需求量非常大，增加了网络资源的整体消耗的同时，增加了路由器和交换机的设备成本。
发明内容
本发明实施例提供一种并行交换架构下输出队列结构中的解乱序方法及装置，用以解决现有技术中存在的缓存区域内进行乱序处理方式下，缓存区域的需要配置的内存量大的问题。
本发明实施例提供的具体技术方案如下：
第一方面，提出一种多级并行交换架构下的解乱序方法，包括：
输出级处理节点接收来自不同业务数据流的各个数据包，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流，一个子数据流中包括至少一个数据包，一个数据包携带有输入级处理节点配置的一个初始编号，所述一个初始编号表征所述一个数据包在其归属的业务数据流中的初始传输顺序；
所述输出级处理节点按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包；
所述输出级处理节点采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点，以供所述缓存处理节点先基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。
可选的，所述输出级处理节点接收来自不同业务数据流的各个数据包，包括：
所述输出级处理节点接收至少一个输入级处理节点按照逐包均衡的传输策略配置传输的，经由中间级处理节点转发的，配置有初始编号的各个数据包，所述初始编号为至少一个输入级处理节点根据接收到的，各条业务数据流上包含的数据包的初始传输顺序配置的。
可选的，进一步包括：
所述输出级处理节点接收所述缓存处理节点采用对应不同目标输出接口配置的传输路径，分别发送的各个子数据流，其中，一个子数据流中的各个数据包的传输顺序，与该子数据流输入所述输入级处理节点时的传输顺序一致；
所述输出级处理节点将所述各个子数据流通过各自的目标输出接口输出。可选的，所述输出级处理节点采用逐包均衡的传输策略，向所述缓存处理节点发送数据包。
第二方面，提出一种多级并行交换架构下的解乱序方法，包括：
缓存处理节点接收关联的输出级处理节点发送的各个数据包，其中，所述各个数据包被配置有相应的初始编号和辅助编号，其中，所述初始编号为至少一个输入级处理节点根据接收到的，各条业务数据流上包含的数据包的初始传输顺序配置的，所述辅助编号为所述输出级处理节点按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理得到的；
所述缓存处理节点先根据所述辅助编号，对所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入输入级处理节点时的初始传输顺序，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流。
可选的，所述基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入输入级处理节点时的初始传输顺序之后，进一步包括：
所述缓存处理节点确定各个业务数据流中包括的各个子数据流的目标输出接口，按照对应所述各个目标输出接口对应的传输路径发送各个子数据流至输出级处理节点，以供所述输出级处理节点将所述各个子数据流通过各自的目标输出接口输出，其中，一个子数据流中的各个数据包的传输顺序，与该子数据流输入所述输入级处理节点时的传输顺序一致。
第三方面，提出一种多级并行交换架构下的解乱序装置，包括：
接收单元，接收来自不同业务数据流的各个数据包，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流，一个子数据流中包括至少一个数据包，一个数据包携带有输入级处理节点配置的一个初始编号，所述一个初始编号表征所述一个数据包在其归属的业务数据流中的初始传输顺序；
处理单元，按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包；
发送单元，采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点，以供所述缓存处理节点先基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。
第四方面，提出一种多级并行交换架构下的解乱序装置，包括：
接收单元，接收关联的输出级处理节点发送的各个数据包，其中，所述各个数据包被配置有相应的初始编号和辅助编号，其中，所述初始编号为至少一个输入级处理节点根据接收到的，各条业务数据流上包含的数据包的初始传输顺序配置的，所述辅助编号为所述输出级处理节点按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理得到的；
处理单元，先根据所述辅助编号，对所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入输入级处理节点时的初始传输顺序，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流。
第五方面，提出一种多级并行交换架构下的解乱序系统，包括：
输入级处理节点，用于接收各个子数据流，将输入接口相同以及目标输出接口所在输出级处理节点相同的子数据流，整合为一条业务数据流，并按照接收到业务数据流中各个数据包的时间先后顺序，为所述业务数据流中的各个数据包配置初始编号，其中，一个子数据流中包括至少一个数据包，一个初始编号表征一个数据包在其归属的业务数据流中的初始传输顺序；
中间级处理节点，用于接收至少一个输入级处理节点发送的各个数据包，并根据所述各个数据包各自对应的目标输出接口，将所述各个数据包发送至目标数据接口所在的输出级处理节点；
输出级处理节点，用于接收来自不同业务数据流的各个数据包，按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包，再采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点；
缓存处理节点，用于接收输出级处理节点发送的各个数据包，基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。
第六方面，提出一种计算机可读的电子设备，包括：
存储器，用于存储可执行指令；
处理器，用于读取并执行所述存储器中存储的可执行指令，以实现上述多级并行交换架构下的解乱序方法。
第七方面，一种计算机可读存储介质，当所述存储介质中的指令由电子设备执行时，使得所述电子设备能够执行上述多级并行交换架构下的解乱序方法。
本发明有益效果如下：
本公开实施例中，输出级处理节点接收来自不同业务数据流的各个数据包，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流，一个子数据流中包括至少一个数据包，一个数据包携带有输入级处理节点配置的一个初始编号，所述一个初始编号表征所述一个数据包在其归属的业务数据流中的初始传输顺序，再按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包，然后，采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点，以供所述缓存处理节点先基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。这样，通过设置辅助编号，并基于辅助编号首先进行重排序处理，再基于初始编号进行再次重排序，提高了数据包解乱序处理的处理效率，改变了估算需要配置的内存量的方式，极大降低了对于内存量的需求，降低了设备的部署成本。
附图说明
图1为本公开实施例中多级并行交换架构示意图；
图2为本公开实施例中多级并行交换架构下输出队列结构中的解乱序流程示意图；
图3a为本公开实施例中业务数据流中各数据包的初始传输顺序示意图；
图3b为本公开实施例中传输至输出级处理节点时数据包乱序情况示意图；
图4为本公开实施例中对接收的不同业务数据流上的数据包配置辅助编号示意图；
图5为本公开实施例中多级并行交换架构下输出队列结构中的解乱序流程示意图；
图6为本公开实施例中缓存处理节点接收到的各个数据包时在各自关联的业务数据流上对应的传输顺序示意图；
图7为本公开实施例中根据数据包的辅助编号进行解乱序处理示意图；
图8为本公开实施例中根据数据包的初始编号进行解乱序处理示意图；
图9为本公开实施例中多级并行交换架构下输出队列结构中的解乱序装置的逻辑结构示意图；
图10为本公开实施例中多级并行交换架构下输出队列结构中的解乱序装置的实体结构示意图；
图11为本公开实施例中多级并行交换架构下输出队列结构中的解乱序装置的逻辑结构示意图；
图12为本公开实施例中多级并行交换架构下输出队列结构中的解乱序装置的实体结构示意图。
具体实施方式
针对现有技术中存在的在缓存区域内进行乱序处理方式下，缓存区域需要配置的内存量大的问题，本公开针对性的提出了一种多级并行交换架构下的解乱序方法，具体应用在输出队列结构中，多级并行交换架构中的输出级处理节点接收归属于不同业务流的数据包后，按照接收到数据包的时间的先后顺序，对各个数据包进行编号处理，使得所述各个数据包在被配置有初始编号的基础上，被配置辅助编号，其中，初始编号表征一个数据包在其归属的业务数据流中的初始传输顺序，再采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点，以供所述缓存处理节点先基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。
本公开实施例中，涉及到的多级并行交换架构具体为CLOS网络架构，可具体应用于高级交换机或路由器的设计中，通常情况下，CLOS网络架构下的缓存部署方式包括有：缓存-空-缓存(memory-space-memory，MSM)结构，即仅在输入级处理节点和输出级处理节点处部署关联的缓存处理节点；空-缓存-缓存(space-memory-memory，SMM)结构，即仅在中间级处理节点和输出级处理节点部署关联的缓存处理节点；缓存-缓存-缓存(memory-memory-memory，MMM)结构，即在输入级处理节点、中间级处理节点，以及输出级处理节点均部署关联的缓存处理节点；空-缓存-空(space-memory-space，SMS)结构，即仅在中间级处理节点部署关联的缓存处理节点等等。
需要说明的是，本公开实施例中，具体针对的是在缓存部署方式为MSM结构时，输出队列(Output Queue，OQ)模式下的解乱序方法，目前CLOS网络架构中的处理级数可以为3级、5级等等，本公开中对构建的多级并行网络架构的具体级数不做限定。
本公开实施例中，提出了业务数据流的概念，其中，一条业务数据流中包括有输入接口相同，目标输出接口在同一输出级处理节点上的至少一个子数据流。输入级处理节点接收各个子数据流，将输入接口相同以及目标输出接口所在输出级处理节点相同的子数据流，整合为一条业务数据流，并按照接收到业务数据流中各个数据包的时间先后顺序，为所述业务数据流中的各个数据包配置初始编号，其中，一个子数据流中包括至少一个数据包，一个初始编号表征一个数据包在其归属的业务数据流中的初始传输顺序。
在将各个业务流通过多级并行交换架构下输出队列结构的交换机或路由器传输之前，首先要进行多级并行交换架构的具体配置，配置的内容包括：对于输入级来说，确定输入级处理节点的数目，输入接口的数目；对于中间级来说，确定中间级处理节点的数目；对于输出级来说，确定输出级处理节点的数目以及与各个输出级处理节点关联的各个缓存处理节点的内存量。其中，所述输入级为多级并行架构中最先获得输入的业务数据流中的数据包的一级，所述输出级为各个业务数流中的数据包从所述多级并行架构输出时所经过的最后一级，所述中间级为多级并行交换结构中除所述输入级和所述输出级外的其他级。
需要说明的是，各个输出级处理节点关联的缓存处理节点的内存量，是基于设计的多级并行交换架构，以及基于解决数据包传输过程中的乱序问题的具体方式估算得到的。
本公开实施例中，提出在数据包由输出级处理节点传输至缓存处理节点时，所述输出级处理节点在不区分接收到的数据包归属的业务数据流的情况下，仅按照接收到的数据包的时间顺序，为接收到的数据包配置辅助编号，然后，所述输出级处理节点将各个数据包通过与所述缓存处理节点之间的物理连接，发送至关联的缓存处理节点。
进一步的，缓存处理节点基于辅助编号对各个数据包进行重新排序处理，使得各个数据包当前在归属的业务数据流中的传输顺序，恢复至各个数据包在传输至所述输出级处理节点处的传输顺序，然后，根据在输入级处理节点处为各个数据包配置的初始编号，将各个数据包在归属的业务数据流中的传输顺序恢复至初始传输顺序。
这样，在基于辅助编号进行重排序处理后，使得当前数据包的乱序状态恢复至数据包在输出级处理节点处的乱序状态，不再受输出级处理节点向关联的缓存处理节点发送数据包时产生的时延的影响，提高了数据包解乱序的效率。参阅图1所示，以三级并行交换架构为例，对于输入级，设计有k个输入级处理节点，分别记为IM0，IM1···IMk-1，每个输入级处理节点中包括有n个输入接口，接收业务数据流的输入，有m个中间级处理节点，分别记为CM0，CM1···CMm-1，有k个输出级处理节点，分别记为OM0，OM1···OMk-1，每个输出级处理节点关联一个大缓存，即关联有一个缓存处理节点，且每个输出级处理节点上包括有n个输出接口。
下面结合附图，对本公开实施例优选的实施方式进行进一步详细说明：
本公开实施例中，构建的多级并行网络架构中，各个输入级处理节点的输入接口并行接收各个子数据流，每个子数据流中有至少一个数据包，进而将输入接口相同，目标输出接口在一个输出级处理节点上的至少一个子数据流整合为一条业务数据流，在各个输出级处理节点关联的缓存处理节点处，对各个业务数据流中的数据包在传输过程中产生的乱序问题进行处理，下面将以一个输出级处理节点以及其关联的缓存处理节点为例，对数据包的解乱序过程进行说明。
参阅图2所示，下面从输出级处理节点的角度对多级并行交换架构下输出队列结构中的解乱序方法进行说明：
步骤201：输出级处理节点接收来自不同业务数据流的各个数据包，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流，一个子数据流中包含至少一个数据包，一个数据包携带有输入级处理节点配置的一个初始编号，所述一个初始编号表征所述一个数据包在其归属的业务数据流中的初始传输顺序。
输出级处理节点接收至少一个输入级处理节点按照逐包均衡的传输策略配置传输的，经由中间级处理节点转发的，配置有初始编号的各个数据包，所述初始编号为所述至少一个输入级处理节点根据接收到的，各条业务数据流上包含的数据包的初始传输顺序配置的，其中，所述中间级处理节点能够接收至少一个输入级处理节点发送的各个数据包，并根据所述各个数据包各自对应的目标输出接口，将所述各个数据包发送至目标数据接口所在的输出级处理节点。
具体的，输出级处理节点接收目标输出接口为所述输出级处理节点上的输出接口的，归属于不同业务数据流的各个数据包，其中，所述各个数据包可能是由不同输入级处理节点的输入接口输入，经过不同的中间级处理节点上的不同输出口发送至所述输出级处理节点上的。
需要说明的是，本公开实施例中，在输出级处理节点处，实现将同一个输入接口输入的，目标输出接口在同一个输出级处理节点上的各个子数据流，整合为一条业务数据流，可选的，可以为对应一个输入接口以及一个输出级处理节点的业务数据流配置固定的业务数据流标号，对于一个业务数据流来说，在经过多级并行交换架构时，需要保证在全局上，即所述一个业务数据流输入多级并行架构中和从所述多级并行架构中输出时，所述一个业务数据流中各个数据包的传输顺序保持不变。
例如，参阅图3a和图3b所示，图3a中示意性的显示了业务数据流1经过输入级处理节点得到的初始编号，所述业务数据流1中包括有数据包数目不固定的若干个子数据流，图3b为输出级处理节点接收到的归属于所述业务数据流1的各个数据包的传输顺序，可明显的确定所述业务数据流中的数据包在传输的过程中发生了乱序，初始编号为3和5的数据包发生了乱序。
这样，将输入接口相同，输出接口处于同一输出级处理节点上的各个子数据流作为一条业务数据流，极大减少了在以输入接口和输出接口之间传输的子数据流作为考量单位时所要处理的流数目，而是以包含多个子数据流的一个业务数据流作为一个保序队列，在后续对业务数据流上的数据包的传输顺序进行解乱序处理时，提高了对数据包的解乱序效率，有助于后续估算配置给缓存处理节点的内存容量。
步骤202：输出级处理节点按照接收各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包。
输出级处理节点接收到的目标输出接口为所述输出级处理节点上的，归属于不同业务数据流的各个数据包后，在不区分数据包归属的业务数据流，不区分传输数据包的输入级处理节点和中间级处理节点的基础上，按照接收到各个数据包的时间的先后顺序，对所述各个数据再次进行编号处理，得到配置有辅助编号的各个数据包。
需要说明的是，在并行交换架构中，虽然不同数据包通过不同接口进行并行传输，但是数据包在传输至输出级处理节点时被接收的时间存在差异，所述输出级处理节点根据接收到数据包的时间的先后顺序，对各个数据包配置辅助编号。特殊地，当接收数据包的时间完全相同时，则按照预设的辅助编号的配置策略，如，随机地对接收时间完全相同的数据包配置先后的辅助编号。
例如，参阅图4所示，对于步骤201的附图3a所涉及到的业务数据流1来说，由于输出级处理节点配置辅助编号时不区分数据包归属的业务数据流以及传输经过的各级处理节点，所以为所述业务数据流1上的各个数据包配置的辅助编号是不连续的。
步骤203：输出级处理节点采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点，以供所述缓存处理节点先基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。
具体的，输出级处理节点与关联的缓存处理节点之间存在多条预先配置的物理连接路径，输出级处理节点接收到数据包后，采用逐包均衡的传输策略，根据辅助编号的从小至大的顺序，将接收到的所有数据包发送至所述缓存处理节点，其中，每个数据包均配置有初始编号和辅助编号。以供所述缓存处理节点首先基于所述辅助编号对得到的数据包进行解乱序处理，即将接收到的归属于不同业务数据流的各个数据包的传输顺序恢复至所述各个数据包刚传输至输出级处理节点时的传输顺序，再基于初始编号，调整确定归属于各个业务数据流的数据包的传输顺序，以将数据包在归属的业务数据流中的传输顺序恢复为初始传输顺序。
这样，通过对数据包配置辅助编号，标记接收到的各个数据包的顺序，进而相当于记录了各个数据包当前在各自归属的业务数据流上的传输位置，为后续缓存处理节点基于辅助编号进行解乱序处理提供了基础，使得后续能够针对性的解决在输出级处理节点与缓存处理节点之间按照逐包均衡的传输策略传输的数据包时，由于传输路径不通畅甚至发生拥塞时产生的时延差。
进一步的，所述输出级处理节点接收所述缓存处理节点采用对应不同目标输出接口配置的传输路径，分别发送的各个子数据流，其中，一个子数据流中的各个数据包的传输顺序，与该子数据流输入所述输入级处理节点时的传输顺序一致，再将所述各个子数据流通过各自的目标输出接口输出。
这样，在缓存处理节点解决乱序问题之后，输出级处理节点接收所述缓存处理节点发送的数据包传输顺序已经恢复至初始传输顺序的各个子数据流，并将所述各个子数据流通过各自对应的目标输出接口输出，完成了业务数据流在多级并行交换架构中的传输。
下面结合附图5，对本公开实施例中，缓存处理节点处多级并行网络交换架构下输出队列结构中的解乱序方法进行说明：
步骤501：缓存处理节点接收关联的输出级处理节点发送的各个数据包，其中，所述各个数据包被配置有相应的初始编号和辅助编号。
具体的，缓存处理节点通过与输出级处理节点之间的连接路径，接收输出级处理节点发送的各个数据包，其中，所述缓存处理节点接收的各个数据包在进入输入级处理节点时被配置有初始编号，以及在进入输出级处理节点时被配置有辅助编号，所述初始编号为至少一个输入级处理节点根据接收到的，各条业务数据流上包含的数据包的初始传输顺序配置的，所述辅助编号为所述输出级处理节点按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理得到的。
这样，对于一个数据包来说，在传输至缓存处理节点时，相当于已经被配置了两层编号，初始编号表征数据包在归属的业务数据流中的初始传输顺序，辅助编号表征不同业务数据流中数据包进入输出级处理节点的时间的先后顺序，相当于将数据包通过多级并行交换架构时会发生乱序的区域分割为两部分，一部分是由数据包流经输入级处理节点出口，中间级处理节点入口，中间级处理节点出口时产生的时延差造成的，一部分是数据包由输出级处理节点传输至缓存处理节点时产生的时延差造成的。
需要说明的是，本公开实施例中，时延差表征数据包在多级并行交换架构中传输的过程中，同一业务数据流中的数据包之间的时延，在不同处理节点之间的时延差异。
例如，多级并行交换架构中，输入级处理节点的输入接口保持一定线速的情况下，一定时间段内，在数据包传输过程中，假设某业务数据流上的数据包1和数据包2，进入输入级处理节点的输入接口时，数据包1和数据包2之间的时延为20ns，即接收到数据包1的20ns后，接收到数据包2，进而继续传输至输入级处理节点出口时，根据传输数据包时记录的时间，确定数据包2比数据包1早10ns发出，即，数据包1和数据包2当前的时延为-10ns，则此时的时延差为20-(-10)＝30ns，即从输入级处理节点输入到从输入级处理节点的出口输出的过程中，产生的时延差为30ns。
步骤502：缓存处理节点先根据辅助编号，对所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入输入级处理节点时的初始传输顺序，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流。
缓存处理节点接收到各个数据包后，首先根据各个数据包的辅助编号，在不区分各个数据包归属的业务数据流，以及在不区分流经的输入级处理节点和输出级处理节点的情况下，按照辅助编号对各个数据包进行整理，恢复数据包传输至输出级处理节点时的传输顺序，这一过程，解决了由于输出级处理节点与缓存处理节点之间的时延差导致的数据包乱序问题。
进一步的，所述缓存处理节点，针对初始编号，对归属于一个业务数据流的各个数据包进行处理，使得处理后的各个数据包，在其归属的业务数据流上的传输顺序为传入输入级处理节点时的初始传输顺序，进而解决数据包乱序的问题，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流。
例如，参阅图6所示，结合附图3a和附图4可知，缓存处理节点接收到的归属于一个业务数据流1的业务数据包的乱序情况，进而基于辅助编号，对各个数据包进行重新排序，调整后得到图7中所示意的数据包的传输顺序，然后，基于初始编号，对各个数据包进行调整，最终得到图8中所示意的，业务数据流1上的各个数据包的传输顺序，恢复至初始传输顺序。
这样，缓存处理节点分别基于辅助编号和初始编号进行处理，实现了解乱序，相比于现有技术下直接基于初始编号进行解乱序的处理方式，需要预先配置的内容量与现有技术中的预先配置的内存量相比要小的多，所述缓存处理节点将与输出处理节点之间传输产生的数据包乱序，与数据包通过输入处理节点，中间处理节点传输时产生的数据包乱序分离开处理，基于辅助编号处理与输出处理节点之间的乱序，以及基于初始编号解决输入处理节点，中间处理节点传输时产生的数据包乱序，改变了现有的数据包解乱序方式，提高了数据包乱序的解决效率。
进一步，所述缓存处理节点确定各个业务数据流中包括的各个子数据流的目标输出接口，按照对应所述各个目标输出接口对应的传输路径发送各个子数据流至输出级处理节点，以供所述输出级处理节点将所述各个子数据流通过各自的目标输出接口输出，其中，一个子数据流中的各个数据包的传输顺序，与该子数据流输入所述输入级处理节点时的传输顺序一致。
需要说明的是，缓存处理节点完成各个业务数据流上的数据包的重排序后，不再以业务数据流为考量整体进行传输，而是针对各个业务数据流上的各个子数据流，确定子数据流对应的目标输出接口，并采用目标输出接口对应的传输路径，将各个子数据流发送至输出级处理节点。这样由于采用的是与目标输出接口对应的传输路径，子数据流中的数据包在传输过程中，不存在竞争传输路径的情况，因而不会产生时延，即数据包的传输不再发生乱序。
例如，对于某一子数据流上的数据包，在其归属的业务数据流中的初始传输顺序为2-5，所述某一数据流对应的目标输出接口为A1，输出接口A1对应的传输路径为L1，那么所述某一数据包采用传输路径L1发送至输出级处理节点，且在初始传输顺序为2的数据包未发出之前，初始传输顺序为3、4、5的数据包需要进行等待，并按照初始传输顺序依次发出。
基于上述记载的内容，本公开实施例中，提出一种多级并行交换架构下的解乱序系统，包括：输入级处理节点、中间级处理节点、输出级处理节点，以及缓存级处理节点，其中，
所述输入级处理节点，用于接收各个子数据流，将输入接口相同以及目标输出接口所在输出级处理节点相同的子数据流，整合为一条业务数据流，并按照接收到业务数据流中各个数据包的时间先后顺序，为所述业务数据流中的各个数据包配置初始编号，其中，一个子数据流中包括至少一个数据包，一个初始编号表征一个数据包在其归属的业务数据流中的初始传输顺序；
所述中间级处理节点，用于接收至少一个输入级处理节点发送的各个数据包，并根据所述各个数据包各自对应的目标输出接口，将所述各个数据包发送至目标数据接口所在的输出级处理节点；
所述输出级处理节点，用于接收来自不同业务数据流的各个数据包，按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包，再采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点；
所述缓存处理节点，用于接收输出级处理节点发送的各个数据包，基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。
下面以估算OM0关联的缓存处理节点所需要的内存量为例，对采用本公开的解乱序方式，对多级并联交换架构中解乱序所需内存量的估算过程进行说明：
由于对一条业务数据流来说，在输入多级交换架构中时，该业务数据流对应的目标输出接口则已被确定，且该业务数据流中各个数据包被配置有初始编号以表征各个数据包在归属的业务数据流中的初始传输顺序。
本公开实施例中，数据包传输过程中产生的时延差情况分别为：不同业务数据流中的数据包从某输入级处理节点的输入接口输入后，采用随机配置的所述某输入级处理节点的出口将不同业务数据流上的各个数据包随机发送至不同的中间级处理节点时，由于各个数据包竞争输入级处理节点的出口所产生的时延差A；不同输入级处理节点的出口发出的归属不同业务数据流的数据包在发送至中间处理节点的过程中，由于竞争接入中间级处理节点的接口所产生的时延差B；归属于不同业务数据流的数据包在竞争传出中间级处理节点的接口时所产生的时延差C；多级并行架构下由于数据包处理长度，以及各级处理过程中的抖动等问题所造成的时延差D；数据包传输至目标输出接口所在的输出级处理节点，所述输入级处理节点直接将各个数据包传输至关联的缓存处理节点处缓存处理过程中，由于竞争所述输出级处理节点与缓存处理节点之间的物理连接路径所产生的时延差E。
需要说明的是，在数据包传输过程中，时延差E的大小要远大于时延差A、时延差B、时延差C和时延差D的大小，这是由于在时延差A、B、C、D产生的过程中，数据包处于并行传输的过程中，能够产生的时延差用传输一个长数据包的时长即可表征，而对于时延差E的产生是将数据包采用均衡传输策略，由输出处理节点向缓存处理节点处传输所产生的，到达缓存处理节点的数据包即被缓存，在进行解乱序处理前不再进行传输。
本公开实施例中，考虑到最不理想的情况下，当一条物理连接路径传输一个辅助编号小的长数据包时，其他物理连接路径上传输完成了短数据包的传输时，将时延差E估算为：数目为输出处理节点与缓存处理节点间总物理连接数的长数据包的传输时间，本公开实施例中所涉及到的时延差可以表征为当前传输接口处两个数据包之间传输的时延，相比上一个传输接口处所述两个数据包之间传输时延的变化程度，即表征在由上一个传输接口向当前传输接口传输过程中，由于传输路径不通畅甚至发生拥塞所造成的时延差异。其中，所述传输接口可以来自相同处理节点，也可以来自于不同处理节点。
继续参阅图1所示，当基于多级并行网络架构中存在的各部分时延差，采用本公开提出的解乱序方式，预估OM0关联的缓存处理节点的所需内存量时，就单条业务数据流来说，截止至数据包由OM0向OM0关联的缓存处理节点传输之前，产生的时延差为(A+B+C+D)，为保证配置足够的空间，预估能够通过OM0完成传输的业务数据流最多有n×k条，即假设各个输入级处理节点的输入接口中输入的业务数据包的目标输出接口都有在OM0上的可能。基于本公开的解乱序方式，对于时延差E的影响只需额外增加一定的内存量大小即可，故得到的总内存量计算公式为：(A+B+C+D)×最大连接线速带宽×(n×k)+E×最大线速带宽×1。其中，由于数据包在传输过程中，最大带宽不会超过输入接口或输出接口处的带宽，故可以将最大连接带宽设置为物理接口带宽进行估算。
假设多级并行交换结构中，输入级处理节点和输出级处理节点的个数均为k，且k＝12,中间级处理节点的个数为m，且m＝10，输入级处理节点上的输入接口总数和输出级处理节点上的输出接口总数均为n，且n＝8，物理端口的带宽为100Gb/s，工程设计时估算的时延差A、时延差B、时延差C和时延差D相当于物理端口(例如输入接口和输出接口)发送一个长数据包所需的时间，大约130ns，时延差E与OM0和缓存处理节点之间的物理连接数量有关，在端口带宽为100Gb/s时，约等于130*物理连接数量，且物理连接数量为12。
故针对缓存处理节点估计的缓存大小为：((130+130+130+130)*100*10*8+130*12*100*1)*10^(-9)*1024/8＝0.54MB。
针对性的采用现有技术下的处理方式时，能够估算得到的缓存大小具体为：(130+130+130+130+130*12)*10^(-9)*100*10*8*1024/8＝2.08MB。
可见，采用本公开提出的解乱序方法，能够极大程度上的减少解乱序需要的内存量，降低资源的消耗，降低了设备的部署成本，有利于设备的推广运行。进而基于本公开的解乱序方式，在设计所述缓存处理节点的内存量时，有效减少需要配置的内存量。
基于同一发明构思，参阅图9所示，本公开实施例中，提出一种多级并行交换架构下的解乱序装置，包括：接收单元901，处理单元902，以及发送单元903，其中，
接收单元901，接收来自不同业务数据流的各个数据包，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流，一个子数据流中包括至少一个数据包，一个数据包携带有输入级处理节点配置的一个初始编号，所述一个初始编号表征所述一个数据包在其归属的业务数据流中的初始传输顺序；
处理单元902，按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包；
发送单元903，采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点，以供所述缓存处理节点先基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。
可选的，所述输出级处理节点接收来自不同业务数据流的各个数据包时，所述接收单元901用于：
接收至少一个输入级处理节点按照逐包均衡的传输策略配置传输的，经由中间级处理节点转发的，配置有初始编号的各个数据包，所述初始编号为所述至少一个输入级处理节点根据接收到的，各条业务数据流上包含的数据包的初始传输顺序配置的。
可选的，所述发送单元903进一步用于：
所述输出级处理节点接收所述缓存处理节点采用对应不同目标输出接口配置的传输路径，分别发送的各个子数据流，其中，一个子数据流中的各个数据包的传输顺序，与该子数据流输入所述输入级处理节点时的传输顺序一致；
所述输出级处理节点将所述各个子数据流通过各自的目标输出接口输出。
可选的，所述输出级处理节点采用逐包均衡的传输策略，向所述缓存处理节点发送数据包。
基于同一发明构思，参阅图10所示，本公开实施例提出一种电子设备，包括存储器1001和处理器1002，其中，所述处理器用于读取所述存储器中存储的计算机指令，并执行上述操作。
基于同一发明构思，参阅图11所示，提出一种多级并行交换架构下输出队列结构中的解乱序装置，包括：接收单元1101，以及处理单元1102，其中，
接收单元1101，接收关联的输出级处理节点发送的各个数据包，其中，所述各个数据包被配置有相应的初始编号和辅助编号，其中，所述初始编号为至少一个输入级处理节点根据接收到的，各条业务数据流上包含的数据包的初始传输顺序配置的，所述辅助编号为所述输出级处理节点按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理得到的；
处理单元1102，先根据所述辅助编号，对所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入输入级处理节点时的初始传输顺序，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流。
可选的，所述基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入输入级处理节点时的初始传输顺序之后，所述处理单元1102进一步用于：
确定各个业务数据流中包括的各个子数据流的目标输出接口，按照对应所述各个目标输出接口对应的传输路径发送各个子数据流至输出级处理节点，以供所述输出级处理节点将所述各个子数据流通过各自的目标输出接口输出，其中，一个子数据流中的各个数据包的传输顺序，与该子数据流输入所述输入级处理节点时的传输顺序一致。
基于同一发明构思，参阅图12所示，本公开实施例提出一种电子设备，包括存储器1201和处理器1202，其中，所述处理器用于读取所述存储器中存储的计算机指令，并执行上述操作。
基于同一发明构思，本公开实施例中基于训练图像处理模型的实施例中提供一种计算机可读存储介质，当所述存储介质中的指令由电子设备执行时，使得所述电子设备能够执行上述多级并行交换架构下输出队列结构中的解乱序方法。
综上所述，本公开实施例中，输出级处理节点接收来自不同业务数据流的各个数据包，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流，一个子数据流中包含至少一个数据包，一个数据包携带有输入级处理节点配置的一个初始编号，所述一个初始编号表征所述一个数据包在其归属的业务数据流中的初始传输顺序，再按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包，然后，采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点，以供所述缓存处理节点先基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。这样，通过设置辅助编号，并基于辅助编号首先进行重排序处理，再基于初始编号进行再次重排序，提高了数据包解乱序处理的处理效率，改变了估算需要配置的内存量的方式，极大降低了对于内存量的需求，降低了设备的部署成本。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种多级并行交换架构下的解乱序方法，其特征在于，包括：
输出级处理节点接收来自不同业务数据流的各个数据包，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流，一个子数据流中包括至少一个数据包，一个数据包携带有输入级处理节点配置的一个初始编号，所述一个初始编号表征所述一个数据包在其归属的业务数据流中的初始传输顺序；
所述输出级处理节点按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包；
所述输出级处理节点采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点，以供所述缓存处理节点先基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。
2.如权利要求1所述的方法，其特征在于，所述输出级处理节点接收来自不同业务数据流的各个数据包，包括：
所述输出级处理节点接收至少一个输入级处理节点按照逐包均衡的传输策略配置传输的，经由中间级处理节点转发的，配置有初始编号的各个数据包，所述初始编号为所述至少一个输入级处理节点根据接收到的，各条业务数据流上包含的数据包的初始传输顺序配置的。
3.如权利要求1-2任一项所述的方法，其特征在于，进一步包括：
所述输出级处理节点接收所述缓存处理节点采用对应不同目标输出接口配置的传输路径，分别发送的各个子数据流，其中，一个子数据流中的各个数据包的传输顺序，与该子数据流输入所述输入级处理节点时的传输顺序一致；
所述输出级处理节点将所述各个子数据流通过各自的目标输出接口输出。
4.一种多级并行交换架构下的解乱序方法，其特征在于，包括：
缓存处理节点接收关联的输出级处理节点发送的各个数据包，其中，所述各个数据包被配置有相应的初始编号和辅助编号，其中，所述初始编号为至少一个输入级处理节点根据接收到的，各条业务数据流上包含的数据包的初始传输顺序配置的，所述辅助编号为所述输出级处理节点按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理得到的；
所述缓存处理节点先根据所述辅助编号，对所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入输入级处理节点时的初始传输顺序，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流。
5.如权利要求4所述的方法，其特征在于，所述基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入输入级处理节点时的初始传输顺序之后，进一步包括：
所述缓存处理节点确定各个业务数据流中包括的各个子数据流的目标输出接口，按照对应所述 各个目标输出接口对应的传输路径发送各个子数据流至输出级处理节点，以供所述输出级处理节点将所述各个子数据流通过各自的目标输出接口输出，其中，一个子数据流中的各个数据包的传输顺序，与该子数据流输入所述输入级处理节点时的传输顺序一致。
6.一种多级并行交换架构下的解乱序装置，其特征在于，包括：
接收单元，接收来自不同业务数据流的各个数据包，其中，一条业务数据流中包括输入接口相同，目标输出接口在输出级处理节点上的至少一个子数据流，一个子数据流中包括至少一个数据包，一个数据包携带有输入级处理节点配置的一个初始编号，所述一个初始编号表征所述一个数据包在其归属的业务数据流中的初始传输顺序；
处理单元，按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包；
发送单元，采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点，以供所述缓存处理节点先基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。
7.一种多级并行交换架构下的解乱序装置，其特征在于，包括：
接收单元，接收关联的输出级处理节点发送的各个数据包，其中，所述各个数据包被配置有相应的初始编号和辅助编号，其中，所述初始编号为至少一个输入级处理节点根据接收到的，各条业务数据流上包含的数据包的初始传输顺序配置的，所述辅助编号为所述输出级处理节点按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理得到的；
处理单元，先根据所述辅助编号，对所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入输入级处理节点时的初始传输顺序，其中，一条业务数据流中包括输入接口相同，目标输出接口在所述输出级处理节点上的至少一个子数据流。
8.一种多级并行交换架构下的解乱序系统，其特征在于，包括：
输入级处理节点，用于接收各个子数据流，将输入接口相同以及目标输出接口所在输出级处理节点相同的子数据流，整合为一条业务数据流，并按照接收到业务数据流中各个数据包的时间先后顺序，为所述业务数据流中的各个数据包配置初始编号，其中，一个子数据流中包括至少一个数据包，一个初始编号表征一个数据包在其归属的业务数据流中的初始传输顺序；
中间级处理节点，用于接收至少一个输入级处理节点发送的各个数据包，并根据所述各个数据包各自对应的目标输出接口，将所述各个数据包发送至目标数据接口所在的输出级处理节点；
输出级处理节点，用于接收来自不同业务数据流的各个数据包，按照接收所述各个数据包的时间的先后顺序，对所述各个数据包再次进行编号处理，得到配置有辅助编号的各个数据包，再采用不同的发送路径，将配置有初始编号和辅助编号的所述各个数据包发送至关联的缓存处理节点；
缓存处理节点，用于接收输出级处理节点发送的各个数据包，基于所述辅助编号对得到的所述各个数据包进行重新排序处理，再基于所述初始编号将重排序处理后的各个数据包中，归属为一个业务数据流的数据包还原为进入所述输入级处理节点时的初始传输顺序。
9.一种计算机可读的电子设备，其特征在于，包括：
存储器，用于存储可执行指令；
处理器，用于读取并执行所述存储器中存储的可执行指令，以实现如权利要求1至5中任一项所述的方法。
10.一种计算机可读存储介质，其特征在于，当所述存储介质中的指令由电子设备执行时，使得所述电子设备能够执行如权利要求1至5中任一项所述的方法。
CN202010851474.2A 2020-08-21 2020-08-21 一种多级并行交换架构下的解乱序方法、装置及系统 Active CN111953618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010851474.2A CN111953618B (zh) 2020-08-21 2020-08-21 一种多级并行交换架构下的解乱序方法、装置及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010851474.2A CN111953618B (zh) 2020-08-21 2020-08-21 一种多级并行交换架构下的解乱序方法、装置及系统

Publications (2)

Publication Number Publication Date
CN111953618A CN111953618A (zh) 2020-11-17
CN111953618B true CN111953618B (zh) 2022-07-19

Family

ID=73359005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010851474.2A Active CN111953618B (zh) 2020-08-21 2020-08-21 一种多级并行交换架构下的解乱序方法、装置及系统

Country Status (1)

Country Link
CN (1) CN111953618B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116982304A (zh) * 2021-01-27 2023-10-31 华为技术有限公司 一种带宽调整方法、装置以及系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164367A (zh) * 2005-11-16 2008-04-16 华为技术有限公司 信元重排序方法、使用该方法的信元处理方法及装置
CN101547153A (zh) * 2008-03-26 2009-09-30 株式会社东芝 数据接收设备和数据接收方法
CN103647727A (zh) * 2013-11-29 2014-03-19 福建星网锐捷网络有限公司 音视频传输控制方法和装置
CN105450365A (zh) * 2014-08-20 2016-03-30 北大方正集团有限公司 消息发送和消息接收装置及其方法和消息交互系统
CN110943933A (zh) * 2018-09-25 2020-03-31 华为技术有限公司 一种实现数据传输的方法、装置和系统
CN111177739A (zh) * 2019-10-28 2020-05-19 腾讯云计算（北京）有限责任公司 一种数据处理方法、信息交互系统及计算机存储介质
CN111247833A (zh) * 2018-05-21 2020-06-05 Oppo广东移动通信有限公司 一种会话处理方法及装置、计算机存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030214949A1 (en) * 2002-05-16 2003-11-20 Nadim Shaikli System for reordering sequenced based packets in a switching network
KR100713394B1 (ko) * 2004-06-16 2007-05-04 삼성전자주식회사 이동통신 시스템에서 전송일련번호와 타임스탬프를 이용한 상향링크 데이터 패킷들의 재정렬 방법 및 장치
US10044626B2 (en) * 2015-12-24 2018-08-07 Intel Corporation Reliable out-of order end-to-end protocol with robust window state overflow management and a multi-node system using same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101164367A (zh) * 2005-11-16 2008-04-16 华为技术有限公司 信元重排序方法、使用该方法的信元处理方法及装置
CN101547153A (zh) * 2008-03-26 2009-09-30 株式会社东芝 数据接收设备和数据接收方法
CN103647727A (zh) * 2013-11-29 2014-03-19 福建星网锐捷网络有限公司 音视频传输控制方法和装置
CN105450365A (zh) * 2014-08-20 2016-03-30 北大方正集团有限公司 消息发送和消息接收装置及其方法和消息交互系统
CN111247833A (zh) * 2018-05-21 2020-06-05 Oppo广东移动通信有限公司 一种会话处理方法及装置、计算机存储介质
CN110943933A (zh) * 2018-09-25 2020-03-31 华为技术有限公司 一种实现数据传输的方法、装置和系统
CN111177739A (zh) * 2019-10-28 2020-05-19 腾讯云计算（北京）有限责任公司 一种数据处理方法、信息交互系统及计算机存储介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
S. Prasanthi 等."An Enhanced TCP Scheme for Distinguishing Non-congestion Losses from Packet Reordering over Wireless Mesh Networks".《2011 IEEE International Conference on High Performance Computing and Communications》.2011, *
柯小青等.在TCP/IP中实现数据隐藏.《福建电脑》.2004,(第03期), *
楼鑫 等."时延平滑系统对实时数据传输影响分析".《飞行器测控学报》.2017, *

Also Published As

Publication number Publication date
CN111953618A (zh) 2020-11-17

Similar Documents

Publication Publication Date Title
US10182021B2 (en) Crossbar switch and recursive scheduling
EP2498457B1 (en) Methods and Apparatus for Path Selection Within a Network Based on Flow Duration
US8638665B2 (en) Router, information processing device having said router, and packet routing method
US20130322243A1 (en) System for performing distributed data cut-through
US7079538B2 (en) High-speed router
US20070201471A1 (en) Fabric channel control apparatus and method
CN112311494B (zh) 一种报文传输方法、装置及系统
US9571292B2 (en) Multicast packet routing via crossbar bypass paths
US9954771B1 (en) Packet distribution with prefetch in a parallel processing network device
CN108259390B (zh) 互连总线中虚拟通道的优先级推送方法和装置
TW201836329A (zh) 用以傳輸通訊訊號訊框之方法、實體及程式
CN111385217A (zh) 交换结构数据包流重排序
CN111953618B (zh) 一种多级并行交换架构下的解乱序方法、装置及系统
US20080031262A1 (en) Load-balanced switch architecture for reducing cell delay time
US6643294B1 (en) Distributed control merged buffer ATM switch
US6714554B1 (en) Method and system for sorting packets in a network
US6956861B2 (en) Controlled shared memory smart switch system
US20200052926A1 (en) Methods and systems for transmitting and receiving data packets through a bonded connection
EP1482692A2 (en) Switch fabric access scheduler
US20060155771A1 (en) Method and apparatus for processing data
US8885472B2 (en) Scaling output-buffered switches
US7006513B1 (en) Method and system for pipelining packet selection
US7486687B2 (en) Method and allocation device for allocating pending requests for data packet transmission at a number of inputs to a number of outputs of a packet switching device in successive time slots
CN114785738A (zh) 时间敏感流的调度方法、装置和电子设备
US9503396B2 (en) Cell forwarding order selection for sending packets

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant