CN111951722A - 时钟信号发送器及接收器、时钟电路、接收卡和led模组 - Google Patents

时钟信号发送器及接收器、时钟电路、接收卡和led模组 Download PDF

Info

Publication number
CN111951722A
CN111951722A CN202010890884.8A CN202010890884A CN111951722A CN 111951722 A CN111951722 A CN 111951722A CN 202010890884 A CN202010890884 A CN 202010890884A CN 111951722 A CN111951722 A CN 111951722A
Authority
CN
China
Prior art keywords
clock
clock signal
mos transistor
output
sinusoidal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010890884.8A
Other languages
English (en)
Other versions
CN111951722B (zh
Inventor
刘会明
陈麟
刘世良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhouming Technology Co Ltd
Original Assignee
Shenzhen Zhouming Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhouming Technology Co Ltd filed Critical Shenzhen Zhouming Technology Co Ltd
Priority to CN202010890884.8A priority Critical patent/CN111951722B/zh
Publication of CN111951722A publication Critical patent/CN111951722A/zh
Application granted granted Critical
Publication of CN111951722B publication Critical patent/CN111951722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种时钟信号发送器及接收器、时钟电路、接收卡和LED模组，包括：第一开关电路，用于根据输入的时钟脉冲信号控制差分时钟信号发生器输出第一正弦交流差分时钟信号；第二开关电路，用于根据输入的时钟脉冲信号控制差分时钟信号发生器输出第二正弦交流差分时钟信号；正弦交流电流发生器，用于产生正弦交流电流；差分时钟信号发生器，分别与第一开关电路、第二开关电路和正弦交流电流发生器连接，用于根据所述第一开关电路和所述第二开关电路的控制将所述正弦交流电流转变成正弦交流差分时钟信号。通过本发明实施例，电磁辐射比较小，能有效抑制高次谐波电磁辐射和EMI，提高抗干扰能力强，降低屏蔽设计要求，降低成本。

Description

时钟信号发送器及接收器、时钟电路、接收卡和LED模组
技术领域
本发明涉及时钟信号领域，特别涉及一种时钟信号发送器及接收器、时钟电路、接收卡和LED模组。
背景技术
LED(Light Emitting Diode，发光二极管)显示屏时钟线从接收卡开始到模组的输入口，从模组输入口到所有的LED驱动IC(Integrated Circuit Chip，集成电路芯片)，再到模组的输出口，单根时钟线长度达到米级，一个1平米面积的显示屏，时钟线长达数米到十几米。LED显示屏时钟频率从几兆到十几兆，是导致干扰、传导辐射和空间辐射的主要原因。
为了解决时钟导致LED显示屏电磁辐射超标的问题，需要降低时钟引起的EMI。而降低时钟引起EMI的方法有许多种，包括屏蔽、滤波、隔离、铁氧体磁环、信号边沿控制以及在PCB(Printed Circuit Board，印刷线路板)中增加电源和GND层等。这些方法需要付出较大的成本。
目前，在时钟线上增加RC或LC低通滤波器是普遍被使用降低时钟引起的EMI(Electromagnetic Interference，电磁干扰)问题的方法，滤波后依然包含大量丰富的高次谐波，实际在实验室电磁辐射测试中，这些高次谐波频率与电磁辐射超标频率完全一致。采用滤波的方法并不能很好地降低时钟引起的EMI问题。同时，由于时钟线过长，会导致时钟信号失真，当时钟频率提高的时候，显示屏工作不正常。
所以，需要提出一种新的时钟电路，以很好地解决上述存在的时钟导致的LED显示屏电磁辐射超标，以及由于时钟线路过长导致时钟信号失真，提高时钟频率LED显示屏不能正常工作的问题。
发明内容
有鉴于此，本发明实施例提供的一种时钟信号发送器及接收器、时钟电路、接收卡和LED模组，通过将时钟脉冲信号转变成正弦交流差分时钟信号，电磁辐射比较小，能有效抑制高次谐波电磁辐射和EMI，提高抗干扰能力强，降低屏蔽设计要求，从而降低成本。
本发明解决上述技术问题所采用的技术方案如下：
根据本发明实施例的一个方面，提供的一种时钟信号发送器，包括：第一开关电路、第二开关电路、正弦交流电流发生器和差分时钟信号发生器；其中：
所述第一开关电路，用于根据输入的时钟脉冲信号控制差分时钟信号发生器输出第一正弦交流差分时钟信号；
所述第二开关电路，用于根据输入的时钟脉冲信号控制差分时钟信号发生器输出第二正弦交流差分时钟信号；
所述正弦交流电流发生器，用于产生正弦交流电流；
所述差分时钟信号发生器，分别与所述第一开关电路、所述第二开关电路和所述正弦交流电流发生器连接，用于根据所述第一开关电路和所述第二开关电路的控制将所述正弦交流电流转变成正弦交流差分时钟信号。
在一个可能的设计中，所述第一开关电路包括第一MOS管和第四MOS管，所述第一MOS管的栅极和第四MOS管的栅极分别与第一驱动器的输出端连接，第一MOS管的漏极与参考电压端连接，第一MOS管的源极与所述正弦交流电流发生器连接后，再连接至所述差分时钟信号发生器的第一输入端；所述第四MOS管的漏极与所述差分时钟信号发生器的第二输入端连接，第四MOS管的源极接地。
在一个可能的设计中，所述第二开关电路包括第二MOS管和第三MOS管，所述第二MOS管的栅极和第三MOS管的栅极分别与反相驱动器的输出端连接，第二MOS管的漏极与所述第一MOS管的源极连接后与连接至所述正弦交流电流发生器，再连接至所述差分时钟信号发生器的第一输入端；所述第三MOS管的漏极与参考电压端连接，第三MOS管的源极与所述第四MOS管的漏极连接后连接至所述差分时钟信号发生器的第二输入端。
在一个可能的设计中，所述正弦交流电流发生器包括电容C1与电感L1，所述电容C1与所述电感L1串联，所述电容C1的一端与第一MOS管的源极连接，另一端与电感L1连接；所述电感L1的另一端与所述差分时钟信号发生器的第一输入端连接。
在一个可能的设计中，所述差分时钟信号发生器包括网络变压器，所述网络变压器初级的第一输入端与所述正弦交流电流发生器的电感L1的一端连接，初级的第二输入端与所述第四MOS管的漏极连接，接受所述第四MOS管和所述第三MOS管的导通控制；所述网络变压器的次级2个绕组绕向相反匝数相同。
根据本发明实施例的另一个方面，提供的一种时钟信号接收器，包括脉冲转换电路和时钟使能电路，其中：
所述脉冲转换电路，用于通过传输线接收所述时钟信号发送器发送的所述正弦交流差分时钟信号，并把所述正弦交流差分时钟信号转换成时钟脉冲信号，输出到所述时钟使能电路中；
所述时钟使能电路，用于接收驱动器输出的时钟使能信号，并根据所述时钟使能信号控制所述时钟脉冲信号输出到时钟输出端。
在一个可能的设计中，所述在使能信号的控制下控制所述时钟脉冲信号输出到时钟输出端，包括：当使能信号为高电平时，所述时钟输出端无时钟脉冲信号输出，当使能信号为低电平时，时钟输出端输出时钟脉冲信号。
在一个可能的设计中，所述脉冲转换电路包括比较器，所述比较器的正输入端与所述时钟信号发送器输出的第一正弦交流差分时钟信号的输出端连接，负输入端与和所述时钟信号发送器输出的第二正弦交流差分时钟信号的输出端连接，输出端与所述时钟使能电路的第二个输入端连接。
在一个可能的设计中，所述时钟使能电路包括反相器和2输入与门，其中，所述反相器的输入端与经第二驱动器的输出端连接，输出端与所述2输入与门的第一输入端连接；所述2输入与门的第二输入端与所述比较器的输出端连接，输出端作为时钟输出端。
根据本发明实施例的另一个方面，提供的一种时钟电路，所述电路包括：时钟信号发送器和时钟信号接收器；其中：
所述时钟信号发送器，用于将时钟脉冲信号从驱动电路输入后，转变成正弦交流差分时钟信号；
所述时钟信号接收器，用于通过传输线接收所述时钟信号发送器发送的所述正弦交流差分时钟信号，并把所述正弦交流差分时钟信号转换成时钟脉冲信号，并在使能信号的控制下控制所述时钟脉冲信号输出到时钟输出端。
根据本发明实施例的另一个方面，提供的一种接收卡，所述接收卡包括所述的时钟信号发送器。
根据本发明实施例的另一个方面，提供的一种LED模组，所述LED模组包括若干个所述的时钟信号接收器。
与相关技术相比，本发明实施例提供的一种时钟信号发送器及接收器、时钟电路、接收卡和LED模组，包括：第一开关电路、第二开关电路、正弦交流电流发生器和差分时钟信号发生器；其中：所述第一开关电路，用于根据输入的时钟脉冲信号控制差分时钟信号发生器输出第一正弦交流差分时钟信号；所述第二开关电路，用于根据输入的时钟脉冲信号控制差分时钟信号发生器输出第二正弦交流差分时钟信号；所述正弦交流电流发生器，用于产生正弦交流电流；所述差分时钟信号发生器，分别与所述第一开关电路、所述第二开关电路和所述正弦交流电流发生器连接，用于根据所述第一开关电路和所述第二开关电路的控制将所述正弦交流电流转变成正弦交流差分时钟信号。通过本发明实施例，通过时钟信号发送器将时钟脉冲信号转变成正弦交流差分时钟信号，使时钟信号发送器使用正弦交流信号，没有高次谐波成分，能有效抑制高次谐波电磁辐射；时钟信号使用抗干扰能力强的低压差分信号，使时钟端可以接收更高的时钟频率，提高LED显示屏的刷新率，并且使时钟电路的抗干扰能力强；由于差分时钟两根信号的极性相反，对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少，电磁辐射比较小，能有效抑制EMI，降低屏蔽设计要求，从而降低成本，且EMC(electromagnetic compatibility，电磁兼容)认证更容易。从而可以很好地解决现有时钟导致的LED显示屏电磁辐射超标，以及由于时钟线路过长导致时钟信号失真，提高时钟频率LED显示屏不能正常工作的问题。
附图说明
图1为本发明提供的一种时钟信号发送器的结构示意图；
图2为本发明提供的一种时钟信号发送器的电路结构示意图；
图3为本发明提供的一种时钟信号发送器将时钟脉冲信号转变为正弦交流差分时钟信号的时序图；
图4为本发明提供的一种时钟信号接收器的结构示意图；
图5为本发明提供的一种时钟信号接收器的电路结构示意图；
图6为本发明提供的一种时钟信号发送器将正弦交流差分时钟信号转变为时钟脉冲信号的时序图；
图7为本发明提供的一种时钟电路的结构示意图；
图8为本发明提供的一种接收卡的结构示意图；
图9为本发明提供的一种LED模组的结构示意图；
图10为本发明提供的一种时钟电路的电路结构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅以解释本发明，并不用于限定本发明。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
在一个实施例中，如图1所示，本发明实施例提供一种时钟信号发送器，所述发送器10包括：第一开关电路11、第二开关电路12、正弦交流电流发生器13和差分时钟信号发生器14；其中：
所述第一开关电路11，用于根据输入的时钟脉冲信号控制差分时钟信号发生器14输出第一正弦交流差分时钟信号。
所述第二开关电路12，用于根据输入的时钟脉冲信号控制差分时钟信号发生器14输出第二正弦交流差分时钟信号；其中，所述第一正弦交流差分时钟信号与所述第二正弦交流差分时钟信号为相互反相正弦交流差分时钟信号。
所述正弦交流电流发生器13，分别与所述第一开关电路11和所述第二开关电路12连接，用于产生正弦交流电流。
所述差分时钟信号发生器14，分别与所述第一开关电路11、所述第二开关电路12和所述正弦交流电流发生器13连接，用于根据所述第一开关电路11和所述第二开关电路12的控制将所述正弦交流电流发生器13产生的正弦交流电流转变成正弦交流差分时钟信号，分别输出第一正弦交流差分时钟信号CLK+和第二正弦交流差分时钟信号CLK-。
在本实施例中，通过时钟信号发送器将时钟脉冲信号转变成正弦交流差分时钟信号，使时钟信号发送器使用正弦交流信号，没有高次谐波成分，能有效抑制高次谐波电磁辐射；时钟信号使用抗干扰能力强的低压差分信号，使时钟端可以接收更高的时钟频率，提高LED显示屏的刷新率，并且使时钟电路的抗干扰能力强；由于差分时钟两根信号的极性相反，对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少，电磁辐射比较小，能有效抑制EMI，降低屏蔽设计要求，从而降低成本，且EMC认证更容易。从而可以很好地解决现有时钟导致的LED显示屏电磁辐射超标，以及由于时钟线路过长导致时钟信号失真，提高时钟频率LED显示屏不能正常工作的问题。
在一个实施例中，如图1和图2所示，所述第一开关电路11包括第一MOS管Q1和第四MOS管Q4，所述第一MOS管Q1的栅极和第四MOS管Q4的栅极分别与第一驱动器U1A的输出端连接，第一MOS管Q1的漏极与参考电压VCC端连接，第一MOS管Q1的源极与所述正弦交流电流发生器13连接后，再连接至所述差分时钟信号发生器14的第一输入端；所述第四MOS管Q4的漏极与所述差分时钟信号发生器14的第二输入端连接，第四MOS管Q4的源极接地。
所述第二开关电路12包括第二MOS管Q2和第三MOS管Q3，所述第二MOS管Q2的栅极和第三MOS管Q3的栅极分别与反相驱动器U2的输出端连接，第二MOS管Q2的漏极与所述第一MOS管Q1的源极连接后与连接至所述正弦交流电流发生器13，再连接至所述差分时钟信号发生器14的第一输入端；所述第三MOS管Q3的漏极与参考电压VCC端连接，第三MOS管Q3的源极与所述第四MOS管Q4的漏极连接后连接至所述差分时钟信号发生器14的第二输入端。
优选地，所述第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4为功率场效应MOS管。
在本实施例中，时钟脉冲信号CLK是一个由CPU或MCU或FPGA等逻辑器件发送的正方波时钟脉冲信号CLK，当时钟脉冲信号CLK为高电平时，第一驱动器U1A驱动第一MOS管Q1和第四MOS管Q4打开，第二MOS管Q2和第三MOS管Q3关闭，电流从电源正极VCC经第一MOS管Q1、正弦交流电流发生器13、差分时钟信号发生器14、第四MOS管Q4到电源地；当时钟脉冲信号CLK为低电平0时，反相驱动器U2驱动第二MOS管Q2和第三MOS管Q3打开，同时第一MOS管Q1和第四MOS管Q4关闭，电流从电源正极VCC经第三MOS管Q3、差分时钟信号发生器14、正弦交流电流发生器13、第二MOS管Q2到电源地，如此反复循环。从而把一个时钟脉冲信号CLK转化成一个低压正弦交流差分时钟信号(CLK+和CLK-)输出。
在一个实施例中，如图1和图2所示，所述正弦交流电流发生器13包括电容C1与电感L1，所述电容C1与所述电感L1串联，所述电容C1的一端与第一MOS管Q1的源极连接，另一端与电感L1连接；所述电感L1的另一端与所述差分时钟信号发生器14的第一输入端连接。当时钟脉冲信号CLK的时钟频率与C1和L1的谐振频率一致时，电容C1和电感L1将会谐振，产生正弦交流电流。
在一个实施例中，如图1和图2所示，所述差分时钟信号发生器14包括网络变压器T1，所述网络变压器T1初级的第一输入端与所述正弦交流电流发生器13的电感L1的一端连接，初级的第二输入端与所述第四MOS管Q4的漏极连接，接受所述第四MOS管Q4和所述第三MOS管Q3的导通控制。所述网络变压器T1的次级2个绕组绕向相反匝数相同。所述网络变压器T1的初级第一输入端接收所述正弦交流电流发生器13产生正弦交流电流，经转化后次级的2个绕组分别输出幅度相同相位相差180度的正弦交流时钟差分信号(CLK+和CLK-)。其中，电阻R1和电阻R1是阻抗匹配电阻，改变网络变压器T1初级和次级匝比，将降低输出电压。从而把一个时钟脉冲信号CLK转化成一个低压正弦交流差分时钟信号输出。时序如图3所示。
在本实施例中，当时钟脉冲信号CLK为高电平时，驱动器U1A驱动第一MOS管Q1和第四MOS管Q4打开，第二MOS管Q2和第三MOS管Q3关闭，电流从电源正极VCC经第一MOS管Q1、电容C1、电感L1、差分时网络变压器T1、第四MOS管Q4到电源地；当时钟脉冲信号CLK为低电平0时，反相驱动器U2驱动第二MOS管Q2和第三MOS管Q3打开，同时第一MOS管Q1和第四MOS管Q4关闭，电流从电源正极VCC经第三MOS管Q3、网络变压器T1、电感L1、电容C1、第二MOS管Q2到电源地，如此反复循环。从而把一个时钟脉冲信号CLK转化成一个低压正弦交流差分时钟信号(CLK+和CLK-)输出。
在本实施例中，通过正弦交流电流发生器将时钟脉冲信号转为正弦交流电流，差分时钟信号发生器将正弦交流电流转变成幅度相同相位相差180度的正弦交流时钟差分信号，使时钟信号发送器使用正弦交流信号，没有高次谐波成分，能有效抑制高次谐波电磁辐射；时钟信号使用抗干扰能力强的低压差分信号，使时钟端可以接收更高的时钟频率，提高LED显示屏的刷新率，并且使时钟电路的抗干扰能力强；由于差分时钟两根信号的极性相反，对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少，电磁辐射比较小，能有效抑制EMI，降低屏蔽设计要求，从而降低成本，且EMC认证更容易。从而可以很好地解决现有时钟导致的LED显示屏电磁辐射超标，以及由于时钟线路过长导致时钟信号失真，提高时钟频率LED显示屏不能正常工作的问题。
在一个实施例中，如图4所示，本发明实施例提供一种时钟信号接收器，所述接收器20包括脉冲转换电路21和时钟使能电路22，其中：
所述脉冲转换电路21，用于通过传输线接收所述时钟信号发送器14发送的所述正弦交流差分时钟信号CLK+和CLK-，并把所述正弦交流差分时钟信号CLK+和CLK-转换成时钟脉冲信号CLK，输出到所述时钟使能电路22中。
所述时钟使能电路22，用于接收第二驱动器输出的时钟使能信号OE_CLK，并根据所述时钟使能信号OE_CLK控制所述时钟脉冲信号CLK输出到时钟输出(CLK-OUT)端。当使能信号OE-CLK为高电平时，所述CLK-OUT端无时钟脉冲信号CLK输出，当使能信号OE-CLK为低电平时，CLK-OUT端输出时钟脉冲信号CLK。
在本实施例中，通过脉冲转换电路将正弦交流差分时钟信号CLK+和CLK-转换成时钟脉冲信号CLK，并在使能信号的控制下控制所述时钟脉冲信号CLK输出到CLK-OUT端，从而使时钟信号接收器抗干扰能力强，电磁辐射比较小，能有效抑制EMI，降低屏蔽设计要求，从而降低成本，且EMC认证更容易。从而可以很好地解决现有时钟导致的LED显示屏电磁辐射超标，以及由于时钟线路过长导致时钟信号失真，提高时钟频率LED显示屏不能正常工作的问题。
在一个实施例中，如图4和图5所示，所述脉冲转换电路21包括比较器U3，所述比较器U3的正输入端与所述时钟信号发送器14输出的第一正弦交流差分时钟信号CLK+的输出端连接，负输入端与和所述时钟信号发送器14输出的第二正弦交流差分时钟信号CLK-的输出端连接，输出端与所述时钟使能电路22的第二个输入端连接。
低压正弦交流时钟信号(CLK+和CLK-)，经并行或双绞线长距离传输，通过阻抗匹配电阻R3进入比较器U3，当第一正弦交流差分时钟信号CLK+比第二正弦交流差分时钟信号CLK-电压高时，比较器U3输出高电平1；当第一正弦交流差分时钟信号CLK+比第二正弦交流差分时钟信号CLK-低时，比较器U3输出低电平0，于是低压正弦交流时钟信号(CLK+和CLK-)通过比较器U3转换成了时钟脉冲信号CLK，时序如图6所示。
在一个实施例中，如图4和图5所示，所述时钟使能电路22包括反相器U4和2输入与门U5，其中，所述反相器U4的输入端与经第二驱动器U1B的输出端连接，输出端与所述2输入与门的第一输入端连接。所述2输入与门U5的第二输入端与所述比较器U3的输出端连接，输出端作为CLK-OUT端。
当使能信号OE_CLK低电平0时，经过第二驱动器U1B和反相器U4，与比较器U3输出的时钟信号一起进入2输入与门U5，时钟从2输入与门U5输出；当使能信号OE_CLK为高电平1时，经过第二驱动U1B和反向器U4，与比较器U3输出的时钟脉冲信号CLK一起进入2输入与门U5，时钟脉冲信号CLK不能从2输入与门U5输出。2输入与门U5输出逻辑如下表所示：
OE_CLK CLK+ CLK- CLK_OUT
0 1 -1 1
0 -1 1 0
1 X X 0
1 X X 0
在一个实施例中，如图7所示，本发明提供一种时钟电路，所述电路包括：时钟信号发送器10和时钟信号接收器20；其中：
所述时钟信号发送器10，用于将时钟脉冲信号CLK从驱动电路输入后，转变成正弦交流差分时钟信号，输出正弦交流差分时钟信号CLK+和CLK-，并将所述正弦交流差分时钟信号CLK+和CLK-通过传输线输出给所述时钟信号接收器20。
所述时钟信号接收器20，用于通过传输线接收所述时钟信号发送器10发送的所述正弦交流差分时钟信号CLK+和CLK-，并把所述正弦交流差分时钟信号CLK+和CLK-转换成时钟脉冲信号CLK，并在使能信号OE-CLK的控制下控制所述时钟脉冲信号CLK输出到时钟输出(CLK-OUT)端，当使能信号OE-CLK为高电平时，所述CLK-OUT端无时钟脉冲信号CLK输出，当使能信号OE-CLK为低电平时，CLK-OUT端输出时钟脉冲信号CLK。
在本实施例中，通过时钟电路将时钟脉冲信号转变成正弦交流差分时钟信号，使时钟电路使用正弦交流信号，没有高次谐波成分，能有效抑制高次谐波电磁辐射；时钟信号使用抗干扰能力强的低压差分信号，使时钟端可以接收更高的时钟频率，提高LED显示屏的刷新率，并且使时钟电路的抗干扰能力强；由于差分时钟两根信号的极性相反，对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少，电磁辐射比较小，能有效抑制EMI，降低屏蔽设计要求，从而降低成本，且EMC认证更容易。从而可以很好地解决现有时钟导致的LED显示屏电磁辐射超标，以及由于时钟线路过长导致时钟信号失真，提高时钟频率LED显示屏不能正常工作的问题。
在一个实施例中，如图1所示，所述时钟信号发送器10包括：第一开关电路11、第二开关电路12、正弦交流电流发生器13和差分时钟信号发生器14；其中：
所述第一开关电路11，用于根据输入的时钟脉冲信号导通，控制差分时钟信号发生器14输出第一正弦交流差分时钟信号。
所述第二开关电路12，用于根据输入的时钟脉冲信号导通，控制差分时钟信号发生器14输出第二正弦交流差分时钟信号；其中，所述第一正弦交流差分时钟信号与所述第二正弦交流差分时钟信号为相互反相正弦交流差分时钟信号。
所述正弦交流电流发生器13，分别与所述第一开关电路11和所述第二开关电路12连接，用于产生正弦交流电流。
所述差分时钟信号发生器14，分别与所述第一开关电路11、所述第二开关电路12和所述正弦交流电流发生器13连接，用于根据所述第一开关电路11和所述第二开关电路12的控制将所述正弦交流电流发生器13产生的正弦交流电流转变成正弦交流差分时钟信号，分别输出第一正弦交流差分时钟信号CLK+和第二正弦交流差分时钟信号CLK-。
在本实施例中，通过时钟信号发送器将时钟脉冲信号转变成正弦交流差分时钟信号，使时钟信号发送器使用正弦交流信号，没有高次谐波成分，能有效抑制高次谐波电磁辐射；时钟信号使用抗干扰能力强的低压差分信号，使时钟端可以接收更高的时钟频率，提高LED显示屏的刷新率，并且使时钟电路的抗干扰能力强；由于差分时钟两根信号的极性相反，对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少，电磁辐射比较小，能有效抑制EMI，降低屏蔽设计要求，从而降低成本，且EMC认证更容易。从而可以很好地解决现有时钟导致的LED显示屏电磁辐射超标，以及由于时钟线路过长导致时钟信号失真，提高时钟频率LED显示屏不能正常工作的问题。
在一个实施例中，如图1和图2所示，所述第一开关电路11包括第一MOS管Q1和第四MOS管Q4，所述第一MOS管Q1的栅极和第四MOS管Q4的栅极分别与第一驱动器U1A的输出端连接，第一MOS管Q1的漏极与参考电压VCC端连接，第一MOS管Q1的源极与所述正弦交流电流发生器13连接后，再连接至所述差分时钟信号发生器14的第一输入端；所述第四MOS管Q4的漏极与所述差分时钟信号发生器14的第二输入端连接，第四MOS管Q4的源极接地。
所述第二开关电路12包括第二MOS管Q2和第三MOS管Q3，所述第二MOS管Q2的栅极和第三MOS管Q3的栅极分别与反相驱动器U2的输出端连接，第二MOS管Q2的漏极与所述第一MOS管Q1的源极连接后与连接至所述正弦交流电流发生器13，再连接至所述差分时钟信号发生器14的第一输入端；所述第三MOS管Q3的漏极与参考电压VCC端连接，第三MOS管Q3的源极与所述第四MOS管Q4的漏极连接后连接至所述差分时钟信号发生器14的第二输入端。
优选地，所述第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4为功率场效应MOS管。
在本实施例中，时钟脉冲信号CLK是一个由CPU或MCU或FPGA等逻辑器件发送的正方波时钟脉冲信号CLK，当时钟脉冲信号CLK为高电平时，第一驱动器U1A驱动第一MOS管Q1和第四MOS管Q4打开，第二MOS管Q2和第三MOS管Q3关闭，电流从电源正极VCC经第一MOS管Q1、正弦交流电流发生器13、差分时钟信号发生器14、第四MOS管Q4到电源地；当时钟脉冲信号CLK为低电平0时，反相驱动器U2驱动第二MOS管Q2和第三MOS管Q3打开，同时第一MOS管Q1和第四MOS管Q4关闭，电流从电源正极VCC经第三MOS管Q3、差分时钟信号发生器14、正弦交流电流发生器13、第二MOS管Q2到电源地，如此反复循环。从而把一个时钟脉冲信号CLK转化成一个低压正弦交流差分时钟信号(CLK+和CLK-)输出。
在一个实施例中，如图1和图2所示，所述正弦交流电流发生器13包括电容C1与电感L1，所述电容C1与所述电感L1串联，所述电容C1的一端与第一MOS管Q1的源极连接，另一端与电感L1连接；所述电感L1的另一端与所述差分时钟信号发生器14的第一输入端连接。当时钟脉冲信号CLK的时钟频率与C1和L1的谐振频率一致时，电容C1和电感L1将会谐振，产生正弦交流电流。
在一个实施例中，如图1和图2所示，所述差分时钟信号发生器14包括网络变压器T1，所述网络变压器T1初级的第一输入端与所述正弦交流电流发生器13的电感L1的一端连接，初级的第二输入端与所述第四MOS管Q4的漏极连接，接受所述第四MOS管Q4和所述第三MOS管Q3的导通控制。所述网络变压器T1的次级2个绕组绕向相反匝数相同。所述网络变压器T1的初级第一输入端接收所述正弦交流电流发生器13产生正弦交流电流，经转化后次级的2个绕组分别输出幅度相同相位相差180度的正弦交流时钟差分信号(CLK+和CLK-)。其中，电阻R1和电阻R1是阻抗匹配电阻，改变网络变压器T1初级和次级匝比，将降低输出电压。从而把一个时钟脉冲信号CLK转化成一个低压正弦交流差分时钟信号输出。时序如图3所示。
在本实施例中，当时钟脉冲信号CLK为高电平时，第一驱动器U1A驱动第一MOS管Q1和第四MOS管Q4打开，第二MOS管Q2和第三MOS管Q3关闭，电流从电源正极VCC经第一MOS管Q1、电容C1、电感L1、差分时网络变压器T1、第四MOS管Q4到电源地；当时钟脉冲信号CLK为低电平0时，反相驱动器U2驱动第二MOS管Q2和第三MOS管Q3打开，同时第一MOS管Q1和第四MOS管Q4关闭，电流从电源正极VCC经第三MOS管Q3、网络变压器T1、电感L1、电容C1、第二MOS管Q2到电源地，如此反复循环。从而把一个时钟脉冲信号CLK转化成一个低压正弦交流差分时钟信号(CLK+和CLK-)输出。
在本实施例中，通过正弦交流电流发生器将时钟脉冲信号转为正弦交流电流，差分时钟信号发生器将正弦交流电流转变成幅度相同相位相差180度的正弦交流时钟差分信号，使时钟信号发送器使用正弦交流信号，没有高次谐波成分，能有效抑制高次谐波电磁辐射；时钟信号使用抗干扰能力强的低压差分信号，使时钟端可以接收更高的时钟频率，提高LED显示屏的刷新率，并且使时钟电路的抗干扰能力强；由于差分时钟两根信号的极性相反，对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少，电磁辐射比较小，能有效抑制EMI，降低屏蔽设计要求，从而降低成本，且EMC认证更容易。从而可以很好地解决现有时钟导致的LED显示屏电磁辐射超标，以及由于时钟线路过长导致时钟信号失真，提高时钟频率LED显示屏不能正常工作的问题。
在一个实施例中，如图4所示，所述时钟信号接收器20包括脉冲转换电路21和时钟使能电路22，其中：
所述脉冲转换电路21，用于通过传输线接收所述时钟信号发送器14发送的所述正弦交流差分时钟信号CLK+和CLK-，并把所述正弦交流差分时钟信号CLK+和CLK-转换成时钟脉冲信号CLK，输出到所述时钟使能电路22中。
所述时钟使能电路22，用于接收第二驱动器输出的时钟使能信号OE_CLK，并根据所述时钟使能信号OE_CLK控制所述时钟脉冲信号CLK输出到CLK-OUT端。当OE-CLK为高电平时，所述CLK-OUT端无时钟脉冲信号CLK输出，当OE-CLK为低电平时，CLK-OUT端输出时钟脉冲信号CLK。
在本实施例中，通过脉冲转换电路将正弦交流差分时钟信号CLK+和CLK-转换成时钟脉冲信号CLK，并在使能信号的控制下控制所述时钟脉冲信号CLK输出到CLK-OUT端，从而使时钟信号接收器抗干扰能力强，电磁辐射比较小，能有效抑制EMI，降低屏蔽设计要求，从而降低成本，且EMC认证更容易。从而可以很好地解决现有时钟导致的LED显示屏电磁辐射超标，以及由于时钟线路过长导致时钟信号失真，提高时钟频率LED显示屏不能正常工作的问题。
在一个实施例中，如图4和图5所示，所述脉冲转换电路21包括比较器U3，所述比较器U3的正输入端与所述时钟信号发送器14输出的第一正弦交流差分时钟信号CLK+的输出端连接，负输入端与和所述时钟信号发送器14输出的第二正弦交流差分时钟信号CLK-的输出端连接，输出端与所述时钟使能电路22的第二个输入端连接。
低压正弦交流时钟信号(CLK+和CLK-)，经并行或双绞线长距离传输，通过阻抗匹配电阻R3进入比较器U3，当第一正弦交流差分时钟信号CLK+比第二正弦交流差分时钟信号CLK-电压高时，比较器U3输出高电平1；当第一正弦交流差分时钟信号CLK+比第二正弦交流差分时钟信号CLK-低时，比较器U3输出低电平0，于是低压正弦交流时钟信号(CLK+和CLK-)通过比较器U3转换成了时钟脉冲信号CLK，时序如图6所示。
在一个实施例中，如图4和图5所示，所述时钟使能电路22包括反相器U4和2输入与门U5，其中，所述反相器U4的输入端与经第二驱动器U1B的输出端连接，输出端与所述2输入与门的第一输入端连接。所述2输入与门U5的第二输入端与所述比较器U3的输出端连接，输出端作为CLK-OUT端。
当使能信号OE_CLK低电平0时，经过第二驱动器U1B和反相器U4，与比较器U3输出的时钟信号一起进入2输入与门U5，时钟从2输入与门U5输出；当使能信号OE_CLK为高电平1时，经过第二驱动U1B和反向器U4，与比较器U3输出的时钟脉冲信号CLK一起进入2输入与门U5，时钟脉冲信号CLK不能从2输入与门U5输出。2输入与门U5输出逻辑如下表所示：
OE_CLK CLK+ CLK- CLK_OUT
0 1 -1 1
0 -1 1 0
1 X X 0
1 X X 0
在一个实施例中，如图8所示，本发明提供一种接收卡，所述接收卡100包括以上任一实施例所述的时钟信号发送器10。
在本实施例中，所述时钟信号发送器10为上述任一实施例所述的时钟信号发送器10，具体的结构与功能详见以上任一实施例的说明，在此不再详述。
在一个实施例中，如图9所示，本发明提供一种LED模组，所述LED模组200包括若干个以上任一实施例所述的时钟信号接收器20。
在本实施例中，所述时钟信号接收器20为上述任一实施例所述的时钟信号接收器20，具体的结构与功能详见以上任一实施例的说明，在此不再详述。
以下结合具体的实施例对本发明的技术方案作进一步的详细描述。
在一个实施例中，如图10所示，本发明提供一种时钟电路，所述电路包括：时钟信号发送器10和时钟信号接收器20；其中：
所述时钟信号发送器10包括：第一开关电路11、第二开关电路12、正弦交流电流发生器13和差分时钟信号发生器14；其中：
所述第一开关电路11包括第一MOS管Q1和第四MOS管Q4，所述第一MOS管Q1的栅极和第四MOS管Q4的栅极分别与第一驱动器U1A的输出端连接，第一MOS管Q1的漏极与参考电压VCC端连接，第一MOS管Q1的源极与所述正弦交流电流发生器13连接后，再连接至所述差分时钟信号发生器14的第一输入端；所述第四MOS管Q4的漏极与所述差分时钟信号发生器14的第二输入端连接，第四MOS管Q4的源极接地。
所述第二开关电路12包括第二MOS管Q2和第三MOS管Q3，所述第二MOS管Q2的栅极和第三MOS管Q3的栅极分别与反相驱动器U2的输出端连接，第二MOS管Q2的漏极与所述第一MOS管Q1的源极连接后与连接至所述正弦交流电流发生器13，再连接至所述差分时钟信号发生器14的第一输入端；所述第三MOS管Q3的漏极与参考电压VCC端连接，第三MOS管Q3的源极与所述第四MOS管Q4的漏极连接后连接至所述差分时钟信号发生器14的第二输入端。优选地，所述第一MOS管Q1、第二MOS管Q2、第三MOS管Q3、第四MOS管Q4为功率场效应MOS管。
所述正弦交流电流发生器13包括电容C1与电感L1，所述电容C1与所述电感L1串联，所述电容C1的一端与第一MOS管Q1的源极连接，另一端与电感L1连接；所述电感L1的另一端与所述差分时钟信号发生器14的第一输入端连接。当时钟脉冲信号CLK的时钟频率与C1和L1的谐振频率一致时，电容C1和电感L1将会谐振，产生正弦交流电流。
所述差分时钟信号发生器14包括网络变压器T1，所述网络变压器T1初级的第一输入端与所述正弦交流电流发生器13的电感L1的一端连接，初级的第二输入端与所述第四MOS管Q4的漏极连接，接受所述第四MOS管Q4和所述第三MOS管Q3的导通控制。所述网络变压器T1的次级2个绕组绕向相反匝数相同。所述网络变压器T1的初级第一输入端接收所述正弦交流电流发生器13产生正弦交流电流，经转化后次级的2个绕组分别输出幅度相同相位相差180度的正弦交流时钟差分信号(CLK+和CLK-)。其中，电阻R1和电阻R1是阻抗匹配电阻，改变网络变压器T1初级和次级匝比，将降低输出电压。从而把一个时钟脉冲信号CLK转化成一个低压正弦交流差分时钟信号输出。时序如图3所示。
所述时钟信号接收器20包括脉冲转换电路21和时钟使能电路22，其中：
所述脉冲转换电路21包括比较器U3，所述比较器U3的正输入端与所述时钟信号发送器14输出的第一正弦交流差分时钟信号CLK+的输出端连接，负输入端与和所述时钟信号发送器14输出的第二正弦交流差分时钟信号CLK-的输出端连接，输出端与所述时钟使能电路22的第二个输入端连接。
所述时钟使能电路22包括反相器U4和2输入与门U5，其中，所述反相器U4的输入端与经驱动器U1B的输出端连接，输出端与所述2输入与门的第一输入端连接。所述2输入与门U5的第二输入端与所述比较器U3的输出端连接，输出端作为CLK-OUT端。
在本实施例中，时钟脉冲信号CLK是一个由CPU或MCU或FPGA等逻辑器件发送的正方波时钟脉冲信号CLK，当时钟脉冲信号CLK为高电平时，驱动器U1A驱动第一MOS管Q1和第四MOS管Q4打开，第二MOS管Q2和第三MOS管Q3关闭，电流从电源正极VCC经第一MOS管Q1、电容C1、电感L1、差分时网络变压器T1、第四MOS管Q4到电源地；当时钟脉冲信号CLK为低电平0时，反相驱动器U2驱动第二MOS管Q2和第三MOS管Q3打开，同时第一MOS管Q1和第四MOS管Q4关闭，电流从电源正极VCC经第三MOS管Q3、网络变压器T1、电感L1、电容C1、第二MOS管Q2到电源地，如此反复循环。从而把一个时钟脉冲信号CLK转化成一个低压正弦交流差分时钟信号(CLK+和CLK-)输出。
低压正弦交流时钟信号(CLK+和CLK-)，经并行或双绞线长距离传输，通过阻抗匹配电阻R3进入比较器U3，当第一正弦交流差分时钟信号CLK+比第二正弦交流差分时钟信号CLK-电压高时，比较器U3输出高电平1；当第一正弦交流差分时钟信号CLK+比第二正弦交流差分时钟信号CLK-低时，比较器U3输出低电平0，于是低压正弦交流时钟信号(CLK+和CLK-)通过比较器U3转换成了时钟脉冲信号CLK，时序如图6所示。
当使能信号OE_CLK低电平0时，经过驱动器U1B和反相器U4，与比较器U3输出的时钟信号一起进入2输入与门U5，时钟从2输入与门U5输出；当使能信号OE_CLK为高电平1时，经过驱动U1B和反向器U4，与比较器U3输出的时钟脉冲信号CLK一起进入2输入与门U5，时钟脉冲信号CLK不能从2输入与门U5输出。
在本实施例中，通过时钟电路将时钟脉冲信号转变成正弦交流差分时钟信号，使时钟电路使用正弦交流信号，没有高次谐波成分，能有效抑制高次谐波电磁辐射；时钟信号使用抗干扰能力强的低压差分信号，使时钟端可以接收更高的时钟频率，提高LED显示屏的刷新率，并且使时钟电路的抗干扰能力强；由于差分时钟两根信号的极性相反，对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少，电磁辐射比较小，能有效抑制EMI，降低屏蔽设计要求，从而降低成本，且EMC认证更容易。从而可以很好地解决现有时钟导致的LED显示屏电磁辐射超标，以及由于时钟线路过长导致时钟信号失真，提高时钟频率LED显示屏不能正常工作的问题。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (12)

1.一种时钟信号发送器，其特征在于，包括：第一开关电路、第二开关电路、正弦交流电流发生器和差分时钟信号发生器；其中：
所述第一开关电路，用于根据输入的时钟脉冲信号控制差分时钟信号发生器输出第一正弦交流差分时钟信号；
所述第二开关电路，用于根据输入的时钟脉冲信号控制差分时钟信号发生器输出第二正弦交流差分时钟信号；
所述正弦交流电流发生器，用于产生正弦交流电流；
所述差分时钟信号发生器，分别与所述第一开关电路、所述第二开关电路和所述正弦交流电流发生器连接，用于根据所述第一开关电路和所述第二开关电路的控制将所述正弦交流电流转变成正弦交流差分时钟信号。
2.根据权利要求1所述的发送器，其特征在于，所述第一开关电路包括第一MOS管和第四MOS管，所述第一MOS管的栅极和第四MOS管的栅极分别与第一驱动器的输出端连接，第一MOS管的漏极与参考电压端连接，第一MOS管的源极与所述正弦交流电流发生器连接后，再连接至所述差分时钟信号发生器的第一输入端；所述第四MOS管的漏极与所述差分时钟信号发生器的第二输入端连接，第四MOS管的源极接地。
3.根据权利要求2所述的发送器，其特征在于，所述第二开关电路包括第二MOS管和第三MOS管，所述第二MOS管的栅极和第三MOS管的栅极分别与反相驱动器的输出端连接，第二MOS管的漏极与所述第一MOS管的源极连接后与连接至所述正弦交流电流发生器，再连接至所述差分时钟信号发生器的第一输入端；所述第三MOS管的漏极与参考电压端连接，第三MOS管的源极与所述第四MOS管的漏极连接后连接至所述差分时钟信号发生器的第二输入端。
4.根据权利要求2所述的发送器，其特征在于，所述正弦交流电流发生器包括电容C1与电感L1，所述电容C1与所述电感L1串联，所述电容C1的一端与第一MOS管的源极连接，另一端与电感L1连接；所述电感L1的另一端与所述差分时钟信号发生器的第一输入端连接。
5.根据权利要求3所述的发送器，其特征在于，所述差分时钟信号发生器包括网络变压器，所述网络变压器初级的第一输入端与所述正弦交流电流发生器的电感L1的一端连接，初级的第二输入端与所述第四MOS管的漏极连接，接受所述第四MOS管和所述第三MOS管的导通控制；所述网络变压器的次级2个绕组绕向相反匝数相同。
6.一种时钟信号接收器，其特征在于，所述接收器包括脉冲转换电路和时钟使能电路，其中：
所述脉冲转换电路，用于通过传输线接收所述时钟信号发送器发送的所述正弦交流差分时钟信号，并把所述正弦交流差分时钟信号转换成时钟脉冲信号，输出到所述时钟使能电路中；
所述时钟使能电路，用于接收驱动器输出的时钟使能信号，并根据所述时钟使能信号控制所述时钟脉冲信号输出到时钟输出端。
7.根据权利要求6所述的接收器，其特征在于，所述在使能信号的控制下控制所述时钟脉冲信号输出到时钟输出端，包括：当使能信号为高电平时，所述时钟输出端无时钟脉冲信号输出，当使能信号为低电平时，时钟输出端输出时钟脉冲信号。
8.根据权利要求6所述的接收器，其特征在于，所述脉冲转换电路包括比较器，所述比较器的正输入端与所述时钟信号发送器输出的第一正弦交流差分时钟信号的输出端连接，负输入端与和所述时钟信号发送器输出的第二正弦交流差分时钟信号的输出端连接，输出端与所述时钟使能电路的第二个输入端连接。
9.根据权利要求8所述的接收器，其特征在于，所述时钟使能电路包括反相器和2输入与门，其中，所述反相器的输入端与经第二驱动器的输出端连接，输出端与所述2输入与门的第一输入端连接；所述2输入与门的第二输入端与所述比较器的输出端连接，输出端作为时钟输出端。
10.一种时钟电路，其特征在于，所述电路包括：如权利要求1至5任一项所述的时钟信号发送器和如权利要求6至9任一项所述的时钟信号接收器；其中：
所述时钟信号发送器，用于将时钟脉冲信号从驱动电路输入后，转变成正弦交流差分时钟信号；
所述时钟信号接收器，用于通过传输线接收所述时钟信号发送器发送的所述正弦交流差分时钟信号，并把所述正弦交流差分时钟信号转换成时钟脉冲信号，并在使能信号的控制下控制所述时钟脉冲信号输出到时钟输出端。
11.一种接收卡，其特征在于，所述接收卡包括如权利要求1至5任一项所述的时钟信号发送器。
12.一种LED模组，其特征在于，所述LED模组包括若干个如权利要求6至9任一项所述的时钟信号接收器。
CN202010890884.8A 2020-08-29 2020-08-29 时钟信号发送器及接收器、时钟电路、接收卡和led模组 Active CN111951722B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010890884.8A CN111951722B (zh) 2020-08-29 2020-08-29 时钟信号发送器及接收器、时钟电路、接收卡和led模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010890884.8A CN111951722B (zh) 2020-08-29 2020-08-29 时钟信号发送器及接收器、时钟电路、接收卡和led模组

Publications (2)

Publication Number Publication Date
CN111951722A true CN111951722A (zh) 2020-11-17
CN111951722B CN111951722B (zh) 2021-11-09

Family

ID=73366930

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010890884.8A Active CN111951722B (zh) 2020-08-29 2020-08-29 时钟信号发送器及接收器、时钟电路、接收卡和led模组

Country Status (1)

Country Link
CN (1) CN111951722B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112611927A (zh) * 2020-11-27 2021-04-06 苏州浪潮智能科技有限公司 一种电磁辐射调节装置、方法及电子设备
CN112866837A (zh) * 2020-12-31 2021-05-28 广州芯德通信科技股份有限公司 一种用于olt设备网口辐射抑制电路及设计方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1142662A (zh) * 1995-04-11 1997-02-12 迪维安公司 用于抑制电磁干扰的装置和方法
US20030112908A1 (en) * 2001-12-19 2003-06-19 William Mar Multi-interpolated data recovery with a relative low sampling rate
CN1510839A (zh) * 2002-12-24 2004-07-07 ��ʿͨ��ʽ���� 扩频时钟产生电路、抖动产生电路和半导体器件
CN101304245A (zh) * 2007-05-11 2008-11-12 广明光电股份有限公司 降低时钟信号电磁干扰方法
KR20140062348A (ko) * 2012-11-14 2014-05-23 인하대학교 산학협력단 인덕터 전류 선구동 방식을 이용한 ｌｅｄ구동 조절장치
US8754678B1 (en) * 2013-03-15 2014-06-17 Analog Devices, Inc. Apparatus and methods for invertible sine-shaping for phase interpolation
CN205140489U (zh) * 2015-11-10 2016-04-06 利亚德光电股份有限公司 时钟信号的控制装置及设备
CN105813354A (zh) * 2016-01-22 2016-07-27 中国民用航空总局第二研究所 一种基于以太网无源光网络技术的助航灯具控制器
CN206363700U (zh) * 2016-11-21 2017-07-28 深圳市洲明科技股份有限公司 一种灯条及超长灯条屏
CN109120243A (zh) * 2018-07-23 2019-01-01 中国电子科技集团公司第二十四研究所 时钟驱动电路
CN109194431A (zh) * 2018-08-13 2019-01-11 郑州威科姆华大北斗导航科技有限公司 一种时钟时频一体传输方法及装置
CN111030599A (zh) * 2018-10-09 2020-04-17 美光科技公司 正交信号产生

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1142662A (zh) * 1995-04-11 1997-02-12 迪维安公司 用于抑制电磁干扰的装置和方法
US20030112908A1 (en) * 2001-12-19 2003-06-19 William Mar Multi-interpolated data recovery with a relative low sampling rate
CN1510839A (zh) * 2002-12-24 2004-07-07 ��ʿͨ��ʽ���� 扩频时钟产生电路、抖动产生电路和半导体器件
CN101304245A (zh) * 2007-05-11 2008-11-12 广明光电股份有限公司 降低时钟信号电磁干扰方法
KR20140062348A (ko) * 2012-11-14 2014-05-23 인하대학교 산학협력단 인덕터 전류 선구동 방식을 이용한 ｌｅｄ구동 조절장치
US8754678B1 (en) * 2013-03-15 2014-06-17 Analog Devices, Inc. Apparatus and methods for invertible sine-shaping for phase interpolation
CN104052436A (zh) * 2013-03-15 2014-09-17 美国亚德诺半导体公司 用于相位内插的可逆正弦整形的设备和方法
CN205140489U (zh) * 2015-11-10 2016-04-06 利亚德光电股份有限公司 时钟信号的控制装置及设备
CN105813354A (zh) * 2016-01-22 2016-07-27 中国民用航空总局第二研究所 一种基于以太网无源光网络技术的助航灯具控制器
CN206363700U (zh) * 2016-11-21 2017-07-28 深圳市洲明科技股份有限公司 一种灯条及超长灯条屏
CN109120243A (zh) * 2018-07-23 2019-01-01 中国电子科技集团公司第二十四研究所 时钟驱动电路
CN109194431A (zh) * 2018-08-13 2019-01-11 郑州威科姆华大北斗导航科技有限公司 一种时钟时频一体传输方法及装置
CN111030599A (zh) * 2018-10-09 2020-04-17 美光科技公司 正交信号产生

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李敏娜: "《扩频时钟信号发生器的设计》", 《西安电子科技大学硕士学位论文》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112611927A (zh) * 2020-11-27 2021-04-06 苏州浪潮智能科技有限公司 一种电磁辐射调节装置、方法及电子设备
CN112611927B (zh) * 2020-11-27 2022-12-02 苏州浪潮智能科技有限公司 一种电磁辐射调节装置、方法及电子设备
CN112866837A (zh) * 2020-12-31 2021-05-28 广州芯德通信科技股份有限公司 一种用于olt设备网口辐射抑制电路及设计方法
CN112866837B (zh) * 2020-12-31 2021-10-26 广州芯德通信科技股份有限公司 一种用于olt设备网口辐射抑制电路及设计方法

Also Published As

Publication number Publication date
CN111951722B (zh) 2021-11-09

Similar Documents

Publication Publication Date Title
CN111951722B (zh) 时钟信号发送器及接收器、时钟电路、接收卡和led模组
US9871439B2 (en) Power electronic circuit and power module
Doucet et al. DC/AC pure sine wave inverter
CN103378658A (zh) 电力传输装置、非接触电力传输系统以及信号生成方法
CN101404453B (zh) 一种检验开关稳压电源的电磁兼容性的方法及设备
US7224129B2 (en) Discharge lamp drive apparatus and liquid crystal display apparatus
CN112019783A (zh) 一种电视机电源及分体式电视机
JP6019379B1 (ja) 圧電トランスを用いたパルスアイソレータ
CN207397558U (zh) 频率可调的无线电能传输实验装置
Nguyen et al. DC power-line communication based network architecture for HVDC distribution of a renewable energy system
CN212365463U (zh) 一种led驱动芯片、led显示模组及led显示屏
CN106059374A (zh) 一种具有电压采样隔离功能的纯正弦波逆变器
CN106100420A (zh) 一种具有信号隔离功能的纯正弦波逆变器
CN111277125A (zh) 直流电源滤波组件和直流电源滤波电路
CN218592164U (zh) 载波通信焊接系统
CN211239685U (zh) 一种基于光耦的高压变频器功率单元输出波形检测电路
CN218634403U (zh) 红外触摸屏的pcb板、红外触摸屏以及终端设备
CN114070036B (zh) 一种共模干扰抑制电路
JP2006041652A (ja) 高周波磁界発生装置
CN215734024U (zh) 一种直流和交流共用电路
CN214315214U (zh) Pwm信号发生电路
CN217083885U (zh) 一种超声波探头驱动电路
CN113904529B (zh) 新能源车电源控制电路与装置
CN105553289B (zh) 测试系统及其信号隔离设备
CN209514445U (zh) 超声波发生电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant