CN111931454A - 芯片物理设计方法及电子设备 - Google Patents
芯片物理设计方法及电子设备 Download PDFInfo
- Publication number
- CN111931454A CN111931454A CN202010838662.1A CN202010838662A CN111931454A CN 111931454 A CN111931454 A CN 111931454A CN 202010838662 A CN202010838662 A CN 202010838662A CN 111931454 A CN111931454 A CN 111931454A
- Authority
- CN
- China
- Prior art keywords
- database
- physical design
- preset
- comparison result
- clock tree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 230000015572 biosynthetic process Effects 0.000 claims description 45
- 238000003786 synthesis reaction Methods 0.000 claims description 45
- 230000010354 integration Effects 0.000 description 18
- 230000006866 deterioration Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000005457 optimization Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 238000012938 design process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2117/00—Details relating to the type or aim of the circuit design
- G06F2117/04—Clock gating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请实施例公开了一种芯片物理设计方法及电子设备,该方法包括:预设步骤,将预设步骤的数据库与物理设计数据库进行比较,得到比较结果;判断比较结果是否符合预设要求;若比较结果不符合预设要求,则根据物理设计数据库对预设步骤的数据库进行调整,得到调整后的数据库,其中,调整后的数据库包括目标参数;根据目标参数,重新执行将预设步骤的数据库与物理设计数据库进行比较,得到比较结果的步骤;若比较结果符合预设要求,则执行下一个预设步骤或完成物理设计。本申请通过物理设计数据库调整不满足要求的预设步骤的数据库,从调整后的数据库中得到符合要求的参数,解决参数引起的时序不一致的问题,从而得到芯片物理设计的更优解。
Description
技术领域
本申请涉及芯片技术领域,尤其涉及一种芯片物理设计方法及电子设备。
背景技术
随着芯片工艺进入到超深亚微米阶段,工艺参数对器件延时的影响日益凸显,先进工艺下的金属线宽度降低到只有几十微米,而芯片物理设计的目的是按照工艺厂商提供的规则文件,将门级标准单元放置在合适的位置,并通过金属线相互连接,以满足特定功能和时序要求。
在相关技术中,从布局步骤到时钟树综合步骤,再到布线步骤,每一步骤都会伴随着时序的恶化,而时序的恶化会导致布局步骤、时钟树综合步骤以及布线步骤中的一个或多个步骤存在时序结果差距,从而会出现时序结果不一致的问题。因此,需要设计一种芯片物理设计的优化方案以解决时序不一致的问题。
发明内容
本申请实施例提供一种芯片物理设计方法及电子设备,能够解决时序不一致的问题。
第一方面,本申请实施例提供芯片物理设计方法,该方法包括预设步骤,其包括:
将所述预设步骤的数据库与物理设计数据库进行比较,得到比较结果;
判断所述比较结果是否符合预设要求;
若所述比较结果不符合所述预设要求,则根据所述物理设计数据库对所述预设步骤的数据库进行调整,得到调整后的数据库,其中,所述调整后的数据库包括目标参数;
根据所述目标参数,重新执行将所述预设步骤的数据库与所述物理设计数据库进行比较,得到比较结果的步骤;
若所述比较结果符合所述预设要求,则执行下一个预设步骤或完成所述物理设计。
第二方面,本申请实施例还提供一种芯片物理设计系统,该系统包括预设步骤,包括:
比较模块,用于将所述预设步骤的数据库与物理设计数据库进行比较,得到比较结果;
判断模块,用于判断所述比较结果是否符合预设要求;
第一处理模块,用于若所述比较结果不符合所述预设要求,则根据所述物理设计数据库对所述预设步骤的数据库进行调整,得到调整后的数据库,其中,所述调整后的数据库包括目标参数;
执行模块,用于根据所述目标参数,重新执行将所述预设步骤的数据库与所述物理设计数据库进行比较,得到比较结果的步骤;
第二处理模块,用于若所述比较结果符合所述预设要求,则执行下一个预设步骤或完成所述物理设计。
第三方面,本申请实施例还提供一种电子设备,该电子设备包括本申请实施例提供的芯片物理设计方法中所得到芯片。
本申请实施例中,在芯片物理设计的过程中,将预设步骤的数据库与物理设计数据库进行比较,通过物理设计数据库对不满足预设要求的预设步骤的数据库进行调整,得到调整后的数据库,进而从调整后的数据库中得到符合要求的参数,能够解决参数引起的时序不一致的问题,从而得到芯片物理设计的更优解。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的芯片物理设计方法的第一种流程示意图。
图2为本申请实施例提供的芯片物理设计方法的第二种流程示意图。
图3为本申请实施例提供的芯片物理设计方法的第三种流程示意图。
图4为本申请实施例提供的芯片物理设计方法的第一种场景示意图。
图5为本申请实施例提供的芯片物理设计方法的第四种流程示意图。
图6为本申请实施例提供的芯片物理设计方法的第二种场景示意图。
图7为本申请实施例提供的芯片物理设计系统的结构示意图。
图8为本申请实施例提供的电子设备的结构框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有付出创造性劳动前提下所获得的所有其他实施例,都属于本申请的保护范围。
以下分别进行详细说明。需要说明的是,以下实施例的描述顺序不作为对实施例优选顺序的限定。
本申请实施例提供一种芯片物理设计方法,请参阅图1,图1是本申请实施例提供的芯片物理设计方法的第一种流程示意图。该芯片物理设计方法包括预设步骤,该芯片物理设计方法的流程可以包括:
在101中,将预设步骤的数据库与物理设计数据库进行比较,得到比较结果。
随着半导体器件特征尺寸越来越小,绕线更密,绕线间距更小,会引入串扰效应,而串扰是数据进行高速传输中一个重要影响因素,是一个信号对另一个信号耦合产生的能量值,根据麦克斯韦定律,电流存在必然存在磁场,磁场之间的干扰即串扰的来源,产生的感应信号会导致数据传输的丢失和传输错误,进而导致时序不一致。
本实施例提供的芯片物理设计方法,能够有效解决物理设计流程中时序不一致的问题。芯片的设计过程可分为前端设计和后端设计,其中,前端设计为逻辑设计,后端设计为物理设计。芯片物理设计的主要步骤包括数据准备步骤、布局规划步骤、布局步骤、时钟树综合步骤以及布线步骤等等。本申请主要将物理设计流程中主要步骤进行优化,即预设步骤可以包括布局步骤、时钟树综合步骤以及布线步骤,但不限于上述三个步骤。
需要说明的是,布局步骤、时钟树综合步骤以及布线步骤都是由时序驱动的,即三个步骤所得到的结果要满足时序的要求,并且,在芯片物理设计的流程中按顺序依次执行布局步骤、时钟树综合步骤以及布线步骤。
其中,为了可以对布局步骤、时钟树综合步骤以及布线步骤可以进行统一调节,并且不占用芯片过多的物理设计空间,该芯片可以包括一个流程调节器,该流程调节器可以调用物理设计数据库,而该物理设计数据库可以作为分析比较布局步骤、时钟树综合步骤以及布线步骤中数据的标准。但芯片中不限于一个流程调节器,也可以是两个或三个,具体数量在此不作限定。
其中,该流程调节器的输入为数据库,输出为参数。通过将预设步骤的数据库与流程调节器所调用的物理设计数据库进行比较,得到比较结果,通过对比较结果的分析,得到芯片物理设计的更优解,实现对芯片物理设计的优化。
例如,当预设步骤为布局步骤时,流程调节器输入为布局数据库,输出为布局参数;当预设步骤为时钟树综合步骤时,流程调节器输入为时钟树数据库,输出为时钟树参数;当预设步骤为布线步骤时,流程调节器输入为布线数据库,输出为布线参数。可以理解的是,流程调节器的输入不限于一种数据库,也可以是两种以上的数据库,比如流程调节器的输入可以为布局数据库和布线数据库等等。
在102中,判断比较结果是否符合预设要求。
本实施例中,通过将预设步骤的数据库与流程调节器调用的物理设计数据库进行比较,能够获得每一预设步骤在各阶段的时序结果,以便与物理设计数据库比较分析。其中,预设要求的衡量标准为判断预设步骤的数据库对应的时序是否符合物理设计数据库对应的时序。
若比较结果为预设步骤的数据库对应的时序不符合物理设计数据库对应的时序时,则进入步骤103的流程中。
若比较结果为预设步骤的数据库对应的时序符合物理设计数据库对应的时序时,则进入步骤105的流程中。
在103中,若比较结果不符合预设要求,则根据物理设计数据库对预设步骤的数据库进行调整,得到调整后的数据库,其中,调整后的数据库包括目标参数。
在本实施例中,若预设步骤的数据库对应的时序不符合物理设计数据库对应的时序,则根据物理设计数据库对应的时序对预设数据库的时序进行调整,得到调整后的数据库。其中,对于时序的调节实际是对数据库中参数的调节,通过改变参数以实现时序的改变,即调整后的数据库包括目标参数。
需要说明的是,在将预设步骤的数据库与物理设计数据库进行比较,得到比较结果之前,还需要获取预设参数,其中,该预设参数小于目标参数,根据该预设参数生成预设步骤的数据库。
其中,预设参数可以包括布局参数、时钟树参数和布线参数,目标参数可以包括布局目标参数、时钟树目标参数和布线目标参数。
由于在芯片物理设计的过程中,芯片是持续恶化的状态,因此,所获取到的预设参数是由于时序的恶化导致不符合预设要求的,也就是所获取到的预设参数的值偏小,在时序恶化的过程得到更小的值而导致的,因此,根据调整后的数据库中的目标参数要大于预设参数,以支撑时序恶化导致的时序不一致问题,才能够符合预设要求。
比如,若预设步骤为布局步骤,则可以为布局步骤提供一个初始化布局参数,通过该布局参数生成一个布局数据库,将该布局数据库与物理设计数据库进行比较,若比较结果为需要调整布局参数,则根据物理设计数据库对布局数据库进行调整,以得到调整后的布局数据库,其中,该调整后的布局数据库中包括调整后的布局参数,即布局目标参数。
在104中,根据目标参数,重新执行将预设步骤的数据库与物理设计数据库进行比较,得到比较结果的步骤。
在根据物理设计数据库对预设步骤的数据库进行调整,得到调整后的数据库之后,可以根据调整后的数据库,重新执行预设步骤的数据库与物理设计数据库进行比较,得到比较结果的步骤。
比如,若预设步骤为布局步骤,则可以根据该布局目标参数重新执行布局步骤。其中,可以设定一个调整阈值,即布局目标参数若不在该调节阈值范围内,则可以认定此次调整不符合调节要求,需要重新对布局参数进行调整,以重新执行布局步骤直至得到的布局目标参数在调节阈值范围内,才可以执行下一个预设步骤。可以理解的是,对于预设步骤的数据库调整的过程可以不是一次完成,也可以是通过多次调整得到最接近物理设计数据库的更优解,在此不作具体限定。
在105中,若比较结果符合预设要求,则执行下一个预设步骤或完成物理设计。
在本实施例中,若预设步骤的数据库对应的时序符合物理设计数据库对应的时序,则执行下一个预设步骤或完成物理设计。
比如,若预设步骤为布局步骤,通过初始化布局参数生成的布局数据库与物理设计数据库进行比较,若比较结果为不需要调整布局参数,也就是布局目标参数在调整阈值范围内,可以认定此次调整符合调节要求,则可以生成下一个预设步骤的参数,即时钟树参数,通过该时钟树参数可以执行时钟树综合步骤。
比如,若预设步骤为布线步骤,通过时钟树综合步骤可以得到用于执行该布线步骤的布线参数,若比较结果为不需要调整布线参数,则可以完成该芯片的物理设计流程。
由上可知,本申请实施例中,在芯片物理设计的过程中,通过将预设步骤的数据库与物理设计数据库进行比较,得到比较结果,判断比较结果是否符合预设要求,若比较结果不符合预设要求,则根据物理设计数据库对预设步骤的数据库进行调整,得到调整后的数据库,若比较结果符合预设要求,则执行下一个预设步骤或完成物理设计。本申请通过物理设计数据库对不满足要求的预设步骤的数据库进行调整,进而从调整后的数据库中得到符合要求的参数,能够解决参数引起的时序不一致的问题,从而得到芯片物理设计的更优解。
请参阅图2,图2是本申请实施例提供的芯片物理设计方法的第二种流程示意图。该芯片物理设计方法包括布局步骤、时钟树综合步骤以及布线步骤,该芯片物理设计方法的流程可以包括:
在201中,获取初始化布局参数,并根据布局参数生成布局数据库。
在本实施例中,获取初始化布局参数,该布局参数为一个预估的值。为了对布局步骤、时钟树综合步骤以及布线步骤可以进行统一的调节,并且不占用芯片过多的物理设计空间,该芯片可以包括一个流程调节器,该流程调节器可以调用物理设计数据库,而该物理设计数据库可以作为分析比较布局步骤、时钟树综合步骤以及布线步骤中数据的标准。但芯片中不限于一个流程调节器,也可以是两个或三个,具体数量在此不作限定。
其中,该流程调节器的输入为数据库,输出为参数。因此,在布局步骤时,需要根据获取到的布局参数生成布局数据库,以用于作为流程调节器的输入。即在布局步骤中,流程调节器输入为布局数据库,输出为布局参数。
在202中,将布局数据库与物理设计数据库进行比较,得到第一比较结果。
在本实施例中,将布局数据库作为流程调节器的输入,与其调用的物理设计数据库进行比较,得到第一比较结果,通过对第一比较结果的分析,得到芯片物理设计的更优解,实现芯片物理设计的优化。
在203中,判断第一比较结果是否符合要求。
在本实施例中,通过对第一比较结果的分析,判断第一比较结果是否符合要求,也就是布局数据库对应的时序是否满足物理设计数据库对应的时序要求。
若第一比较结果不符合要求,则进入204的流程中。
若第一比较结果符合要求,则进入205的流程中。
在204中,根据物理设计数据库对布局数据库进行调整,得到调整后的布局数据库。
在本实施例中,根据物理设计数据库对布局数据库进行调整,以得到调整后的布局数据库,其中,该调整后的布局数据库中包括调整后的布局参数,即布局目标参数。
需要理解的是,该布局目标参数大于步骤201中获取到的布局参数,由于在芯片物理设计的过程中,芯片是持续恶化的状态,因此,所获取到的布局参数是由于时序的恶化导致不符合要求的,也就是所获取到的布局参数的值偏小,在时序恶化的过程中得到的更小的值而导致的。因此,调整后得到的布局目标参数大于布局参数,以支撑时序恶化导致的时序不一致问题,才能够满足时序要求。
还需要说明的是,在根据物理设计数据库调整的过程中,可以设定一个调整阈值,即布局目标参数若不在该调整阈值范围内,则可以认定此次调整不符合调节要求,需要重新对布局参数进行调整,以重新执行布局步骤直至得到的布局目标参数在调节阈值范围内,才可以执行时钟树步骤。
在205中,生成时钟树参数,执行时钟树步骤。
在本实施例中,若第一比较结果为布局数据库对应的时序满足物理设计数据库对应的时序要求,即布局目标参数在调整阈值范围内,则生成时钟树参数,以该时钟树参数为基础执行时钟树步骤。
在206中,根据时钟树参数生成时钟树数据库,将时钟树数据库与物理设计数据库进行比较,得到第二比较结果。
在本实施例中,由于流程调节器的输入为数据库,输出为参数,在时钟树步骤时,根据在步骤205中得到的时钟树参数生成时钟树数据库,即流程调节器的输入为时钟树数据库,输出为时钟树参数。
将时钟树数据库与物理设计数据库进行比较,得到第二比较结果,对第二比较结果进行分析。
在207中,判断第二比较结果是否符合要求。
在本实施例中,通过对第二比较结果的分析,判断第二比较结果是否符合要求,也就是时钟树数据库对应的时序是否满足物理设计数据库对应的时序要求。
若第二比较结果不符合要求,则进入208的流程中。
若第二比较结果符合要求,则进入209的流程中。
在208中,根据物理设计数据库对时钟树数据库进行调整,得到调整后的时钟树数据库。
在本实施例中,根据物理设计数据库对时钟树数据库进行调整,以得到调整后的时钟树数据库,其中,该调整后的时钟树数据库中包括调整后的时钟树参数,即时钟树目标参数。其中,为满足时序要求,该时钟树目标参数大于步骤205中获取到的时钟树参数。
需要说明的是,在根据物理设计数据库调整的过程中,可以设定一个调整阈值,若时钟树目标参数若不在该调整阈值范围内,则可以认定此次调整不符合调节要求,需要重新对时钟树参数进行调整,以重新执行时钟树步骤直至得到的时钟树目标参数在调节阈值范围内,才可以执行布线步骤。
还需要说明的是,在时钟树数据库与物理设计数据库比较的过程中,也可以将布局数据库重新与物理设计数据库进行比较,以得到更准确的布局目标参数。
在209中,生成布线参数,执行布线步骤。
在本实施例中,若第二比较结果为时钟树数据库对应的时序满足物理设计数据库对应的时序要求,即时钟树目标参数在调整阈值范围内,则生成布线参数,以该布线参数为基础执行布线步骤。
在210中,根据布线参数生成布线数据库,将布线数据库与物理设计数据库进行比较,得到第三比较结果。
在本实施例中,由于流程调节器的输入为数据库,输出为参数,在布线步骤时,根据在步骤209中得到的布线参数生成布线数据库,即流程调节器的输入为布线数据库,输出为布线参数。
将布线数据库与物理设计数据库进行比较,得到第三比较结果,对第三比较结果进行分析。
在211中,判断第三比较结果是否符合要求。
在本实施例中,通过对第三比较结果的分析,判断第三比较结果是否符合要求,也就是布线数据库对应的时序是否满足物理设计数据库对应的时序要求。
若第三比较结果不符合要求,则进入212的流程中。
若第三比较结果符合要求,则进入213的流程中。
在212中,根据物理设计数据库对布线数据库进行调整,得到调整后的布线数据库。
在本实施例中,根据物理设计数据库对布线数据库进行调整,以得到调整后的布线数据库,其中,该调整后的布线数据库中包括调整后的布线参数,即布线目标参数。其中,为满足时序要求,该布线目标参数大于步骤209中获取到的布线参数。
需要说明的是,在根据物理设计数据库调整的过程中,可以设定一个调整阈值,若布线目标参数若不在该调整阈值范围内,则可以认定此次调整不符合调节要求,需要重新对布线参数进行调整,以重新执行布线步骤直至得到的布线目标参数在调节阈值范围内,才认定完成芯片的物理设计。
还需要说明的是,在布线数据库与物理设计数据库比较的过程中,也可以将布局数据库及时钟树数据库重新与物理设计数据库进行比较,以得到更准确的布局目标参数和时钟树目标参数。
在213中,完成物理设计。
在本实施例中,若第二比较结果为时钟树数据库对应的时序满足物理设计数据库对应的时序要求,即时钟树目标参数在调整阈值范围内,则生成布线参数,以该布线参数为基础执行布线步骤。
在本实施例中,根据上述步骤201-213可以进行举例说明。首先,在进行布局步骤时,获取初始化参数a,该参数a中包括时序1;根据参数a生成布局数据库A,其中,布局数据库A中包括时序2。通过流程调节器调用物理设计数据库S,其中,该物理设计数据库S中包括获取初始化参数a到生成布局数据库A的标准时序信息,分别为时序0和时序10。
其次,将该布局数据库A与物理设计数据库S进行比较分析,也就是当时序1到时序2之间的时序信息小于或等于时序0到时序10之间的标准时序时,满足要求。当时序1到时序2的时序信息大于时序0到时序10的时序信息时,即在布局步骤中,时序的恶化导致了布局阶段时序差值变大,布局数据库A不满足物理设计数据库S,从而使所获取到的参数a不能支撑后续物理设计的步骤。因此,需要根据物理设计数据库S对参数a进行过约处理,得到处理后的过约参数b,该过约参数b大于参数a,其包括时序3,并根据过约参数b生成处理后的布局数据库B,其中,布局数据库B中包括时序4。
最后,继续比较时序3到时序4之间的时序信息是否满足时序0到时序10之间的标准时序的要求,若不满足,则继续进行过约处理,直至调整后的过约参数满足时序要求,则执行下一步骤,即时钟树综合步骤。其中,对于时钟树综合步骤和布线步骤的过约处理同理于布局步骤的过约处理,目的在于在芯片物理设计的各阶段出现时序不一致问题时,通过流程调节器调用的物理设计数据库S能够自动调整过约参数,从而获得物理设计的更优解。
由上可知,本实施例中,在芯片物理设计的过程中,通过分别将布局数据库、时钟树数据库以及布线数据库与物理设计数据库进行比较,得到比较结果,判断比较结果是否符合要求,若比较结果不符合预设要求,则根据物理设计数据库对不满足要求的数据库进行调整,得到调整后的数据库,若比较结果符合要求,则执行下一个步骤或完成物理设计。本申请通过物理设计数据库对不满足要求的数据库进行调整,进而从调整后的数据库中得到符合要求的参数,能够解决参数引起的时序不一致的问题,从而得到芯片物理设计的更优解。
请参阅图3,图3是本申请实施例提供的芯片物理设计方法的第三种流程示意图。该芯片可以包括时钟门控单元,该芯片物理设计方法的流程可以包括:
在301中,获取时钟树综合步骤中时钟门控单元的时序。
时钟门控单元是芯片物理设计比较特殊的单元。一方面,其处在即存在的时钟路径上,它本身的时钟延迟小于其控制的寄存器的时钟延迟,在多个时钟门控单元中,离寄存器越远的时钟门控单元的时钟延迟越小;另一方面,时钟门控单元也受到寄存器的控制,从寄存器到时钟门控单元的延迟很难满足时序要求。
在本实施例中,可以在芯片中设置流程调节器,该流程调节器可以调用物理设计数据库,以用于调节时序不一致的问题。而为了对时钟门控单元的位置进行优化,可以获取时钟树综合步骤中时钟门控单元的时序,通过对时钟树综合步骤中时钟门控单元的时序与物理设计数据库中对应的时序进行比较分析完成调节。
在302中,判断时钟树综合步骤中时钟门控单元的时序是否满足要求。
在本实施例中,将时钟树综合步骤中时钟门控单元的时序与物理设计数据库中对应的时序进行比较分析,得到比较结果。
若比较结果为不满足要求,则进入步骤303的流程中。
若比较结果满足要求,则进入步骤304的流程中。
在303中,调整时钟门控单元的时序,得到时钟门控单元的目标时序,并根据时钟门控单元的目标时序重新执行布局步骤。
在本实施例中,根据物理设计数据库对应的时序对时钟门控单元的时序进行调整,得到调整后的时钟门控单元的时序,可以设定一个调整阈值,若调整后的时钟门控单元的时序不在该调整阈值范围内,则可以认定此次调整不符合调节要求,则需要重新进行调整,继续执行步骤301的流程,直至得到符合要求的时钟门控单元的时序,即时钟门控单元的目标时序。可以理解的是,在满足调整阈值的情况下也可以继续进行调节,得到更为准确的时钟门控单元的目标时序。
在304中,执行布线步骤。
在本实施例中,根据物理设计数据库对应的时序对时钟门控单元的时序进行调整,得到的调整后的时钟门控单元的时序若满足调整阈值的要求,则认定此次调整符合要求,则执行下一个步骤,即布线步骤。
请参阅图3及图4,图4是本申请实施例提供的芯片物理设计方法的第一种场景示意图。对于芯片物理设计对时钟门控单元摆放位置的优化流程可以进行举例说明。首先,在布线步骤和时钟树综合步骤分别获取参数a和参数b,其中,参数a中包括时序1,参数b中包括时序3,基于参数a和参数b可以生成布线数据库A和时钟树数据库B,其中,布线数据库A中包括时序2,时钟树数据库B中包括时序4,可以基于时钟树数据库B获取到时钟树综合步骤中时钟门控单元的时序为时序5。通过流程调节器调用物理设计数据库S,其中,该物理设计数据库S中包括获取参数b到生成时钟树数据库B的标准时序信息,为时序0到时序10,以及时钟树数据库B到获取时钟门控单元的时序信息,时序10到时序20,从而可以得出获取参数b到获取到时钟树门控单元的时序为是时序0到时序20。
其次,将时钟树数据库B与物理设计数据库S进行比较分析,也就是比较时序3到时序4之间的时序信息是否小于或等于时序0到时序10之间的标准时序,以及比较时序4到时序5之间的时序信息是否小于或等于时序10到时序20之间的标准时序。当时序3到时序4之间的时序信息大于时序0到时序10的时序信息时,则需要对参数b进行过约处理。当时序4到时序5之间的时序信息大于时序10到时序20之间的时序信息时,则说明在时钟树综合步骤中,时钟门控单元的设置位置导致时钟树综合阶段时序的恶化,那么需要对该时钟门控单元进行位置调整,重新进行布局步骤,以得到在时钟树综合阶段调整后的时钟门控单元的位置,从而解决时序不一致的问题。
最后,继续比较时序3到时序4之间的时序信息是否满足时序0到时序10之间的标准时序要求,以及时序4到时序5之间的时序信息是否满足时序10到时序20之间的标准时序要求,若均不满足则需要重新调整过约参数以及时钟门控单元的位置,直至调整后的过约参数以及时钟门控单元的位置满足时序要求,则执行下一个步骤,即布线步骤。
由上可知,在本实施例中,通过流程调节器调用的物理设计数据库对芯片物理设计流程中步骤的调节过程中,可以通过对获取到的时钟树综合步骤中时钟门控单元的时序进行调整,以得到时钟门控单元更准确的位置,能够解决布局步骤到时钟树综合步骤时序恶化导致的时序不一致的问题,从而得到芯片物理设计的更优解。
请参阅图5,图5是本申请实施例提供的芯片物理设计方法的第四种流程示意图。该芯片物理设计方法的流程可以包括:
在401中,获取时钟树综合步骤的时序和布线步骤的时序,并获取时钟树综合步骤对应的时钟树参数。
在芯片物理设计的过程中,从时钟树步骤到布线步骤的时序恶化尤为严重,原因是在时钟树综合步骤对绕线延迟的预估与真实情况有较大差距。
在本实施例中,对于在时钟树综合步骤对于时钟树参数的预估处理进行了调整。具体为获取时钟树综合步骤的时序和布线步骤的时序,以及获取时钟树综合步骤对应的时钟树参数,该时钟树参数为预估参数,通过流程调节器调用的物理设计数据库对应的时序对时钟树综合步骤的时序和布线步骤的时序进行调整,进而得到调整后的时钟树参数,实现对预估参数的调整。
在402中,判断时钟树综合步骤的时序和布线步骤的时序是否满足要求。
在本实施例中,将时钟树综合步骤的时序和布线步骤的时序与物理设计数据库对应的时序进行比较,得到比较结果。
若比较结果为不满足要求,则进入步骤403的流程中。
若比较结果为满足要求,则进入步骤404的流程中。
在403中,调整时钟树参数,并根据时钟树参数重新执行时钟树综合步骤。
在本实施例中,根据物理设计数据库对应的时序对时钟树综合步骤的时序和布线步骤的时序进行调整,得到调整后的时钟树综合步骤的时序和布线步骤的时序,可以设定一个调整阈值,若调整后的时钟树综合步骤的时序和布线步骤的时序不在该调整阈值范围内,则可以认定此次调整不符合调节要求,则需要重新进行调整,继续执行步骤401的流程,直至得到符合要求的时钟树综合步骤的时序和布线步骤的时序。可以理解的是,在满足调整阈值的情况下也可以继续进行调节,得到更为准确的时钟树综合步骤的时序和布线步骤的时序。
在404中,完成物理设计。
在本实施例中,根据物理设计数据库对应的时序对时钟树综合步骤的时序和布线步骤的时序进行调整,得到的调整后的时钟树综合步骤的时序和布线步骤的时序若满足调整阈值的要求,则认定此次调整符合要求,则完成物理设计。
请参阅图5及图6,图6是本申请实施例提供的芯片物理设计方法的第二种场景示意图。对于芯片物理设计对时钟树综合步骤绕线延迟时间预估的优化可以进行举例说明。首先,在时钟树综合步骤和布线步骤分别获取对应的时钟树参数a和布线参数b,其中,参数a包括时序1,参数b包括时序3,基于时钟树参数a和布线参数b分别生成时钟树数据库A和布线数据库B,其中,时钟树数据库A中包括时序2,布线数据库B中包括时序4。通过流程调节器调用物理设计数据库S,其中该物理设计数据库S中包括获取参数a到生成时钟树数据库A的标准时序信息,分别为时序0到时序10,以及获取参数b到生成布线数据库B的标准时序信息,分别为时序20到时序30。
其次,将该时钟树数据库A和布线数据库B分别与物理设计数据库S进行比较分析,也就是比较时序1到时序2之间的时序信息是否小于或者等于时序0到时序10之间的标准时序,以及比较时序3到时序4之间的时序信息是否小于或等于时序20到时序30之间的标准时序。若两个条件有一个不满足或者都不满足要求,则调整参数a,并重新执行时钟树综合步骤;若两个条件都满足要求,则完成该芯片的物理设计。
由上可知,在本实施例中,通过流程调节器调用的物理设计数据库对芯片物理设计流程中步骤的调节过程中,可以通过对获取到的时钟树综合步骤的时序和布线步骤的时序行调整,以得到调整后的时钟树综合步骤的时序和布线步骤的时序,能够解决时钟树综合步骤到布线步骤中由于绕线的延迟导致的时序不一致的问题,对预估参数进行校准,从而得到芯片物理设计的更优解。
本申请实施例还提供一种芯片物理设计系统。请参阅图7,图7为本申请实施例提供的芯片物理设计系统的结构示意图。该芯片物理设计系统500可以包括:比较模块501、判断模块502、第一处理模块503、执行模块504和第二处理模块505。
比较模块501,用于将所述预设步骤的数据库与物理设计数据库进行比较,得到比较结果;
判断模块502,用于判断所述比较结果是否符合预设要求;
第一处理模块503,用于若所述比较结果不符合所述预设要求,则根据所述物理设计数据库对所述预设步骤的数据库进行调整,得到调整后的数据库,其中,所述调整后的数据库包括目标参数;
执行模块504,用于根据所述目标参数,重新执行将所述预设步骤的数据库与所述物理设计数据库进行比较,得到比较结果的步骤;
第二处理模块505,用于若所述比较结果符合所述预设要求,则执行下一个预设步骤或完成所述物理设计。
在一些实施例中,该芯片物理设计系统还可以包括获取模块和生成模块:
获取模块,用于在所述将所述预设步骤的数据库与物理设计数据库进行比较,得到比较结果之前,获取预设参数,其中,所述预设参数小于所述目标参数;
生成模块,用于在所述将所述预设步骤的数据库与物理设计数据库进行比较,得到比较结果之前,根据所述预设参数生成所述预设步骤的数据库。
本申请实施例还提供一种电子设备600。请参阅图8,图8为本申请实施例提供的电子设备的结构框图。该电子设备600包括芯片601。其中,芯片601包括流程调节器602和时钟门控单元603。
其中,流程调节器602可以调用物理设计数据库,该物理设计数据库可以作为分析比较布局步骤、时钟树综合步骤以及布线步骤中数据的标准。但芯片601中不限于一个流程调节器602,也可以是两个或三个,具体数量在此不作限定。
其中,时钟门控单元603可以用于控制寄存器。
由上可知,相对于现有技术而言,本申请实施例提供了一种电子设备,在芯片物理设计的过程中,将预设步骤的数据库与物理设计数据库进行比较,通过物理设计数据库对不满足预设要求的预设步骤的数据库进行调整,得到调整后的数据库,进而从调整后的数据库中得到符合要求的参数,能够解决参数引起的时序不一致的问题,从而得到芯片物理设计的更优解。
需要说明的是,以上对本申请实施例所提供的芯片物理设计方法及电子设备进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
Claims (11)
1.一种芯片物理设计方法,其特征在于,所述方法包括预设步骤,包括:
将所述预设步骤的数据库与物理设计数据库进行比较,得到比较结果;
判断所述比较结果是否符合预设要求;
若所述比较结果不符合所述预设要求,则根据所述物理设计数据库对所述预设步骤的数据库进行调整,得到调整后的数据库,其中,所述调整后的数据库包括目标参数;
根据所述目标参数,重新执行将所述预设步骤的数据库与所述物理设计数据库进行比较,得到比较结果的步骤;
若所述比较结果符合所述预设要求,则执行下一个预设步骤或完成所述物理设计。
2.根据权利要求1所述的芯片物理设计方法,其特征在于,在所述将所述预设步骤的数据库与物理设计数据库进行比较,得到比较结果之前,所述方法还包括:
获取预设参数,其中,所述预设参数小于所述目标参数;
根据所述预设参数生成所述预设步骤的数据库。
3.根据权利要求1-2任一项所述的芯片物理设计方法,其特征在于,所述预设参数包括布局参数、时钟树参数和布线参数,所述目标参数包括布局目标参数,时钟树目标参数和布线目标参数,所述预设步骤包括布局步骤、时钟树综合步骤和布线步骤,并按顺序依次执行所述布局步骤、所述时钟树综合步骤和所述布线步骤。
4.根据权利要求3所述的芯片物理设计方法,其特征在于,当所述预设步骤为所述布局步骤时,所述若所述比较结果符合预设要求,则执行下一个预设步骤或完成所述物理设计,包括:
根据所述比较结果,若所述布局步骤的数据库符合所述物理设计数据库,则生成所述时钟树参数;
根据所述时钟树参数执行所述时钟树综合步骤。
5.根据权利要求4所述的芯片物理设计方法,其特征在于,当所述预设步骤为所述时钟树综合步骤时,所述若所述比较结果符合预设要求,则执行下一个预设步骤或完成所述物理设计,包括:
根据所述比较结果,若所述时钟树综合步骤的数据库符合所述物理设计数据库,则生成所述布线参数;
根据所述布线参数执行所述布线步骤。
6.根据权利要求5所述的芯片物理设计方法,其特征在于,当所述预设步骤为所述布线步骤时,所述若所述比较结果符合预设要求,则执行下一个预设步骤或完成所述物理设计,包括:
根据所述比较结果,若所述布线步骤的数据库符合所述物理设计数据库,则完成所述物理设计。
7.根据权利要求3所述的芯片物理设计方法,其特征在于,所述芯片包括时钟门控单元,所述方法还包括:
获取所述时钟树综合步骤中所述时钟门控单元的时序;
判断所述时钟树综合步骤中所述时钟门控单元的时序是否满足要求;
若满足要求,则执行所述布线步骤;
若不满足要求,则调整所述时钟门控单元的时序,得到时钟门控单元的目标时序,并根据所述时钟门控单元的目标时序重新执行所述布局步骤。
8.根据权利要求3所述的芯片物理设计方法,其特征在于,所述方法还包括:
获取所述时钟树综合步骤的时序和所述布线步骤的时序,并获取所述时钟树综合步骤对应的时钟树参数;
判断所述时钟树综合步骤的时序和所述布线步骤的时序是否满足要求;
若满足要求,则完成所述物理设计;
若不满足要求,则调整所述时钟树参数,并根据所述时钟树参数重新执行所述时钟树综合步骤。
9.一种芯片物理设计系统,其特征在于,所述系统包括预设步骤,包括:
比较模块,用于将所述预设步骤的数据库与物理设计数据库进行比较,得到比较结果;
判断模块,用于判断所述比较结果是否符合预设要求;
第一处理模块,用于若所述比较结果不符合所述预设要求,则根据所述物理设计数据库对所述预设步骤的数据库进行调整,得到调整后的数据库,其中,所述调整后的数据库包括目标参数;
执行模块,用于根据所述目标参数,重新执行将所述预设步骤的数据库与所述物理设计数据库进行比较,得到比较结果的步骤;
第二处理模块,用于若所述比较结果符合所述预设要求,则执行下一个预设步骤或完成所述物理设计。
10.根据权利要求9所述的芯片物理设计系统,其特征在于,还包括:
获取模块,用于在所述将所述预设步骤的数据库与物理设计数据库进行比较,得到比较结果之前,获取预设参数,其中,所述预设参数小于所述目标参数;
生成模块,用于在所述将所述预设步骤的数据库与物理设计数据库进行比较,得到比较结果之前,根据所述预设参数生成所述预设步骤的数据库。
11.一种电子设备,其特征在于,所述电子设备包括由权利要求1至8任一项所述方法所得到的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010838662.1A CN111931454A (zh) | 2020-08-19 | 2020-08-19 | 芯片物理设计方法及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010838662.1A CN111931454A (zh) | 2020-08-19 | 2020-08-19 | 芯片物理设计方法及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111931454A true CN111931454A (zh) | 2020-11-13 |
Family
ID=73305622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010838662.1A Withdrawn CN111931454A (zh) | 2020-08-19 | 2020-08-19 | 芯片物理设计方法及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111931454A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112131831A (zh) * | 2020-11-25 | 2020-12-25 | 北京智芯微电子科技有限公司 | 多电源域版图布局方法及存储介质 |
CN113505554A (zh) * | 2021-07-05 | 2021-10-15 | 广东工业大学 | 时效预校准方法及系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100231282A1 (en) * | 2009-03-12 | 2010-09-16 | Qualcomm Incorporated | System and Method of Clock Tree Synthesis |
-
2020
- 2020-08-19 CN CN202010838662.1A patent/CN111931454A/zh not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100231282A1 (en) * | 2009-03-12 | 2010-09-16 | Qualcomm Incorporated | System and Method of Clock Tree Synthesis |
Non-Patent Citations (3)
Title |
---|
何小虎;胡庆生;肖洁;: "深亚微米下ASIC后端设计及实例", 中国集成电路, no. 08, pages 367 - 370 * |
曾宏;曾璇;闵昊;: "深亚微米下系统级芯片的物理设计实例", 微电子学, no. 06 * |
邹文英 等: "一款深亚微米ASIC芯片的后端设计", 电子与封装, pages 3 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112131831A (zh) * | 2020-11-25 | 2020-12-25 | 北京智芯微电子科技有限公司 | 多电源域版图布局方法及存储介质 |
CN113505554A (zh) * | 2021-07-05 | 2021-10-15 | 广东工业大学 | 时效预校准方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109783984B (zh) | 一种适用于cpu核频率提升的布局布线方法 | |
US8661374B2 (en) | Placement aware clock gate cloning and fanout optimization | |
US6550044B1 (en) | Method in integrating clock tree synthesis and timing optimization for an integrated circuit design | |
US5623420A (en) | Method and apparatus to distribute spare cells within a standard cell region of an integrated circuit | |
CN111931454A (zh) | 芯片物理设计方法及电子设备 | |
CN113486612B (zh) | 集成电路设计方法、装置、电子设备和可读存储介质 | |
CN113408224B (zh) | 利用网表局部再综合实现布局合法化的fpga布局方法 | |
US6425114B1 (en) | Systematic skew reduction through buffer resizing | |
US20230409799A1 (en) | Simultaneous placement and routing based method and apparatus for incremental design optimization, and computer device | |
CN114841104A (zh) | 时序优化电路和方法、芯片及电子设备 | |
CN110688723B (zh) | 一种时钟分布网络快速设计方法 | |
CN112818620B (zh) | 一种基于动态非平衡时钟的芯片设计优化系统及方法 | |
US7007262B2 (en) | High level synthesis method and apparatus | |
CN116776790B (zh) | 一种时序分析的快速计算方法、装置及计算机设备 | |
US20040216069A1 (en) | Method of designing low-power semiconductor integrated circuit | |
US6526541B2 (en) | Library for use in designing a semiconductor device | |
US6484298B1 (en) | Method and apparatus for automatic timing-driven implementation of a circuit design | |
US6317861B1 (en) | Delay verification device for logic circuit and delay verification method therefor | |
US7228517B2 (en) | Integrated circuit design method and system | |
US5657243A (en) | Method and apparatus for automatically arranging circuit elements in data-path circuit | |
US20080115100A1 (en) | Chip area optimization for multithreaded designs | |
JP2000285144A (ja) | デジタル回路およびそのクロック信号調整方法 | |
US10810344B1 (en) | Multi-instantiation time budgeting for integrated circuit design and manufacturing | |
CN117555408A (zh) | 一种降低综合门控时钟功耗的方法、系统、设备及介质 | |
JPH1092939A (ja) | 半導体集積回路の自動配置配線方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20201113 |