CN111930660B - Pcie通路配置方法、装置、终端和介质 - Google Patents
Pcie通路配置方法、装置、终端和介质 Download PDFInfo
- Publication number
- CN111930660B CN111930660B CN202010750807.2A CN202010750807A CN111930660B CN 111930660 B CN111930660 B CN 111930660B CN 202010750807 A CN202010750807 A CN 202010750807A CN 111930660 B CN111930660 B CN 111930660B
- Authority
- CN
- China
- Prior art keywords
- pcie
- type
- display card
- path
- version
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Abstract
本申请实施例提供一种PCIE通路配置方法、装置、终端和介质,涉及计算机技术,用于克服相关技术中一类显卡固件仅固定配置一类对应的PCIE插槽的lane导致导致有些类型的PCIE显卡无法在较下的插槽以及对应的系统使用的问题。所述方法,包括:通过显卡固件将当前PCIE插槽的PCIE通路配置为第一类通路;在确定安装至所述当前PCIE插槽的PCIE显卡连接不成功时,通过所述显卡固件控制PCIE控制器复位并将所述PCIE通路配置为第二类通路;其中,所述第二类通路的通道数量小于所述第一类通路的通道数量。
Description
技术领域
本申请涉及计算机技术,尤其是涉及一种PCIE通路配置方法、装置、终端和介质。
背景技术
PCIE(peripheral component interconnect express,高速串行计算机扩展总线)显卡适用于嵌入式以及桌面系统平台的PCIE插槽。由于PCIE插槽具有不同类型,PCIE显卡也具有不同类型。PCIE插槽按lane(通路)数分为x1、x2、x4、x8等类型;对应的PCIE显卡也分为x1、x2、x4、x8,PCIE显卡的显卡固件的类型也分为x1、x2、x4、x8版本。
相关技术中,PCIE显卡与PCIE插槽具有向上兼容的特点;示例性地,x1的PCIE显卡能够在所有PCIE插槽上使用,x2的PCIE显卡能在除了x1对应的PCIE插槽上使用,以此类推。与之相反,PCIE插槽与显卡固件具有向下兼容的特点;示例性地,x1的PCIE插槽只能使用x1版本的显卡固件,X2的PCIE插槽只能使用x1版本与x2版本的显卡固件,以此类推。其中,x2的显卡固件的版本高于x1;x4的显卡固件的版本高于x2,以此类推。
然而,由于通常PCIE显卡自身带有与其类型相适配的显卡固件版本,一个版本的显卡固件也即一类显卡固件只能固定配置一类对应的PCIE插槽的lane,这就导致有些类型的PCIE显卡无法在较下的插槽以及对应的系统使用。例如,x8的PCIE显卡,其自身的显卡固件也为x8,而x8的显卡固件只能适用于x8的PCIE插槽,这就导致x8的PCIE显卡不能在x1/x2/x4的PCIE插槽以及对应的系统使用,x8的PCIE显卡连接成功率较低。
发明内容
本申请实施例中提供一种PCIE通路配置方法、装置、终端和介质,用于克服相关技术中一类显卡固件仅固定配置一类对应的PCIE插槽的lane导致导致有些类型的PCIE显卡无法在较下的插槽以及对应的系统使用的问题。
本申请实施例第一方面提供高速串行计算机扩展总线标准PCIE通路配置方法,包括:
通过显卡固件将当前PCIE插槽的PCIE通路配置为第一类通路;
在确定安装至所述当前PCIE插槽的PCIE显卡与主板连接不成功时,通过所述显卡固件控制PCIE控制器复位并将所述PCIE通路配置为第二类通路;其中,所述第二类通路的版本低于所述第一类通路。
本申请实施例第二方面提供一种PCIE通路配置装置,包括:
配置单元,用于通过显卡固件将当前PCIE插槽的PCIE通路配置为第一类通路;
所述配置单元还用于在确定所述PCIE显卡与主板连接不成功时,通过所述显卡固件控制PCIE控制器复位并将PCIE通路配置为第二类通路;所述第二类通路的版本低于所述第一类通路。
本申请实施例第三方面提供一种终端,包括:
存储器;
处理器;以及
计算机程序;
其中,所述计算机程序存储在所述存储器中,并被配置为由所述处理器执行以实现如前述所述的方法。
本申请实施例第四方面提供一种计算机可读存储介质,其上存储有计算机程序;所述计算机程序被处理器执行以实现如前述所述的方法。
本申请实施例提供的PCIE通路配置方法、装置、终端和介质,通过将PCIE通路配置为通道数量较多的第一类通路,在确定PCIE显卡连接不成功时,能够控制PCIE控制器复位并将PCIE通路配置为通道数量较少的第二类通路,如此,通过一个固件就能够使得PCIE具有向下兼容性,能够为PCIE显卡自动配置合适的通路类型,使得PCIE卡能够在较下的PCIE插槽及对应的系统使用,利于提高显卡link成功率,且固件数量少,降低固件维护难度及维护成本。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为一示例性实施例提供的方法的流程示意图;
图2为另一示例性实施例提供的方法的流程示意图;
图3为一示例性实施例提供的装置的结构框图。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白,以下结合附图对本申请的示例性实施例进行进一步详细的说明,显然,所描述的实施例仅是本申请的一部分实施例,而不是所有实施例的穷举。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
相关技术中,PCIE显卡与PCIE插槽具有向上兼容的特点;示例性地,x1的PCIE显卡能够在所有PCIE插槽上使用,x2的PCIE显卡能在除了x1对应的PCIE插槽上使用,以此类推。与之相反,PCIE插槽与显卡固件具有向下兼容的特点;示例性地,x1的PCIE插槽只能使用x1版本的显卡固件,x2的PCIE插槽只能使用x1版本与x2版本的显卡固件,以此类推。
然而,通常PCIE显卡自身带有与其类型相适配的显卡固件版本,一个版本的显卡固件也即一类显卡固件仅固定配置一类对应的PCIE插槽的lane,这就导致有些类型的PCIE显卡无法在较下的插槽以及对应的系统使用。例如,x8的PCIE显卡,其自身的显卡固件也为x8,而x8的显卡固件只能适用于x8的PCIE插槽,这就导致x8的PCIE显卡不能在x1/x2/x4的PCIE插槽以及对应的系统使用;而在实际操作过程中,PCIE显卡本身并不能识别PCIE插槽的类型,这就很容易导致PCIE显卡link失败,导致PCIE显卡link成功率较低。
其中,可在PCIE显卡中配置多类的显卡固件来适配PCIE插槽,则导致PCIE显卡中显卡固件较多,增加维护难度及维护成本。还可通过显卡硬件链接来判断PCIE插槽的类型,从显卡固件初始化过程中根据寄存器读取到的状态,自动设置成相应的PCIE插槽的lane数类型;该方式对显卡的硬件条件的依赖较大。
为了克服上述技术问题,本实施例提供一种PCIE通路配置方法、装置、终端和介质,通过将PCIE通路配置为通道数量较多的第一类通路,在确定link不成功时,能够控制PCIE控制器复位并将PCIE通路配置为通道数量较少的第二类通路,如此,通过一个固件就能够使得PCIE具有向下兼容性,能够为PCIE显卡自动配置合适的通路类型,使得PCIE卡能够在较下的PCIE插槽及对应的系统使用,利于提高显卡link成功率,固件数量少,降低固件维护难度及维护成本他,且对硬件的依赖程度较低。
下面结合附图对本实施例提供的方法的功能及实现过程进行举例说明。
图1为一示例性实施例提供的方法的流程示意图。
如图1所示,本实施例提供的PCIE通路配置方法,包括:
S101、通过显卡固件将当前PCIE通路配置为第一类通路;
S102、在确定安装至当前PCIE插槽的PCIE显卡link不成功时,通过显卡固件控制PCIE控制器复位并将PCIE通路配置为第二类通路;第二类通路的通道数量小于第一类通路的通道数量。
PCIE插槽分为x1、x2、x4、x8等类型;对应的PCIE显卡也分为x1、x2、x4、x8。相应地,PCIE通路lane也可以为分为x1、x2、x4、x8等版本。其中,PCIE lane是CPU(centralprocessing unit,中央处理器)与显卡之间、显卡与显卡之间传输显示信息的通路。在不同类型的PCIE lane中,通道数量不同;通道数量越多的通路,带宽越大。
在步骤S101中,在通过显卡固件在配置PCIE通路时,先从通道数量较多的也即版本较高的lane开始配置。在一些示例中,可先从与当前PCIE显卡相适配的PCIE lane开始配置。在另一些示例中,不管是对于x8或是x4或是x2或是x1的PCIE显卡时,都可先从通道数量最多的,例如从x8版本的PCIE lane开始配置。例如,当PCIE显卡为x8的PCIE显卡时,可先从x8版本的PCIE lane开始配置;当PCIE显卡为x4的PCIE显卡时,可先从x4版本的PCIE lane开始配置,也可从x8版本的PCIE lane开始配置。
在步骤S102中,在将PCIE通路配置好之后,判断PCIE显卡是否与主板连接成功,也即判断PCIE显卡是否link成功;在PCIE显卡link成功时,此次配置的第一类通路将PCIE显卡与主机通信连接成功。
在具体实现时,通过显卡固件判断PCIE显卡是否link成功,包括:
通过显卡固件读取PCIE显卡中PCIE物理层PHY的设定寄存器的值;
通过显卡固件将读取到的设定寄存器的值与设定值进行比较;在读取到的设定寄存器的值与设定值相等时,确定PCIE显卡与主板link成功;在读取到的设定寄存器的值与设定值不相等时,确定PCIE显卡与主板link不成功。
其中,在PCIE显卡link成功时,PCIE PHY的设定寄存器会被配置为设定值。也即,在PCIE显卡link成功时,主板可发送配置命令给PCIE显卡,PCIE显卡根据该配置命令将设定寄存器的值配置为设定值。在PCIE显卡link不成功时,PCIE显卡无法实现对设定寄存器的值的配置。
在PCIE显卡link不成功时,控制PCIE控制器复位并将PCIE lane配置为通道数量较少也即版本较低的第二类通路。其中,PCIE控制器用于对经由PCIE lane接收的数据进行处理,且处理的结果经由PCIE lane传出。
示例性地,第一类通路的版本为x8时;第二类通路可以为的版本x4。具体地,先将PCIE通路配置为x8版本的PCIE通路;读取PCIE物理层PHY的设定寄存器的值;在读取的设定寄存器的值与设定值相等时,确认PCIE显卡link成功;在在读取的设定寄存器的值与设定值不相等时,确认PCIE显卡link不成功;在确认PCIE显卡link不成功时,控制PCIE控制器复位并将PCIE通路配置为x4版本的PCIE通路。
第一类通路的版本为x4时,第二类通路的版本可以为x2。具体地,先将PCIE通路配置为x4版本的PCIE通路;读取PCIE物理层PHY的设定寄存器的值;在读取的设定寄存器的值与设定值相等时,确认PCIE显卡link成功;在在读取的设定寄存器的值与设定值不相等时,确认PCIE显卡link不成功;在确认PCIE显卡link不成功时,控制PCIE控制器复位并将PCIE通路配置为x2版本的PCIE通路。
第一类通路的版本为x2时;第二类通路的版本可以为x1。具体地,先将PCIE通路配置为x2版本的PCIE通路;读取PCIE物理层PHY的设定寄存器的值;在读取的设定寄存器的值与设定值相等时,确认PCIE显卡link成功;在读取的设定寄存器的值与设定值不相等时,确认PCIE显卡link不成功;在确认PCIE显卡link不成功时,控制PCIE控制器复位并将PCIE通路配置为x1版本的PCIE通路。
当然,在具体实现过程中,PCIE显卡、PCIE插槽及PCIE lane的类型并不限于此,本实施例此处只是举例说明。在其它示例中,PCIE显卡的类型可以为x16等。第一类通路的版本为x32;第二类通路的版本为x16;第一类通路的版本为x16;第二类通路的版本为x8。此外,上述各示例也可以相互结合或者组合,例如,基于PCIE显卡的类型逐个向下兼容来实现。
本示例中,能够将PCIE通路配置为通道数量较多的第一类通路,在确定link不成功时,能够控制PCIE控制器复位并将PCIE通路配置为通道数量较少的第二类通路,如此,通过一个固件就能够使得PCIE具有向下兼容性,能够为PCIE显卡自动配置合适的通路类型,使得PCIE卡能够在较下的PCIE插槽及对应的系统使用,利于提高显卡link成功率,利于固件数量少,降低固件维护难度及维护成本。
图2为另一示例性实施例提供的方法的流程示意图。
下面结合图2对本实施例提供的方法的实现过程进行举例说明。
以当前PCIE显卡为x8为例:
显卡固件先把GPU的PCIE lane配置成x8版本;
然后显卡固件判断PCIE显卡是否link成功;
如果不成功,则显卡固件复位PCIE控制器并将PCIE lane配置成x4版本;
然后显卡固件判断PCIE显卡是否link成功;
如果不成功,显卡固件再复位PCIE控制器并并将PCIE lane配置成x2版本;
然后显卡固件判断是否link成功;
若再不成功,显卡固件就复位PCIE控制器并将PCIE lane配置成x1版本。
在本示例中,若x8、x4、x2版本都识别不到,则会以所有PCIE插槽都能启动的x1版本启动。
其中,判断PCIE是否link成功的过程是:
PCIE PHY(物理层)的某个既有寄存器会在link成功后设置为一个特定的值(也即设定值),显卡固件通过该寄存器的值即可确认是否link成功;
如果该寄存器的值是预先设置的特定值,则确认PCIE显卡link成功;
如果该寄存器的值不是预先设置的特定值,则确认PCIE显卡link不成功。
不同的PCIE类型具有不同的编码方式、信号速率、单/双向带宽,随着的PCIE插槽的通道数量的增加,信号速率越快、带宽越大;若用x1的PCIE显卡去适配所有类型的PCIE插槽,会降低传输速率,损失性能。
采用本实施例提供的方法,对于PCIE插槽的lane数能够向上兼容,也可以向下兼容,即,x1的PCIE卡能在x8的PCIE插槽和系统上使用,那么X8的PCIE卡能兼容到x1的PCIE插槽和系统上使用。本示例中,显卡固件能适用于多类PCIE插槽环境,不影响PCIE插槽的速率和总线性能,利于实现PCIE显卡与PCIE插槽一一对应,且无需多个版本的固件,利于降低维护难度及成本。
本实施例还提供一种PCIE通路配置装置,其与前述实施例中的方法相对应,其功能及实现过程与前述实施例相同或相对应,本实施例此处不再赘述。
图3为一示例性实施例提供的装置的结构框图。
如图3所示,本实施例提供的PCIE通路配置装置,包括:
配置单元31,用于将当前PCIE插槽的PCIE通路配置为第一类通路;
配置单元31还用于在确定PCIE显卡与主板连接不成功时,通过显卡固件控制PCIE控制器复位并将PCIE通路配置为第二类通路;第二类通路的通道数量小于第一类通路的通道数量。
在其中一种可能的实现方式中,第一类通路的版本为x8;第二类通路的版本为x4。
在其中一种可能的实现方式中,第一类通路的版本为x4;第二类通路的版本为x2。
在其中一种可能的实现方式中,第一类通路的版本为x2;第二类通路的版本为x1。
在其中一种可能的实现方式中,第一类通路的版本为x32;第二类通路的版本为x16。
在其中一种可能的实现方式中,第一类通路的版本为x16;第二类通路的版本为x8。
在其中一种可能的实现方式中,PCIE通路配置装置还包括:
处理单元32,用于:
读取PCIE物理层的设定寄存器的值;
在设定寄存器的值与获取的设定值相等时,确定PCIE显卡与主板link成功;其中,在PCIE显卡link成功时,PCIE显卡将设定寄存器的值配置为设定值;
在设定寄存器的值与获取的设定值不相等时,确定PCIE显卡与主板link不成功。
本实施例提供一种PCIE通路配置方装置通过将PCIE通路配置为通道数量较多的第一类通路,在确定link不成功时,能够控制PCIE控制器复位并将PCIE通路配置为通道数量较少的第二类通路,如此,通过一个固件就能够使得PCIE具有向下兼容性,能够为PCIE显卡自动配置合适的通路类型,使得PCIE卡能够在较下的PCIE插槽及对应的系统使用,利于提高显卡link成功率,利于固件数量少,降低固件维护难度及维护成本他,且对硬件的依赖程度较低。
本实施例提供一种终端设备,包括:
存储器;
处理器;以及
计算机程序;
其中,计算机程序存储在存储器中,并被配置为由处理器执行以实现相应的方法。
存储器用于存储计算机程序,处理器在接收到执行指令后,执行计算机程序,前述相应实施例揭示的流过程定义的装置所执行的方法可以应用于处理器中,或者由处理器实现。
存储器可能包含高速随机存取存储器(RAM:Random Access Memory),也可能还包括非不稳定的存储器(non-volatile memory),例如至少一个磁盘存储器。存储器可通过至少一个通信接口(可以是有线或者无线)实现该系统网元与至少一个其他网元之间的通信连接,可以使用互联网,广域网,本地网,城域网等。
处理器可能是一种集成电路芯片,具有信号的处理能力。在实现过程中,实施例一揭示的方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器,包括中央处理器(Central Processing Unit,简称CPU)、网络处理器(Network Processor,简称NP)等;还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的相应方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成,或者用译码处理器中的硬件及软件单元组合执行完成。软件单元可以位于随机存储器,闪存、只读存储器,可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器,处理器读取存储器中的信息,结合其硬件完成上述方法的步骤。
本实施例提供一种计算机可读存储介质,其上存储有计算机程序;计算机程序被处理器执行以相应的方法。其具体实现可参见方法实施例,在此不再赘述。
需要说明的是:除非另外具体说明,否则在这些实施例中阐述的部件和步骤的相对步骤、数字表达式和数值并不限制本发明的范围。在这里示出和描述的所有示例中,除非另有规定,任何具体值应被解释为仅仅是示例性的,而不是作为限制,因此,示例性实施例的其他示例可以具有不同的值。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个单元、程序段或代码的一部分,单元、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (12)
1.一种高速串行计算机扩展总线标准PCIE通路配置方法,其特征在于,包括:
通过显卡固件将当前PCIE插槽的PCIE通路配置为第一类通路;PCIE显卡自身带有与其类型相适配的显卡固件版本;
在确定安装至所述当前PCIE插槽的PCIE显卡与主板连接不成功时,通过所述显卡固件控制PCIE控制器复位并将所述PCIE通路配置为第二类通路;其中,所述第二类通路的版本低于所述第一类通路,所述第一类通路的版本为x8;所述第二类通路的版本为x4;
通过一个固件就能够使得PCIE显卡具有向下兼容性,能够为PCIE显卡自动配置合适的通路类型,使得PCIE显卡能够在较下的PCIE插槽及对应的系统使用。
2.根据权利要求1所述的方法,其特征在于,所述第一类通路的版本为x4;所述第二类通路的版本为x2。
3.根据权利要求1所述的方法,其特征在于,所述第一类通路的版本为x2;所述第二类通路的版本为x1。
4.根据权利要求1所述的方法,其特征在于,所述第一类通路的版本为x32;所述第二类通路的版本为x16;
或,所述第一类通路的版本为x16;所述第二类通路的版本为x8。
5.根据权利要求1-4任一项所述的方法,其特征在于,所述确定安装至所述当前PCIE插槽的PCIE显卡与主板连接不成功包括:
通过所述显卡固件读取PCIE物理层的设定寄存器的值;
在所述设定寄存器的值与设定值不相等时,确定所述PCIE显卡与主板连接不成功;
在通过所述显卡固件读取PCIE物理层的设定寄存器的值之后,还包括:
在所述设定寄存器的值与设定值相等时,确定所述PCIE显卡与主板连接成功;其中,在所述PCIE显卡连接成功时,所述PCIE显卡将所述设定寄存器的值配置为设定值。
6.一种PCIE通路配置装置,其特征在于,包括:
配置单元,用于通过显卡固件将当前PCIE插槽的PCIE通路配置为第一类通路;PCIE显卡自身带有与其类型相适配的显卡固件版本;
所述配置单元还用于在确定所述PCIE显卡与主板连接不成功时,通过所述显卡固件控制PCIE控制器复位并将PCIE通路配置为第二类通路;所述第二类通路的版本低于所述第一类通路,
所述第一类通路的版本为x8;所述第二类通路的版本为x4;
通过一个固件就能够使得PCIE显卡具有向下兼容性,能够为PCIE显卡自动配置合适的通路类型,使得PCIE显卡能够在较下的PCIE插槽及对应的系统使用。
7.根据权利要求6所述的装置,其特征在于,所述第一类通路的版本为x4;所述第二类通路的版本为x2。
8.根据权利要求6所述的装置,其特征在于,所述第一类通路的版本为x2;所述第二类通路的版本为x1。
9.根据权利要求6所述的装置,其特征在于,所述第一类通路的版本为x32;所述第二类通路的版本为x16;
或,所述第一类通路的版本为x16;所述第二类通路的版本为x8。
10.根据权利要求6-9任一项所述的装置,其特征在于,还包括:处理单元,用于:
读取PCIE物理层的设定寄存器的值;
在所述设定寄存器的值与设定值相等时,确定所述PCIE显卡与主板连接成功;其中,在所述PCIE显卡连接成功时,所述PCIE显卡将所述设定寄存器的值配置为设定值;
在所述设定寄存器的值与设定值不相等时,确定所述PCIE显卡与主板连接不成功。
11.一种终端,其特征在于,包括:
存储器;
处理器;以及
计算机程序;
其中,所述计算机程序存储在所述存储器中,并被配置为由所述处理器执行以实现如权利要求1-5任一项所述的方法。
12.一种计算机可读存储介质,其特征在于,其上存储有计算机程序;所述计算机程序被处理器执行以实现如权利要求1-5任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010750807.2A CN111930660B (zh) | 2020-07-30 | 2020-07-30 | Pcie通路配置方法、装置、终端和介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010750807.2A CN111930660B (zh) | 2020-07-30 | 2020-07-30 | Pcie通路配置方法、装置、终端和介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111930660A CN111930660A (zh) | 2020-11-13 |
CN111930660B true CN111930660B (zh) | 2022-04-15 |
Family
ID=73315626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010750807.2A Active CN111930660B (zh) | 2020-07-30 | 2020-07-30 | Pcie通路配置方法、装置、终端和介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111930660B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101404608A (zh) * | 2007-10-03 | 2009-04-08 | 国际商业机器公司 | 动态地平衡带宽的方法和系统 |
CN102622044A (zh) * | 2011-01-28 | 2012-08-01 | 微盟电子(昆山)有限公司 | 主机板及其pcie端口动态配置方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7660925B2 (en) * | 2007-04-17 | 2010-02-09 | International Business Machines Corporation | Balancing PCI-express bandwidth |
US9135200B2 (en) * | 2013-06-28 | 2015-09-15 | Futurewei Technologies, Inc. | System and method for extended peripheral component interconnect express fabrics |
CN106951383A (zh) * | 2017-04-19 | 2017-07-14 | 深圳市同泰怡信息技术有限公司 | 一种提高pcie数据通道使用率的主板及方法 |
CN109828942A (zh) * | 2017-11-23 | 2019-05-31 | 凌华科技股份有限公司 | 智能化PCIe插槽通道分配方法 |
TW202005485A (zh) * | 2018-06-01 | 2020-01-16 | 緯穎科技服務股份有限公司 | 擴充快捷外設互聯標準兼容性的電路 |
CN108776595B (zh) * | 2018-06-11 | 2021-06-29 | 郑州云海信息技术有限公司 | 一种gpu服务器的显卡的识别方法、装置、设备及介质 |
CN208781214U (zh) * | 2018-09-20 | 2019-04-23 | 郑州云海信息技术有限公司 | 一种pcie扩展卡 |
CN109471668B (zh) * | 2018-11-20 | 2021-11-26 | 南方电网科学研究院有限责任公司 | 跨平台显卡固件翻译执行方法、装置、设备及可读介质 |
CN209327954U (zh) * | 2019-03-26 | 2019-08-30 | 浪潮商用机器有限公司 | 一种电子设备及其扩展板卡系统 |
CN110162496A (zh) * | 2019-04-15 | 2019-08-23 | 深圳市同泰怡信息技术有限公司 | 一种基于中央处理器实现pcie端口自动配置的方法 |
CN111159085B (zh) * | 2019-12-30 | 2022-02-18 | 苏州浪潮智能科技有限公司 | 一种pcie带宽的自动配置方法、服务器主板及服务器 |
-
2020
- 2020-07-30 CN CN202010750807.2A patent/CN111930660B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101404608A (zh) * | 2007-10-03 | 2009-04-08 | 国际商业机器公司 | 动态地平衡带宽的方法和系统 |
CN102622044A (zh) * | 2011-01-28 | 2012-08-01 | 微盟电子(昆山)有限公司 | 主机板及其pcie端口动态配置方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111930660A (zh) | 2020-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI416409B (zh) | 用於從多媒體卡/安全數位卡裝置將主機裝置開機之方法、可從多媒體卡/安全數位卡裝置開機之主機裝置、及可將主機裝置開機之多媒體卡/安全數位卡裝置 | |
KR100395393B1 (ko) | 컴퓨터 주변장치의 초기화 및 컴퓨터 주변장치와의 통신을위한 시스템, 장치 및 방법 | |
CN113688087B (zh) | 一种pcie设备枚举方法、系统、存储介质及设备 | |
US20160012000A1 (en) | Methods and apparatus for reliable detection and enumeration of devices | |
CN104699576B (zh) | 串行通信测试装置、包括该装置的系统及其方法 | |
CN108920173B (zh) | 一种配置均衡时间的方法、芯片和通信系统 | |
CN110941580B (zh) | 读取信息的方法和串行小型计算机系统接口sas扩展器 | |
US11175977B2 (en) | Method and system to detect failure in PCIe endpoint devices | |
US20040123088A1 (en) | Method and apparatus for detecting an interruption in memory initialization | |
CN111930660B (zh) | Pcie通路配置方法、装置、终端和介质 | |
US6167472A (en) | System for communicating with and initializing a computer peripheral utilizing a masked value generated by exclusive-or of data and corresponding mask | |
US20180143928A1 (en) | Switch system and operation method thereof | |
CN113312287A (zh) | PCIe的自动分支的方法及系统 | |
US20030126346A1 (en) | Dynamic load balancing in a multi-bus computer system | |
CN111880916A (zh) | Gpu中多绘制任务处理方法、装置、终端、介质及主机 | |
CN109977044B (zh) | Usb设备枚举检测方法和系统及固件升级方法和系统 | |
US10909270B2 (en) | Information processing device, mobile object, information processing method, and computer program product | |
CN101189577B (zh) | 通过自动改变索引来访问配置寄存器的方法和装置 | |
US7036005B2 (en) | Method and apparatus for modifying the contents of revision identification register | |
US7076643B2 (en) | Method and apparatus for providing revision identification numbers | |
CN102222054A (zh) | 数据传输装置、方法及控制器 | |
CN114911740A (zh) | PCIe拆分方法、装置、电子设备及可读存储介质 | |
US11126421B2 (en) | Apparatus for providing update for vehicle and computer-readable storage medium | |
CN110333904B (zh) | 多硬盘启动控制方法 | |
CN111752742A (zh) | 具有优先级任务队列的纠错码架构的系统和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |