CN111880971A - 三机异构冗余系统和控制方法 - Google Patents

Abstract

本发明提供了一种三机异构冗余系统和控制方法，该系统包括：处理器A模块、处理器B模块、处理器C模块、功能模块A、功能模块B、电源模块A、电源模块B、电源模块C，所述电源模块A向所述处理器A模块、功能模块A提供电能，并向所述处理器A模块输出控制权状态A；所述电源模块B向所述处理器B模块、功能模块B提供电能，并向所述处理器B模块输出控制权状态B；所述电源模块C向所述处理器C模块、功能模块B提供电能，并向所述处理器C模块输出控制权状态C。从而实现了不同处理器对功能模块的访问和互相间的信息替换，满足多种冗余模式重构方法，有效地提高了系统的可靠性。

Description

三机异构冗余系统和控制方法

技术领域

本发明涉及电力电子技术领域，具体地，涉及三机异构冗余系统和控制方法。

背景技术

空间应用的计算机具有高可靠、长寿命的特点，均采用冗余设计的方式来提高可靠性。

目前计算机多采用双机、三机冗余的方式进行设计。但是，由于双机、三机采用相同的处理器模块和软件，因此无法避免硬件、软件设计缺陷所带来的同源故障风险，工作模式较为单一。此外，若三机冗余设计采用完整的三机冗余，则其设计复杂度高，成本增加较多。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种三机异构冗余系统和控制方法。

第一方面，本发明提供一种三机异构冗余系统，包括：处理器A模块、处理器B模块、处理器C模块、功能模块A、功能模块B、电源模块A、电源模块B、电源模块C，所述电源模块A向所述处理器A模块、功能模块A提供电能，并向所述处理器A模块输出控制权状态A；所述电源模块B向所述处理器B模块、功能模块B提供电能，并向所述处理器B模块输出控制权状态B；所述电源模块C向所述处理器C模块、功能模块B提供电能，并向所述处理器C模块输出控制权状态C。

可选地，当控制权状态A有效时，所述处理器A模块通过总线执行对所述功能模块A的读写访问和控制；

当控制权状态B有效且控制状态C无效时，所述处理器B模块通过总线执行对所述功能模块B的读写访问和控制；

当控制权状态B无效且控制状态C有效时，所述处理器C模块通过总线执行对所述功能模块B的读写访问和控制。

可选地，当处于同构双机冗余异构监视模式时，所述处理器A模块、所述处理器B模块、所述处理器C模块均处于开机状态，且所述处理器A模块和所述处理器B模块中的任一模块获取控制权，所述处理器模块C对所述处理器模块B的工作状态进行监控。

可选地，当处于同构双机冗余模式时，所述处理器A模块和所述处理器B模块处于开机状态，所述处理器C模块处于关机状态，且所述处理器A模块和所述处理器B模块中的任一模块获取控制权。

可选地，当处于异构双机冗余模式时，所述处理器A模块和所述处理器C模块处于开机状态，所述处理器模块B处于关机状态，且所述处理器A模块和所述处理器C模块中的任一模块获取控制权。

可选地，当处于单机工作模式时，所述处理器A模块或所述处理器B模块处于开机状态，所述处理器C模块处于关机状态，且所述处理器A模块或所述处理器B模块获取控制权。

可选地，控制权状态A和控制权状态B为互斥状态，所述互斥状态是指：在同一时刻下，控制权状态A和控制权状态B中仅有一个为有效；

控制权状态C的优先级高于所述控制权状态A和所述控制权状态B。

可选地，所述处理器B模块与所述处理器C模块对功能模块B进行读写访问和控制的时序不同。

可选地，所述处理器B模块与所述处理器C模块对功能模块B进行读写访问和控制的时序由FPGA进行统一管理；

当所述控制权状态C有效时，所述控制权状态B无效，所述处理器C模块对通过总线执行对所述功能模块B的读写访问和控制；且所述处理器B模块对所述处理器C模块的工作状态进行监测；

当所述控制权状态B有效时，所述控制权状态C无效，所述处理器B模块对通过总线执行对所述功能模块B的读写访问和控制；且所述处理器C模块对所述处理器B模块的工作状态进行监测。

第二方面，本发明提供一种三机异构冗余系统的控制方法，应用于如第一方面中任一项所述的三机异构冗余系统中，所述控制方法包括：

步骤1：确定需要切换的目标模式，所述目标模式包括：同构双机冗余异构监视模式、同构双机冗余模式、异构双机冗余模式、单机工作模式中的任一种；

步骤2：根据所述目标模式，生成针对处理器A模块、处理器B模块、处理器C模块的控制时序，其中，所述控制时序用于控制所述处理器A模块、所述处理器B模块、所述处理器C模块的控制权状态；

步骤3：执行对功能模块A和/或功能模块B的读取访问和控制。

与现有技术相比，本发明具有如下的有益效果：

本发明提供的三机异构冗余系统和控制方法，通过电源模块A、电源模块B、电源模块C设置处理器A模块、处理器B模块、处理器C模块对功能模块A、功能模块B进行访问的控制权限，实现了不同处理器对功能模块的访问和互相间的信息替换，满足多种冗余模式重构方法，有效地提高了系统的可靠性。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明实施例提供的三机异构冗余系统的架构示意图；

图2为本发明实施例提供的三机异构冗余系统的不同的工作模式和内部状态示意图；

图3为本发明实施例提供的三机异构冗余系统的时序控制逻辑示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

图1为本发明实施例提供的三机异构冗余系统的架构示意图，如图1所示，包括电源模块(A、B、C)、CPUA模块、CPUB模块、CPUC模块、功能模块(A、B)等组成；其中电源模块(A、B、C)实现对CPUA、CPUB、CPUC模块以及功能模块(A、B)的供电，电源模块A实现对CPUA模块、功能模块A的供电；电源模块B实现对CPUB模块、功能模块B的供电；电源模块C实现对CPUC模块、功能模块B的供电；电源模块同时实现控制权A、B、C状态的输出，其中控制权A、B状态互斥，控制权C优先级最高，上电默认CPUA、CPUB开机，控制权A有效，CPUC关机。CPUA模块通过内总线实现对功能模块A的读写访问和控制，CPUB、CPUC通过控制权选择后通过内总线实现对功能模块B的读写访问和控制。

具体地，三个CPU模块中CPU A模块、CPU B模块采用相同架构的CPU，CPU C模块采用不同于CPUA模块、CPUB模块的CPU，实现三机的异构。每一个功能模块均分为A部分和B部分，A部分CPUA模块可访问，并与CPUA模块采用同一电源模块A供电；B部分CPUB模块或CPUC模块可访问，但同时仅有一个CPU模块可以访问，B部分的供电由电源模块B供电或电源模块C供电；供电模块B、供电模块C任一有供电输出时，功能模块B部分即有电。

图2为本发明实施例提供的三机异构冗余系统的不同的工作模式和内部状态示意图，如图2所示，通过开关机和控制权切换控制可实现三机异构冗余计算机不同的工作模式。同构双机冗余异构监视模式为三机均开机的模式，CPUA模块、CPUB模块其中一台具有主控权，CPUC模块处于无权状态实施对CPUB对外访问控制的监测。同构双机冗余模式为CPUA模块、CPUB模块开机工作模式，CPUC处于关机状态，CPUA模块、CPUB模块其中一台具有主控权。异构双机冗余模式为CPUA、CPUC处于开机状态，CPUA模块、CPUC模块其中一台具有主控权。单机工作模式即CPUA模块、CPUB模块其中之一处于开机状态并实施主控，CPUC不开机。

本实施例中，三机异构冗余计算机实现了同构双机冗余异构监视模式、同构双机冗余模式、异构双机冗余模式、单机工作模式等工作模式。同构双机冗余异构监视模式即三机均处于开机状态，CPUA模块或CPUB模块负责主控，CPUC模块监视CPUB的工作状态。同构双机冗余模式，即A、B处于开机状态C机处于关机状态，CPUA模块或CPUB模块负责主控，是传统的双冗余工作模式。异构双机冗余模式即A、C处于开机状态B机处于关机状态，CPUA模块或CPUC模块负责主控。单机工作状态即A或B处于开机状态C机处于关机状态，CPUA模块或CPUB模块负责主控。

本实施例中，控制权切换控制是确定CPU模块控制权限的关键。控制权分A、B、C，对应与CPUA模块、CPUB模块、CPUC模块，控制权A、B同一时刻仅一个有效，控制权C可与控制权A或B同时有效，控制权C优先级最高，当控制权C有效时，即CPUC模块获得计算机的控制权限。同时，有权的单机不能被关机。

在双机冗余异构监视模式、异构双机冗余模式、同构双机冗余模式均可实现控制权的自主切换，也可通过外部指令实现模式的切换。

本实施例中，采用了三机异构冗余架构、多模式切换重构、控制权切换控制、异构模块统一时序设计实现了高可靠的空间应用计算机；三机冗余结构采用两种不同的CPU构建三机冗余，并根据工作状态和重构策略实现同构双机冗余异构监视、同构双机冗余、异构双机冗余、单机工作等工作模式，采用异构CPU模块统一时序的设计，确保了异构CPU对相同模块访问正确性。

图3为本发明实施例提供的三机异构冗余系统的时序控制逻辑示意图，如图3所示，异构计算机的统一时序设计主要由FPGA完成，CPU访问控制逻辑模块实现了不同CPU对外部读、写访问时序的统一。控制权访问控制模块接收外部控权有效信号，当有效时，通知总线访问控制模块输出CPU访问控制逻辑模块的时序；当无效时，通知总线访问控制模块接收外部的时序控制，实现对FPGA外部SRAM的访问，同时通知CPU访问控制逻辑模块的访问时序转向对FPGA外部SRAM的访问。SRAM访问仲裁逻辑实现在控制权无效的情况下CPU访问控制逻辑模块、总线访问控制模块对同一SRAM访问的仲裁控制；SRAM访问控制逻辑实现对SRAM访问的时序控制。

本实施例中，在CPUB或CPUC负责主控时，对外实现对功能模块的读、写控制；无控制权的CPUC或CPUB通过FPGA外部的SRAM实现对CPUB或CPUC读写数据的获取，CPUC或CPUB对功能模块的访问转化为对SRAM的访问。

本实施例中，CPUB模块与CPUC模块共用功能模块B部分，但CPUB模块与CPUC模块采用不同的CPU，对外访问的时序不同，采用FPGA内部设计将两者的时序进行统一，确保对外部功能模块的正确访问。对功能模块B部分的访问权限由C控制权控制，当C控制权有效时，CPUC获得功能模块B部分的控制权限，CPUB模块可以监测CPUC模块的工作状态；当C控制权无效时，CPUB模块获得功能模块B部分的控制权限，CPUC模块可以监测CPUB模块的工作状态。

本实施例在目前双机、三机冗余结构的基础上，提出的三机异构冗余计算机，并具有传统双机的工作模式，避免了同构计算机无法避免的因硬件、软件设计错误导致的系统故障；同时采用了部分三机异构设计，功能模块采用传统的双机设计，降低了设计的复杂度和设计成本。

需要说明的是，本发明提供的三机异构冗余控制方法中的步骤，可以利用三机异构冗余系统中对应的模块、装置、单元等予以实现，本领域技术人员可以参照系统的技术方案实现方法的步骤流程，即，系统中的实施例可理解为实现方法的优选例，在此不予赘述。

本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种三机异构冗余系统，其特征在于，包括：处理器A模块、处理器B模块、处理器C模块、功能模块A、功能模块B、电源模块A、电源模块B、电源模块C，所述电源模块A向所述处理器A模块、功能模块A提供电能，并向所述处理器A模块输出控制权状态A；所述电源模块B向所述处理器B模块、功能模块B提供电能，并向所述处理器B模块输出控制权状态B；所述电源模块C向所述处理器C模块、功能模块B提供电能，并向所述处理器C模块输出控制权状态C。

2.根据权利要求1所述的三机异构冗余系统，其特征在于，

当控制权状态A有效时，所述处理器A模块通过总线执行对所述功能模块A的读写访问和控制；

当控制权状态B有效且控制状态C无效时，所述处理器B模块通过总线执行对所述功能模块B的读写访问和控制；

当控制权状态B无效且控制状态C有效时，所述处理器C模块通过总线执行对所述功能模块B的读写访问和控制。

3.根据权利要求1所述的三机异构冗余系统，其特征在于，当处于同构双机冗余异构监视模式时，所述处理器A模块、所述处理器B模块、所述处理器C模块均处于开机状态，且所述处理器A模块和所述处理器B模块中的任一模块获取控制权，所述处理器模块C对所述处理器模块B的工作状态进行监控。

4.根据权利要求1所述的三机异构冗余系统，其特征在于，当处于同构双机冗余模式时，所述处理器A模块和所述处理器B模块处于开机状态，所述处理器C模块处于关机状态，且所述处理器A模块和所述处理器B模块中的任一模块获取控制权。

5.根据权利要求1所述的三机异构冗余系统，其特征在于，当处于异构双机冗余模式时，所述处理器A模块和所述处理器C模块处于开机状态，所述处理器模块B处于关机状态，且所述处理器A模块和所述处理器C模块中的任一模块获取控制权。

6.根据权利要求1所述的三机异构冗余系统，其特征在于，当处于单机工作模式时，所述处理器A模块或所述处理器B模块处于开机状态，所述处理器C模块处于关机状态，且所述处理器A模块或所述处理器B模块获取控制权。

7.根据权利要求1-6中任一项所述的三机异构冗余系统，其特征在于，控制权状态A和控制权状态B为互斥状态，所述互斥状态是指：在同一时刻下，控制权状态A和控制权状态B中仅有一个为有效；

控制权状态C的优先级高于所述控制权状态A和所述控制权状态B。

8.根据权利要求1-6中任一项所述的三机异构冗余系统，其特征在于，所述处理器B模块与所述处理器C模块对功能模块B进行读写访问和控制的时序不同。

9.根据权利要求8所述的三机异构冗余系统，其特征在于，所述处理器B模块、所述处理器C模块对功能模块B进行读写访问和控制的时序由FPGA进行统一管理；

当所述控制权状态C有效时，所述控制权状态B无效，所述处理器C模块对通过总线执行对所述功能模块B的读写访问和控制；且所述处理器B模块对所述处理器C模块的工作状态进行监测；

当所述控制权状态B有效时，所述控制权状态C无效，所述处理器B模块对通过总线执行对所述功能模块B的读写访问和控制；且所述处理器C模块对所述处理器B模块的工作状态进行监测。

10.一种三机异构冗余系统的控制方法，其特征在于，应用于如权利要求1-9中任一项所述的三机异构冗余系统中，所述控制方法包括：

步骤1：确定需要切换的目标模式，所述目标模式包括：同构双机冗余异构监视模式、同构双机冗余模式、异构双机冗余模式、单机工作模式中的任一种；

步骤2：根据所述目标模式，生成针对处理器A模块、处理器B模块、处理器C模块的控制时序，其中，所述控制时序用于控制所述处理器A模块、所述处理器B模块、所述处理器C模块的控制权状态；

步骤3：执行对功能模块A和/或功能模块B的读取访问和控制。

Images