CN111865362A - 在动态应答器内的数据交换，以及对应的应答器 - Google Patents

在动态应答器内的数据交换，以及对应的应答器 Download PDF

Info

Publication number
CN111865362A
CN111865362A CN202010326187.XA CN202010326187A CN111865362A CN 111865362 A CN111865362 A CN 111865362A CN 202010326187 A CN202010326187 A CN 202010326187A CN 111865362 A CN111865362 A CN 111865362A
Authority
CN
China
Prior art keywords
memory
data
communication interface
circuit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010326187.XA
Other languages
English (en)
Other versions
CN111865362B (zh
Inventor
J·曼吉欧尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN111865362A publication Critical patent/CN111865362A/zh
Application granted granted Critical
Publication of CN111865362B publication Critical patent/CN111865362B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/59—Responders; Transponders
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

本申请涉及在动态应答器内的数据交换，以及对应的应答器。第一通信接口是用于集成电路的非接触式通信接口。第二通信接口耦合到集成电路外部的处理单元。在第一通信接口和第二通信接口之间的数据传送是在使用易失性存储器电路的传送模式下进行的。易失性存储器电路可同时或几乎同时地首先可被耦合到所述第一通信接口的处理电路访问，然后经由所述第二通信接口可被所述处理单元访问。

Description

在动态应答器内的数据交换，以及对应的应答器
相关申请的交叉引用
本申请要求于2019年4月25日提交的法国专利申请No.1904338的优先权权益，其内容在法律允许的最大范围内通过整体引用并入本文。
技术领域
实现模式和实施例涉及在集成电路内的、在非接触式接口与连接到集成电路外部的处理单元(例如微控制器)的接口(例如I2C接口)之间的数据传送。
背景技术
非接触式应答器，特别是NFC(近场通信)应答器(例如标签)旨在用作在外部非接触式通信装置(例如蜂窝移动电话，也称为“智能电话”)和连接的系统的微控制器之间的网关，连接的系统例如是连接的对象，诸如连接的手表，或连接的家用自动化设备，或连接的公共设备，例如连接的路灯，这些示例不是限制性的。
因为无论是由于外部非接触通信设备还是由于微控制器，暂时被存储在应答器的存储器中的数据可能会随着时间变化，因此作为网关的这种应答器也可以被称为“动态应答器”。
近场通信(本领域技术人员对名称NFC更为熟知)，是一种无线连接技术，其允许在电子设备(诸如例如，非接触式芯片卡或标签)与读取器之间进行短距离(例如10cm)的通信。
特别地，NFC技术适合于连接任何类型的用户设备，并允许快速且容易的通信。
非接触式应答器是根据非接触式通信协议能够经由天线与非接触式读取器交换信息的应答器。
NFC应答器，作为非接触式应答器，是与NFC技术兼容的应答器。
NFC技术是一种开放的技术平台，已经用ISO/IEC 18092和ISO/IEC 21481标准将该技术平台标准化，但是NFC技术合并了许多现存的标准，诸如例如，在ISO-14443标准中定义的A型和B型协议，它们可以是能够被用于NFC技术的通信协议。
非接触式技术也可以被用于与ISO 15693和ISO 18000-3标准兼容的RFID(射频标识)应答器。
在读取器和应答器之间的信息传输期间，读取器通过其天线生成磁场，这在常规使用的标准中通常是13.56MHz的正弦波(载波)。
为了将信息从读取器发射到应答器，读取器使用所述载波的振幅调制。
应答器，就其本身而言，包括处理电路，该处理电路被配置为解调所接收的载波，以便从读取器获得发射的数据。
针对从应答器到读取器的信息发射，读取器生成未经调制的磁场(载波)。然后，应答器的天线基于待发射的信息调制由读取器生成的场。该调制的频率对应于所述载波的子载波。该子载波的频率取决于所使用的通信协议，并且例如可以等于848kHz。
通过修改连接到应答器天线的端子的负载来执行该调制。
然后，两种操作模式成为可能，无源模式或有源模式。
在无源模式中，应答器将来自读取器的波进行逆向调制以便发射信息，并且没有集成例如在发射期间能够生成其自身磁场的这种发射电路或发射器来发射该信息。与包括发射器的有源应答器相比，这种不具有发射器的应答器被称为无源应答器。
通常，因为无源应答器使用来自读取器的电磁波来给无源应答器的集成电路供电，所以无源应答器不具有电源。
在一些应用中，无源应答器可以合并电源(例如，电池)。
在有源操作模式中，读取器和应答器(被称作有源应答器)二者生成电磁场。一般而言，当有源应答器具有专用电源时(例如，蓄电池)，使用这种操作模式。
每个NFC设备(读取器和应答器)使用调制方案来发射数据。
还是在这种情况下，由负载修改来反映调制，并且随后进行参考以通过有源负载调制进行通信。
与无源通信模式相比，有源通信模式获得了更大的操作距离，其范围取决于所使用的协议可以高达20cm。通过增加读取器的天线尺寸和/或读取器的灵敏度，然后可以将距离增大到范围可能达几十厘米的距离(例如60cm)。
另外，使用有源负载调制使得使用非常小的天线成为可能。
在应答器和非接触式读取器(例如智能电话)之间的交换期间，有效负载信息或数据被封装在具有根据所使用的协议类型定义的格式帧中。特别地，应答器的处理电路被配置为将待被传送到外部处理单元的数据解封装，以及在相反的方向上将从外部处理单元发射的数据封装在将通过非接触式通信被发射给读取器(例如“智能手机”)的帧中。
在一些应用中，在读取器、动态应答器和外部处理单元之间的数据交换量可以大约是数千字节或甚至更多。
然而，目前传送速率被限制。
另外，动态应答器的物理存储器限制了在读取器和应答器之间的传送效率。具体而言，如上文所指示的，该物理存储器用于暂时存储应答器的处理电路和在集成电路外部的处理单元(例如微控制器)之间交换的数据。
具体而言，常规应答器可以配备具有大存储容量但较慢写入速度的非易失性存储器，或具有快速访问但小存储器容量的易失性存储器。
在第一种情况下(具有大容量的非易失性存储器)，在大量数据被读取到微控制器之前，能够在非易失性存储器的存储器容量限制内写入这些数据，但是在应答器的处理电路和微控制器之间，以及因此在外部非接触式读取器和微控制器之间的整体的数据传送很慢。
在第二种情况下(具有小容量的易失性存储器)，连续帧形式的数据被写入易失性存储器，然后该连续帧由微控制器连续读取。每一帧必须在下一帧能够被写入之前被读取，因此将帧的尺寸限制为物理存储器的尺寸。
此外，每个帧的初级传送很快，但是，由于存储器可依次地被应答器的处理电路(并且因此被外部非接触式读取器)或微控制器访问，因此在每个帧的传送之间存在时延时间，这对整体传送速率或整体比特率(整体数据速率)具有不利影响。
因此，存在配置动态应答器的需要，以便在不影响整体传送速率的情况下能够快速交换非常大量的数据。
发明内容
本文的实施例平等地应用于无源应答器和有源应答器。
根据一个方面，提出一种用于在集成电路的第一通信接口和第二通信接口之间传送数据的方法。
第一通信接口是非接触式通信接口。
第二接口可以是串行或并行接口。例如，其可以是I2C(“内部集成电路”)或SPI(“串行外围接口”)接口。
该第二接口耦合到在集成电路外部的处理单元(例如，微控制器)。
方法包括第一传送模式，第一传送模式包括将所传送的数据暂时存储在第一易失性存储器电路中，该第一易失性存储器电路可同时或几乎同时地首先可被耦合到所述第一通信接口的处理电路(例如有线逻辑单元和/或微处理器)访问，并且随后经由所述第二通信接口可被处理单元(例如微控制器)访问。
使用可同时可被耦合到非接触式接口的处理电路以及经由第二接口可被微控制器访问的易失性存储器，使得从具有小存储容量的物理易失性存储器仿真具有大存储容量的“虚拟”的易失性存储器成为可能，而同时提供快速的数据交换速率而不影响整体传送速率。
例如，这使得能够传送比应答器的内部存储器的物理尺寸更大、甚至大得多的帧，消除了将待被传送的帧的最大尺寸限制为应答器内部存储器的物理尺寸的约束，并且增加了整体传送速率或整体比特率(整体数据速率)。
具体地，处理电路可以例如写入存储器的第一部分，而微控制器可以同时或几乎同时地读取先前由处理电路写入的存储器的第二部分，第一部分和第二部分的角色被交替地且连续地调换，从而持续地释放存储器的一部分以用于写入操作，并且因此提供了几乎无限的存储器容量。
相同的原理可以应用于相反的方向：用于由微控制器进行写入操作而由处理电路进行读取操作。
例如，表达“几乎同时”应被理解为“在开始时延内同时地”的含义。
该开始时延对应于将来源于处理电路或外部处理单元(微控制器)的足够数据写入存储器所必需的时间，以便从存储器读取数据能够分别启动处理电路或经由第二接口启动处理单元。
有利的是，第一存储器电路可被处理电路以第一访问速率访问，并且可被所述处理单元以第二访问速率访问，第二访问速率大于或等于(并且优选地大于)第一访问速率。
特别地，这对于非接触式动态应答器非常有益，非接触式动态应答器旨在以例如400kbits/s的速率与非接触式读取器交换数据，该速率低于微控制器经由第二接口访问易失性存储器的速率(例如，对于第二I2C接口为1Mbits/s或对于第二SPI(“串行外围接口”)为10Mbits/s)。
具体地，读取器因此能够发送长度大于第一存储器电路(应答器的物理存储器)的存储容量的帧，并且由于其容量，该存储器无需在发射帧的过程施加中止(当然，可以由非接触协议自身施加中止，但是不在应答器的内部存储器上施加这些中止)，并且应答器能够在读取器不限制帧的发送速率的情况下异步地读取这些帧。
例如，可以通过第一存储器电路的尺寸或通过限定用以触发读取操作的足够的写入数据量来调整读取第一帧的开始时延。
存在用于实现第一存储器电路的众多可能性。
根据第一可能变型，第一存储器电路可以包括“双缓冲”体系结构。
更确切地，所述第一存储器电路可以包括可在读取模式或写入模式中被访问的至少第一易失性存储器和第二易失性存储器。
尽管在实践中将存在对两个存储器的限制，但不排除使用多于两个的在读模式或写模式中可被访问的存储器的可能性。
在该第一变型中，在第一接口上接收到的数据被包含在至少一帧中，该至少一帧具有大于每个易失性存储器的存储器容量的长度，并且针对每个接收到的帧，处理电路从中提取数据并将数据分割成连续数据包。
这些数据包包含多个数据字(例如数个字节的数据)。
数据包的尺寸有利地对应于每个易失性存储器的存储器容量。
根据适合于该变型的一个实现模式，对于从第一通信接口到第二通信接口的数据传送，暂时存储包括：由处理电路将帧的连续数据包交替地无中断写入第一存储器和第二存储器，以及由处理单元从第二存储器和第一存储器交替地读取帧的连续数据包，针对所述数据包中的至少一些数据包，同时进行所述读取操作。
具体地，尽管从一个存储器切换到另一个存储器未必中断数据包的写入(换言之，有利地是，无需中断地执行通过处理电路将帧的连续数据包交替地写入第一存储器和第二存储器)，但存储器的读取可能可以以由外部处理单元控制的方式被中断。在这种情况下，有利地是，只要所有的数据包被连续不断地写入，则对某些数据包的读取可以不完全与某些数据包的写入同时进行。
有利地，为了启动该进程，可以在开始读取所述存储器之前等待第一存储器被完全写入。
再次地，根据一种实现模式，对于从第一通信接口到第二通信接口的数据传送，所述暂时存储包括：a)由处理电路将帧的数据包写入第一存储器，并且同时由处理单元读取先前被写入到第二存储器的数据包；b)然后，当所述第一存储器被写入时，由处理电路将帧的下一数据包写入所述第二存储器，并且同时由处理单元读取先前被写入到所述第一存储器的数据包；以及c)然后，当第二存储器被写入时，可能地针对任何后续的数据包重复步骤a)和b)至少一次，直到完全地将所述数据从所述帧传送为止。
根据一种实现模式，关于从第二通信接口到第一通信接口的数据传送，出于将这些数据封装在帧中的目的，暂时存储包括：由处理电路从第二存储器和第一存储器交替地无中断读取连续数据包形式的数据，并且当第二存储器和第一存储器中的一个存储器已经被处理电路读取时，由处理单元将数据包写入该存储器，同时由处理电路读取另一存储器的内容。
再次地，根据一种实现模式，对于从第二通信接口到第一通信接口的数据传送，暂时存储包括：d)由处理电路从第一存储器读取先前被处理单元写入的所述数据的数据包，并且同时由处理单元将先前被处理电路读取的下一个数据包写入到第二存储器，e)然后，当所述数据包已经被处理电路从第一存储器读取时，由处理电路从第二存储器读取所述下一个数据包，并且同时由处理单元将在所述数据包之后的数据包写入第一存储器，以及f)当第二存储器已经被读取时，针对任何后续的数据包可能至少一次地重复步骤d)和步骤e)，直到将所述数据完全发射到所述帧中为止。
在另一可能变型中，所述第一存储器电路可以包括具有写入指针和读取指针的循环存储器。
在该另一变型中，在第一接口上接收到的数据也被包含在至少一帧中，该至少一帧具有大于循环存储器的存储器容量的长度，并且这时候针对每个接收到的帧，处理电路不将帧的数据分割成数据包但却即时逐字地提取数据。
理论上，每个字可能只包括单个比特，但在实践中，每个字包括数个比特(例如，八比特以形成一个字节)。
根据适合于该另一变型的一种实现模式，对于从第一通信接口到第二通信接口的数据传送，暂时存储包括，由处理电路将连续字形式的数据以写入指针的速度写入循环存储器，以及同时由处理单元以读取指针的速度读取先前被写入循环存储器的连续字，读取指针在写入指针后面行进。
根据一种实现模式，关于从第二通信接口到第一通信接口的数据传送，暂时存储包括：由处理电路以读取指针的速度从循环存储器读取所述数据的连续字，每个读取的字已经由外部处理单元以写入指针的速度预先写入，以作为先前被处理电路读取的字的替代。
例如，为了与常规应答器体系结构兼容，该方法可以包括第二传送模式，该第二传送模式包括将数据暂时存储在第二存储器电路中，该第二存储器电路可依次被处理电路以及经由所述第二通信接口被所述处理单元访问。
在这方面，并不限于此，存在众多可能性。
第二存储器电路可以与第一存储器电路分离，例如是非易失性存储器。
第二存储器电路也可以是被配置为形成单个存储器的第一存储器电路，该单个存储器可依次且非同时地被处理电路和微控制器访问。
可以根据命令在第一传送模式和第二传送模式中做出选择。
这种选择例如可以包括在以下情况下在第一存储器电路和第二存储器电路之间进行的选择：当在集成电路中出现这两个存储器电路时，或在第一存储器电路被重新配置为第二存储器电路时。
当然，可以在两种传送模式之间交替变化。
根据一个实现模式，第一通信接口是与近场通信(NFC)兼容的接口。
如上文所指示的，第二通信接口可以是SPI或I2C接口。
第一访问速率可以大于或等于100Kbits/s并小于848Kbits/s(例如等于400Kbits/s)，并且第二访问速率大于或等于第一访问速率，可以大于或等于例如1Mbits/s。
作为变型，第一速率可以等于106Kbits/s，并且第二速率可以等于400Kbits/s。
根据另一方面，集成电路包括第一非接触式通信接口、被配置为耦合到集成电路外部的处理单元的第二通信接口、耦合到该第一接口的处理电路和在第一传送模式中被配置为暂时存储在两个通信接口之间传送的数据的第一易失性存储器电路，第一易失性存储器电路被配置为可同时或几乎同时地首先可被处理电路访问，然后经由所述第二通信接口可被所述处理单元访问。
根据一个实施例，第一存储器电路可被处理电路以第一访问速率访问，并且可被所述处理单元以第二访问速率访问，第二访问速率大于或等于第一访问速率。
根据一个变型，所述第一存储器电路包括可在读取模式或在写入模式中被访问的至少第一易失性存储器和第二易失性存储器。
在该变型中，旨在于第一接口上接收的数据被包含在至少一帧中，该至少一帧具有大于每个易失性存储器的存储器容量的长度，并且针对每个接收到的帧，处理电路被配置为从中提取数据并将数据分割成连续数据包。
根据适合于该变型的一个实施例，对于从第一通信接口到第二通信接口的数据传送，处理电路被配置为执行将帧的连续数据包交替地无中断写入到第一存储器和第二存储器，并且第二通信接口被配置为将从处理单元传出的读取命令信号传递给第一存储器电路，并将从第二存储器和第一存储器交替被读取的帧的连续数据包传递给处理单元，针对所述数据包中的至少一些数据包，同时进行所述传递。
具体地，如上文所说明的，只要所述写入操作继续而不被中断，则处理电路有利地被配置为执行所述无中断写入操作，而处理单元可能可以以受控制的方式中断所述读取操作。
根据一个实施例，处理电路被配置为从第一存储器读取帧的数据包，并且第二通信接口被配置为，同时将从处理单元传出的读取命令传递给第二存储器，以及将先前被写入到第二存储器的帧的数据包传递给处理单元，b)然后，当所述第一存储器被写入时，处理电路被配置为将帧的下一个数据包写入所述第二存储器，并且第二通信接口被配置为同时将从处理单元传出的读取命令传递给所述第一存储器，以及将先前被写入到所述第一存储器的帧的数据包传递给处理单元，以及c)然后，当第二存储器被写入时，处理电路和第二通信接口被配置为针对任何后续的数据包可能至少一次的重复执行在a)和b)点所提及的操作，直到将所述数据完全从所述帧传送为止。
根据一个实施例，对于从第二通信接口到第一通信接口的数据传送，出于将这些数据封装在帧中的目的，处理电路被配置为执行从第二存储器和第一存储器交替地无中断读取连续数据包形式的帧数据，并且当存储器中的一个存储器已经被处理电路读取时，第二通信接口被配置为将从处理单元传出的写入命令传递给该存储器，并将从处理单元传出的待被写入的数据包传递给该存储器，处理电路进一步被配置为同时读取另一存储器的内容。
再次，对于从第二通信接口到第一通信接口的数据传送，并且根据一个实施例，d)处理电路被配置为从第一存储器读取先前由处理单元经由第二通信接口写入的所述数据包，并且第二通信接口被配置为同时将先前由处理电路读取的写入命令传递给第二存储器，以及将从处理单元传出的下一个待被写入的数据包传递给该第二存储器，e)然后，当所述数据包已经被处理电路从第一存储器读取时(如上文所指示的，处理电路被配置为不中断地执行在步骤d)中的该读取)，处理电路被配置为从第二存储器读取所述下一个数据包，并且第二通信接口被配置为同时将写入命令传递给第一存储器，以及将从处理单元传出的在所述下一个数据包之后的数据包传递给该第一存储器，以及f)，然后当第二存储器已经被读取时，处理电路和第二通信接口被配置为针对任何后续的数据包可能至少一次的重复执行在d)和e)点所述的操作，直到将待被发射的所述数据完全传送到所述帧中为止。
根据另一变型，所述第一存储器电路包括具有写入指针和读取指针的循环易失性存储器。
在该另一变型中，在第一接口上接收到的数据还被包含在至少一帧中，该至少一帧具有大于循环存储器的存储器容量的长度，并且针对每个接收到的帧，处理电路被配置为即时逐字地(例如，逐字节地)提取数据。
根据适合于该另一变型的一个实施例，对于从第一通信接口到第二通信接口的数据传送，处理电路被配置为将连续字形式的数据以写入指针的速度写入循环存储器，并且第二通信接口被配置为同时将读取命令传递给循环存储器，以及将先前被写入循环存储器的连续字以读取指针的速度传递给处理单元，读取指针被配置为在写入指针后面行进。
根据一个实施例，对于从第二通信接口到第一通信接口的数据传送，处理电路被配置为以读取指针的速度从循环存储器读取所述数据的连续词，每个被读取的字已经由处理单元经由第二通信接口以写入指针的速度预先写入，以作为先前被处理电路读取的字的替代。
集成电路可以包括第二存储器电路(在具有依次访问的配置中，可以或不可以重复使用该第一存储器电路)，该第二存储器电路被配置为在第二传送模式中暂时存储在两个通信接口之间传送的数据，第二存储器电路被配置为可依次被处理电路以及经由所述第二通信接口被所述处理单元访问。
根据一个实施例，集成电路包括被配置为根据命令选择第一传送模式或第二传送模式的选择部件。
根据一个实施例，第一通信接口是与近场通信兼容的接口。
根据一个实施例，第二通信接口是SPI或I2C接口。
根据另一方面，应答器包括如上文所定义的集成电路、耦合到第一通信接口的天线以及应答器，该应答器被配置为根据非接触式通信协议与外部非接触式通信装置通信。
根据另一方面，一种系统包括如上文所定义的应答器和耦合到第二通信接口的处理单元。
该系统可以是连接的系统，例如连接的对象，诸如连接的手表、或是连接的家用自动化设备、或是连接的公共设备，例如连接的路灯，这些示例不是限制性的。
附图说明
在检阅对完全非限制性的实现模式和实施例以及附图的详细描述时，本发明的其它特征和优点将变得明显，其中：
图1示意性地图示了包括非接触式应答器和读取器的系统；
图2图示了从第一接口到第二接口的数据传送的一个示例；
图3图示了从第二通信接口到第一通信接口的数据传送的一个示例；
图4示意性地图示了循环存储器；
图5图示了用于将数据写入循环存储器的示例；
图6图示了用于暂时存储数据的示例；
图7图示了另一传送模式；以及
图8图示了用于进行传送模式选择的操作。
具体实施方式
在图1中，附图标记TG表示非接触式应答器。在该示例中，应答器是非接触式无源应答器，其被配置为使用频率例如为13.56MHz的载波信号经由该应答器的天线ANT1与配备非接触式天线ANT2的读取器RD(例如，“智能电话”类型的蜂窝移动电话)通信。
在这种情况下，应答器TG是能够根据例如使用近场通信(NFC)技术的非接触式通信协议进行通信的应答器。
该应答器也可以是使用NFC技术的RFID应答器。
该应答器TG包括集成电路IC，例如，由STMicroelectronics销售的ST25系列的集成电路。
集成电路IC包括两个端子AC0和AC1，分别连接到天线ANT1的两个端子。
在这种情况下，两个端子AC0和AC1形成了集成电路IC的第一非接触式通信接口IF1。
集成电路IC还包括处理电路MT，处理电路MT包括例如能量回收电路、微处理器和/或有线逻辑单元。
特别地，处理电路被配置为根据从读取器接收的磁场将电源电压传递给整个集成电路，处理从读取器接收的信息，并出于将信息发射给读取器的目的而将载波信号逆向调制。
常规地，集成电路IC还包括阻抗匹配网络ADI，该阻抗匹配网络ADI与天线ANT1在载波频率(在这种情况下为13.56MHz)处形成谐振电路。
集成电路IC还包括第二通信接口IF2，在这种情况下，I2C接口通过I2C总线(附图标记BS)链接到集成电路外部的处理单元(附图标记MCU)，例如微控制器。常规地，微控制器MCU是在总线BS上的主设备，而通信接口IF2是从设备。
在处理电路MT和第二通信接口IF2之间耦合第一易失性存储器电路MM1，在本文中将更为详细地描述其功能和结构。
应答器-微控制器MCU组件形成了系统SYS(例如，连接的装置)的一部分。
在这种情况下，应答器TG是动态应答器，用作针对从读取器RD到微控制器MCU的信息发射的网关，以及在相反方向上针对从微控制器MCU到读取器RD的信息发射的网关。
在NFC技术中，例如在针对ISO-14443标准的A型协议的情况下，通常以帧的形式发射信息或数据。
交换的帧包含帧头、数据比特以及奇偶校验或循环冗余控制比特(CRC比特)。
常规地，在发射处，根据在两个天线ANT1和ANT2之间的发射信道上的实际所必须发射的数据比特，以及根据通常特定于所使用的通信标准的预定计算规则，由处理电路来计算奇偶校验或CRC比特。
在接收处，通过根据所述接收到的数据比特以及根据所述计算规则由处理电路MT计算奇偶校验或CRC比特，然后将这些计算出的奇偶校验或CRC比特与从接收的帧中提取的奇偶校验比特进行比较，来验证接收到的奇偶校验或CRC比特。
因此，处理电路MT被配置为在接收处从接收的帧中提取数据，以便将这些数据写入第一存储器电路MM1。
然后，微控制器MCU被配置为经由第二通信接口IF2从第一存储器电路MM1读取这些数据。
在发射处，也就是从微控制器MCU到读取器RD，微控制器MCU IF2将待被发射的数据从第一存储器电路MM1经由第二通信接口写入读取器RD。
处理电路被配置为从存储器电路MM1读取这些数据，并通过逆向调制，特别地通过计算奇偶校验或CRC比特以及通过将全部的这些数据封装在帧中，来将这些数据发射到读取器RD。
第一易失性存储器电路MM1通常可同时或几乎同时地首先可被处理电路MT访问，然后经由第二通信接口IF2可被处理单元MCU访问。
在图1图示的示例中，第一存储器电路MM1包括双缓冲体系结构。
更确切地，第一存储器电路MM1包括第一易失性存储器BFA和第二易失性存储器BFB，这二者都可在读取模式或写入模式中被访问。
当数据在处理电路和外部处理单元MCU之间被交换时，这些数据将被暂时存储在第一存储器电路MM1中。
在NFC技术中，帧的尺寸可以是例如4千字节、32千字节或256千字节。
在读取器和应答器之间、或在应答器和读取器之间的射频发射比特率(或速率)例如是400千比特每秒。
另外，由第二通信接口IF2支持的比特率可以是例如大约1兆比特每秒。
另外，存储器BFA和BFB中的每个存储器的存储器容量例如是128字节。
因此，无论是在一个方向还是在另一个方向，将被交换的数据以数据包为单位暂时存储在第一存储器电路MM1中，在这种情况下例如是128字节的数据包。
更特别地，现在参考图2以便图示从第一接口IF1到第二接口IF2的数据传送的一个示例。
在该示例中，假设微控制器MCU不中断其对被写入第一存储器电路MM1的数据的读取操作。
在该传送方向上，在第一接口上接收到的数据被包含在至少一帧中，该至少一帧具有大于每个易失性存储器的存储器容量的长度，并且针对每个接收到的帧，处理电路MT从中提取数据并将数据分割成连续数据包PQi(在这种情况下例如是128字节的数据包)。
更确切地，处理电路MT在从接收到的帧中接收数据期间，将连续数据包PQi形式的数据交替地写入第一存储器BFA和第二存储器BFB，并且同时处理单元MCU将从第二存储器和第一存储器交替地读取连续数据包PQj。
一旦存储器中的一个存储器(例如，存储器BFA)被处理电路完全地写入，则两个存储器的写入和读取之间的交替过程开始。
更确切地，在步骤20中，处理电路MT从接收的帧TRi提取数据，并将它们依次地分割成数据包PQi。由处理电路MT将第一数据包PQ1写入例如第一存储器BFA。
当该第一存储器被完全写入时，通过特定引脚(这里未示出)的方式将信号发射给处理单元MCU，以告诉处理单元MCU数据包PQ1可以被读取。
在步骤23中由微控制器MCU读取被存储在第一存储器BFA中的数据包PQ1的同时，处理电路MT将第二数据包PQ2写入第二存储器BFB(步骤22)。
数据包PQ1，就其本身而言，经由接口IF2被传递给微控制器MCU。
考虑到以下事实：射频链路的比特率(例如400千比特每秒)小于I2C链路的比特率(例如1兆比特每秒)，则处理电路MT访问存储器BFA和BFB的速率小于微控制器MCU访问这些相同的存储器的速率。
因此，从存储器BFA读取(23)数据包PQ1比将数据包PQ2写入存储器BFB更快地就位。
因此，尽管处理电路还未结束将数据包PQ2写入存储器BFB，但存储器BFA已准备好被写入另一数据包。
因此，当处理电路MT结束了将数据包PQ2写入存储器BFB，处理电路MT能够立即将数据包PQ3写入存储器BFA(步骤21)，而同时微控制器MCU将读取已经被存储在存储器BFB中的数据包PQ2(步骤24)。
该数据包PQ2将经由第二接口IF2被发射给微控制器MCU。
在以下步骤中将由微控制器MCU从存储器BFA读取数据包PQ3，而同时处理电路MT会将数据包PQ4写入到存储器BFB。
因此，针对后续的数据包重复这些操作，直到最后一个数据包PQn为止。
因此，处理电路写入两个存储器中的一个存储器，而微控制器同时或几乎同时地读取另一个存储器，第一存储器和第二存储器的角色被交替且连续地调换，从而持续地释放存储器BFA或BFB以用于写入操作，并且因此提供几乎无限的存储器容量。
而且，由于第一存储器电路MM1可被处理电路MT以第一访问速率访问，并且可被微控制器MCU以第二访问速率访问，第二访问速率(例如，1兆比特每秒)大于或等于第一访问速率(400千比特每秒)，因此，然后在一帧和相同帧的数据包之间不存在时延时间，或者在非接触式读取器和应答器之间交换的连续数据帧之间不存在时延时间，这是因为当数据包到达时，两个存储器BFA或BFB中的一个存储器在写入模式中总是对处理电路可用。
更特别地，现在参考图3，以便图示从第二通信接口IF2到第一通信接口IF1的数据传送，以用于将帧内的数据包发射(35)到读取器RD的一个示例。
一般而言，在这种情况下，暂时存储包括：由处理电路MT从第二存储器BFB和第一存储器BFA交替地读取连续数据包，并且当一个存储器已经被处理电路MT读取时，由微控制器MCU将数据包写入该存储器，与此同时，由处理电路MT读取另一存储器的内容。
更确切地，由微控制器MCU传递的第一数据包PQ1被发射到第二接口IF2，以便被写入(步骤31)到例如第一存储器BFA。
在从第一存储器BFA读取(33)该数据包PQ1之后，无需等待其他数据包，一旦读取器RD启动帧的读取，处理电路MT便在步骤35中制定帧的帧头并且开始将数据包PQ1经由第一通信接口IF1发射给读取器RD。
由于第二存储器BFB可用，在读取(33)第一存储器BFA的同时，微控制器MCU将第二数据包PQ2传递给第二通信接口IF2，以便将所述第二数据包写入(步骤32)该第二存储器BFB。
当处理电路MT已经结束对第一存储器BFA的内容读取以便从中提取数据包PQ1时，信号被发送给微控制器MCU以指示该第一存储器BFA可用于写入操作。
因此，微控制器MCU将数据包PQ3经由接口IF2写入到第一存储器BFA，然而第二数据包PQ2被处理电路MT从第二存储器BFB读取(步骤34)。
针对后续的数据包重复进行刚刚被描述的操作，直到最后一个数据包PQn为止，以完成从微控制器MCU到读取器RD的待被发射的帧。
还是在这种情况下，在相同帧的数据包之间以及在从应答器被发射到读取器RD的帧之间不存在时延，这是因为在处理电路MT准备好读取该数据包之前，微控制器MCU已经将数据包写入到两个存储器中的一个存储器。
在图4中示意性地图示了另一变型实施例，第一存储器电路MM1可以包括具有写入指针PE和读取指针PL的循环存储器。
在该另一变型中，在第一接口上接收到的数据还被包含在至少一帧中，该至少一帧具有大于循环存储器的存储器容量的长度，并且针对每个接收到的帧，处理电路MT被配置为即时逐字地提取数据(例如，逐字节地)。
例如，该循环存储器的存储器容量可以等于256字节，然而该示例是非限制性的。
如在图5中图示的，对于从第一通信接口IF1到第二通信接口IF2的数据传送，规定处理电路MT将连续字节OCTi形式的数据以写入指针PE的速度写入(50)到循环存储器。
而且，同时由微控制器MCU以读取指针PL的速度读取(51)先前被写入循环存储器MM1的连续字节OCTi。
另外，读取指针在写入指针后面行进。
换言之，当写入指针穿过循环存储器MM1的地址行进时，写入指针总是在读取指针的前面。
指示可用于读取的数据量的指示符(诸如计数器)和具有可编程或可设置的参考值的比较器，用于向微控制器MCU发信号，以指示一定量的数据可用于读取。因此，微控制器MCU可以自发地读取存储器MM1。
同样的，通过与该相同参考值(或另一参考值)的比较，指示写入指针已赶上读取指针的指示符将告诉微控制器MCU，应当立即执行读取操作以免数据丢失(“溢出”)。
这些部件(例如可以至少被部分地并入处理电路MT)，被配置为将旨在用于处理单元MCU的第一信息项和第二信息项传递给第二通信接口IF2，第一信息项指示在循环存储器MM1中可用于读取的数据量，第二信息项发信号，以指示如果循环存储器MM1未被处理单元MCU读取则存在丢失数据的风险。
对于从第二通信接口IF2到第一通信接口IF1的数据传送，如在图6中示意性示出的，对数据的暂时存储包括由处理电路MT以读取指针PL的速度从循环存储器MM1读取(62)数据的连续字节OCTi。
已经由外部处理单元MCU以写入指针PE的速度预先写入了每个被读取的字节OCTi(步骤61)，以替换先前被处理电路MT以读取指针的速度读取的字节OCTi-1(步骤60)。
尽管刚刚描述了针对数据的第一可能传送模式，使用可同时或几乎同时可被处理电路MT和微控制器MCU访问的第一存储器电路MM1，但是可以例如与传统的应答器体系结构兼容，可以提供包括将数据暂时存储在第二存储器电路中的第二传送模式，该第二存储器电路可依次被处理电路MT以及经由第二通信接口被处理单元MCU访问。
在图7中示意性地图示了该实施例。
在该示例中，第二存储器电路MM2可以是非易失性存储器。
作为一种变型，如上文所指示的，还可以配置两个存储器BFA和BFB，使得它们仅形成单个的存储器MM2，该存储器MM2可依次而不是同时被处理电路MT和微控制器MCU访问。
换言之，一个模块(处理电路或微控制器)在写入模式或读取模式中使用存储器MM2，而另一模块在读取模式或写入模式中在能够使用存储器MM2之前等待第一个模块结束。
事实上，该第二传送模式是被常规实现在现代应答器中的传送模式。
如在图8中图示的，也可以根据命令选择第一传送模式MDTR1或第二传送模式MDTR2。
如果选择了第一传输模式MDTR1，则使用第一存储器电路MM1例如在其双缓冲器体系结构或其循环存储器体系结构中。
如果选择了第二传输模式MDTR2，则使用具有依次访问操作的存储器MM2，或使用被重新配置为单个依次访问存储器的存储器电路MM1。
例如由逻辑电路实现的选择部件SEL，选择第一传送模式MDTR1或第二传送模式MDTR2。

Claims (36)

1.一种用于在集成电路的第一通信接口和第二通信接口之间传送数据的方法，所述第一通信接口是非接触式通信接口，并且所述第二通信接口耦合到在所述集成电路外部的处理单元，所述方法包括：
在第一传送模式中，将被传送的所述数据暂时存储在第一易失性存储器电路中，所述第一易失性存储器电路同时或几乎同时地首先可被耦合到所述第一通信接口的处理电路访问，然后经由所述第二通信接口可被所述处理单元访问。
2.根据权利要求1所述的方法，其中所述第一存储器电路可被所述处理电路以第一访问速率访问，并且所述第一存储器电路可被所述处理单元以第二访问速率访问，所述第二访问速率大于或等于所述第一访问速率。
3.根据权利要求1所述的方法，其中所述第一存储器电路包括在读取模式或在写入模式中可被访问的至少第一易失性存储器和第二易失性存储器。
4.根据权利要求3所述的方法，其中在所述第一接口上接收到的所述数据被包含至少一帧中，所述至少一帧具有大于所述第一易失性存储器和所述第二易失性存储器中的每个易失性存储器的存储器容量的长度，所述方法进一步包括：针对每个接收到的帧，由所述处理电路从中提取数据，并且将所述提取的数据分割成连续数据包。
5.根据权利要求4所述的方法，其中对于从所述第一通信接口到所述第二通信接口的数据传送，暂时存储包括：
由所述处理电路将帧的所述连续数据包交替地无中断写入所述第一存储器和所述第二存储器；以及
由所述处理单元从所述第二存储器和所述第一存储器交替地读取所述帧的所述连续数据包，针对所述数据包中的至少一些数据包，同时进行所述读取操作。
6.根据权利要求5所述的方法，其中暂时存储进一步包括：
a)由所述处理电路将所述帧的数据包写入所述第一存储器，并且同时由所述处理单元读取先前被写入所述第二存储器的所述数据包；
b)然后，当所述第一存储器被写入时，由所述处理电路将所述帧的下一个数据包写入所述第二存储器，并且同时由处理单元读取先前被写入所述第一存储器的所述数据包；以及
c)然后，当所述第二存储器被写入时，针对任何后续的数据包可能至少一次地重复步骤a)和步骤b)，直到将所述数据完全从所述帧传送为止。
7.根据权利要求3所述的方法，其中对于从所述第二通信接口到所述第一通信接口的数据传送，出于将这些数据封装在帧中的目的，暂时存储包括：
由所述处理电路从所述第二存储器和所述第一存储器交替地无中断读取连续数据包形式的所述数据；以及
当所述第二存储器和所述第一存储器中的一个存储器已经被所述处理电路读取时，由所述处理单元将数据包写入这个存储器，同时由所述处理电路读取另一存储器的内容。
8.根据权利要求7所述的方法，其中暂时存储还包括：
d)由所述处理电路从先前被所述处理单元写入的所述第一存储器读取所述数据的数据包，并且同时由所述处理单元将下一个数据包写入先前被所述处理电路读取的所述第二存储器；
e)然后，当所述处理电路已经从所述第一存储器读取所述数据包时，由所述处理电路从所述第二存储器读取所述下一个数据包，并且同时由所述处理单元将在所述下一个数据包之后的数据包写入所述第一存储器；以及
f)然后，当所述第二存储器已经被读取时，针对任何后续的数据包可能至少一次地重复步骤d)和步骤e)，直到将待被发射的所述数据完全传送到所述帧中为止。
9.根据权利要求1所述的方法，其中所述第一存储器电路包括具有写入指针和读取指针的循环易失性存储器。
10.根据权利要求9所述的方法，其中在所述第一接口上接收到的所述数据被包含在至少一帧中，所述至少一帧具有大于所述循环存储器的所述存储器容量的长度，针对每个接收到的帧，所述方法包括由所述处理电路即时逐字地提取数据。
11.根据权利要求10所述的方法，其中对于从所述第一通信接口到所述第二通信接口的数据传送，暂时存储包括：
由所述处理电路将连续字形式的所述数据以所述写入指针的速度写入到所述循环存储器；以及
同时由所述处理电路以所述读取指针的速度读取先前被写入到所述循环存储器的所述连续字；
所述读取指针在所述写入指针后面行进。
12.根据权利要求11所述的方法，其中对于从所述第二通信接口到所述第一通信接口的数据传送，暂时存储进一步包括，由所述处理电路以所述读取指针的速度从所述循环存储器读取所述连续数据的连续字，每个读取的字已经被所述外部处理单元以所述写入指针的速度预先写入，以作为先前被所述处理电路读取的字的替代。
13.根据权利要求1所述的方法，还包括：
在第二传送模式中，将所述数据暂时存储在所述第二存储器电路中，所述第二存储器电路可依次被所述处理电路以及经由所述第二通信接口被所述处理单元访问。
14.根据权利要求13所述的方法，进一步包括根据命令对所述第一传送模式或所述第二传送模式进行的选择。
15.根据权利要求1所述的方法，其中所述第一通信接口是与近场通信兼容的接口。
16.根据权利要求1所述的方法，其中所述第二通信接口是SPI或I2C接口。
17.根据权利要求1所述的方法，其中所述集成电路的所述第一接口耦合到天线以形成非接触式应答器，所述非接触式应答器根据非接触式通信协议与外部非接触式通信装置通信。
18.一种集成电路，包括：
第一非接触式通信接口；
第二通信接口，被配置为耦合到在所述集成电路外部的处理单元；
处理电路，耦合到所述第一接口；以及
第一易失性存储器电路，被配置为在第一传送模式中，暂时存储在所述两个通信接口之间传送的数据，所述第一易失性存储器电路被配置为可同时或几乎同时地首先可被所述处理电路访问，并且然后经由所述第二通信接口可被所述处理单元访问。
19.根据权利要求18所述的集成电路，其中所述第一存储器电路可被所述处理电路以第一访问速率访问，并且所述第一存储器电路可被所述处理单元以第二访问速率访问，所述第二访问速率大于或等于所述第一访问速率。
20.根据权利要求18所述的集成电路，其中所述第一存储器电路包括在读取模式或写入模式中可被访问的至少第一易失性存储器和第二易失性存储器。
21.根据权利要求20所述的集成电路，其中在所述第一接口上接收到的所述数据被包含在至少一帧中，所述至少一帧具有大于所述易失性存储器中的每个易失性存储器的所述存储器容量的长度，并且针对每个接收到的帧，所述处理电路被配置为从中提取所述数据，并且将所述数据分割成连续数据包。
22.根据权利要求21所述的集成电路，其中，对于从所述第一通信接口到所述第二通信接口的数据传送：
所述处理电路被配置为执行将帧的所述连续数据包交替地无中断写入到所述第一存储器和所述第二存储器；以及
所述第二通信接口被配置为将从所述处理单元传出的读取命令信号传递给所述第一存储器电路，并且将从所述第二存储器和所述第一存储器交替读取的所述帧的所述连续数据包传递给所述处理单元，针对所述数据包中的至少一些数据包，同时进行所述传递。
23.根据权利要求22所述的集成电路，其中：
a)所述处理电路被配置为从所述第一存储器读取所述帧的数据包，并且所述第二通信接口被配置为同时将从所述处理单元传出的读取命令传递给所述第二存储器，以及将先前被写入到所述第二存储器的所述帧的所述数据包传递给所述处理单元；
b)然后，当所述第一存储器被写入时，所述处理电路被配置为将所述帧的下一个数据包写入到所述第二存储器，并且所述第二通信接口被配置为同时将从所述处理单元传出的读取命令传递给所述第一存储器，以及将先前被写入到所述第一存储器的所述帧的所述数据包传递给所述处理单元；以及
c)然后，当所述第二存储器被写入时，所述处理电路和所述第二通信接口被配置为针对任何后续的数据包可能至少一次地重复执行在步骤a)和步骤b)，直到将所述数据完全从所述帧传送为止。
24.根据权利要求21所述的集成电路，其中，对于从所述第二通信接口到所述第一通信接口的数据传送，出于将这些所述数据封装在帧中的目的：
所述处理电路被配置为执行从所述第二存储器和所述第一存储器交替地无中断读取连续数据包形式的所述帧的所述数据；以及
当所述存储器中的一个存储器已经被所述处理电路读取时，所述第二通信接口被配置为将从所述处理单元传出的写入命令传递给这个存储器，并且将从所述处理单元传出的待被写入的数据包传递给这个存储器，所述处理电路被配置为同时读取另一所述存储器的内容。
25.根据权利要求24所述的集成电路，其中：
d)所述处理电路被配置为从先前被所述处理单元经由所述第二通信接口写入的所述第一存储器读取所述数据的数据包，并且所述第二通信接口被配置为同时将写入命令传递给先前被所述处理电路读取的所述第二存储器，以及将从所述处理单元传出的待被写入的所述下一个数据包传递给这个第二存储器；
e)然后，当所述处理电路已经从所述第一存储器读取所述数据包时，所述处理电路被配置为从所述第二存储器读取所述下一个数据包，并且所述第二通信接口被配置为同时将写入命令传递给所述第一存储器，以及将从所述处理单元传出的在所述下一个数据包之后的数据包传递给这个第一存储器；
f)然后，当所述第二存储器已经被读取时，所述处理电路和所述第二通信接口被配置为针对任何后续的所述数据包可能至少一次地重复执行在步骤d)和步骤e)，直到将待被发射的所述数据完全传送到所述帧中为止。
26.根据权利要求18所述的集成电路，其中所述第一存储器电路包括具有写入指针和读取指针的循环易失性存储器。
27.根据权利要求26所述的集成电路，其中在所述第一接口上接收到的所述数据被包含在至少一帧中，所述至少一帧具有大于所述循环存储器的所述存储器容量的长度，并且针对每个接收到的帧，所述处理电路被配置为即时逐字地提取所述数据。
28.根据权利要求27所述的集成电路，其中，对于从所述第一通信接口到所述第二通信接口的数据传送：
所述处理电路被配置为将连续字形式的所述数据以所述写入指针的速度写入到所述循环存储器；以及
所述第二通信接口被配置为同时将读取命令传递给所述循环存储器，以及将先前被写入到所述循环存储器的连续字以所述读取指针的速度传递给所述处理单元；
所述读取指针被配置为在所述写入指针后面行进。
29.根据权利要求27所述的集成电路，其中，针对从所述第二通信接口到所述第一通信接口的数据传送，所述处理电路被配置为以所述读取指针的速度从所述循环存储器读取所述数据的连续字，每个被读取的字已经被所述处理单元经由所述第二通信接口以所述写入指针的速度预先写入，以作为先前被所述处理电路读取的字的替代。
30.根据权利要求26所述的集成电路，进一步包括用于将第一信息项和第二信息项传递给所述第二通信接口的部件，所述第一信息项和所述第二信息项旨在用于所述处理单元，所述第一信息项指示在所述循环存储器中可用于读取的数据的量，并且所述第二信息项发信号，以指示如果所述循环存储器未被所述处理单元读取则存在丢失数据的风险。
31.根据权利要求18所述的集成电路，包括第二存储器电路，所述第二存储器电路被配置为在第二传送模式中，暂时存储在所述两个通信接口之间传送的数据，所述第二存储器电路被配置为可依次被所述处理电路以及经由所述第二通信接口被所述处理单元访问。
32.根据权利要求31所述的集成电路，进一步包括用于根据命令来选择所述第一传送模式或所述第二传送模式的部件。
33.根据权利要求18所述的集成电路，其中所述第一通信接口是与近场通信兼容的接口。
34.根据权利要求18所述的集成电路，其中所述第二通信接口是SPI或I2C接口。
35.一种应答器，包括：
根据权利要求18所述的集成电路；
耦合到所述第一通信接口的天线；
其中所述应答器被配置为根据非接触式通信协议与外部非接触式通信装置通信。
36.一种系统，包括：
根据权利要求35所述的应答器；以及
耦合到所述第二通信接口的所述处理单元。
CN202010326187.XA 2019-04-25 2020-04-23 在动态应答器内的数据交换，以及对应的应答器 Active CN111865362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1904338A FR3095562B1 (fr) 2019-04-25 2019-04-25 Echange de données au sein d’un transpondeur dynamique et transpondeur correspondant
FR1904338 2019-04-25

Publications (2)

Publication Number Publication Date
CN111865362A true CN111865362A (zh) 2020-10-30
CN111865362B CN111865362B (zh) 2022-05-24

Family

ID=67587860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010326187.XA Active CN111865362B (zh) 2019-04-25 2020-04-23 在动态应答器内的数据交换，以及对应的应答器

Country Status (4)

Country Link
US (1) US11294833B2 (zh)
EP (1) EP3731426A1 (zh)
CN (1) CN111865362B (zh)
FR (1) FR3095562B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3131814A1 (fr) * 2022-01-07 2023-07-14 Stmicroelectronics (Rousset) Sas Système avec lecteur, transpondeur et capteurs et procédé de fonctionnement

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198382B1 (en) * 1997-08-12 2001-03-06 U.S. Philips Corporation Transponder for transmitting processed data to a base station over large distances and at a high data transfer rate
CN1578176A (zh) * 2003-07-23 2005-02-09 Atmel德国有限公司 在基站与应答器之间无线数据传输的方法
CN1719459A (zh) * 2004-07-07 2006-01-11 富士通株式会社 非接触集成电路标签系统
CN1942882A (zh) * 2004-03-17 2007-04-04 诺基亚公司 通过射频标识（rfid）转发器进行连续数据供应
CN101523405A (zh) * 2006-09-29 2009-09-02 传感电子公司 分布式射频识别读取器
CN101882231A (zh) * 2010-06-30 2010-11-10 方正科技集团苏州制造有限公司 一种rfid读写器及其数据传输方法
CN103414497A (zh) * 2012-03-21 2013-11-27 英飞凌科技股份有限公司 为电子设备之间通信借助转发的控制方法和相应的设备
CN104850872A (zh) * 2014-02-19 2015-08-19 恩智浦有限公司 传送数据的方法、计算机程序和标签
CN204904282U (zh) * 2014-07-02 2015-12-23 意法半导体(鲁塞)公司 电磁应答器
CN105279543A (zh) * 2014-06-20 2016-01-27 恩智浦有限公司 射频应答器电路
US20160057070A1 (en) * 2014-08-20 2016-02-25 Citrix Systems, Inc. Systems and methods for implementation of jumbo frame over existing network stack
US20160360348A1 (en) * 2015-06-08 2016-12-08 Shigeo Ueda Information processing apparatus and recording medium
CN107003905A (zh) * 2014-12-23 2017-08-01 英特尔公司 针对可配置计算资源的本地服务链而动态分配资源的技术

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6564267B1 (en) * 1999-11-22 2003-05-13 Intel Corporation Network adapter with large frame transfer emulation
US9571165B2 (en) * 2014-04-23 2017-02-14 Dell Products L.P. NFC communication with an information handling system supplemented by a management controller and advertised virtual tag memory
US11381514B2 (en) * 2018-05-07 2022-07-05 Apple Inc. Methods and apparatus for early delivery of data link layer packets

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6198382B1 (en) * 1997-08-12 2001-03-06 U.S. Philips Corporation Transponder for transmitting processed data to a base station over large distances and at a high data transfer rate
CN1578176A (zh) * 2003-07-23 2005-02-09 Atmel德国有限公司 在基站与应答器之间无线数据传输的方法
CN1942882A (zh) * 2004-03-17 2007-04-04 诺基亚公司 通过射频标识（rfid）转发器进行连续数据供应
CN1719459A (zh) * 2004-07-07 2006-01-11 富士通株式会社 非接触集成电路标签系统
CN101523405A (zh) * 2006-09-29 2009-09-02 传感电子公司 分布式射频识别读取器
CN101882231A (zh) * 2010-06-30 2010-11-10 方正科技集团苏州制造有限公司 一种rfid读写器及其数据传输方法
CN103414497A (zh) * 2012-03-21 2013-11-27 英飞凌科技股份有限公司 为电子设备之间通信借助转发的控制方法和相应的设备
CN104850872A (zh) * 2014-02-19 2015-08-19 恩智浦有限公司 传送数据的方法、计算机程序和标签
CN105279543A (zh) * 2014-06-20 2016-01-27 恩智浦有限公司 射频应答器电路
CN204904282U (zh) * 2014-07-02 2015-12-23 意法半导体(鲁塞)公司 电磁应答器
US20160057070A1 (en) * 2014-08-20 2016-02-25 Citrix Systems, Inc. Systems and methods for implementation of jumbo frame over existing network stack
CN107003905A (zh) * 2014-12-23 2017-08-01 英特尔公司 针对可配置计算资源的本地服务链而动态分配资源的技术
US20160360348A1 (en) * 2015-06-08 2016-12-08 Shigeo Ueda Information processing apparatus and recording medium

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHENGUANG XU: "《Minimizing transponder cost for two-way data exchange in satellite networking》", 《 2012 IEEE INTERNATIONAL CONFERENCE ON COMMUNICATIONS 》 *
王利恒等: "无线射频识别装置的设计", 《武汉工程大学学报》 *

Also Published As

Publication number Publication date
US20200341917A1 (en) 2020-10-29
FR3095562A1 (fr) 2020-10-30
CN111865362B (zh) 2022-05-24
EP3731426A1 (fr) 2020-10-28
US11294833B2 (en) 2022-04-05
FR3095562B1 (fr) 2021-06-11

Similar Documents

Publication Publication Date Title
US7999675B2 (en) RFID tags replying using changed reply timing
US8814053B2 (en) Mobile payment device with small inductive device powered by a host device
US4924210A (en) Method of controlling communication in an ID system
TWI699704B (zh) 多頻率轉頻器及用於安排成在根據第一通訊協定之第一頻率及根據第二通訊協定之第二頻率通訊的多頻率轉頻器之記憶體存取方法
US8063740B1 (en) Interfacing to RFID reader utility that causes RFID tags to reply using changed reply timing
US20100033310A1 (en) Power negotation for small rfid card
US9501731B2 (en) Multi-frequency transponder
CN106845599B (zh) Nfc标签
WO2014001535A1 (en) Emulation of multiple devices in an nfc device
JP6516133B2 (ja) 通信デバイス及び通信システム
CN111865362B (zh) 在动态应答器内的数据交换，以及对应的应答器
US10931331B2 (en) Communication device and method
US20230214336A1 (en) Method of storing instructions in program memory and associated system
EP2111012B1 (en) Reader/writer, communication processing device, communication processing method, data management system and communication system
CN113875162B (zh) Nfc读取器与双nfc接口应答器之间的数据交换装置
KR100757533B1 (ko) 고속 통신 지원을 위한 스마트 카드
US11677444B2 (en) Contactless transponder and method
CN116415602A (zh) 具有读取器、应答器和传感器的系统以及操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant