CN111860676A - 一种基于空间聚类的wafer bin合并方法 - Google Patents
一种基于空间聚类的wafer bin合并方法 Download PDFInfo
- Publication number
- CN111860676A CN111860676A CN202010740257.6A CN202010740257A CN111860676A CN 111860676 A CN111860676 A CN 111860676A CN 202010740257 A CN202010740257 A CN 202010740257A CN 111860676 A CN111860676 A CN 111860676A
- Authority
- CN
- China
- Prior art keywords
- bin
- wafer
- map
- method based
- spatial clustering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000007547 defect Effects 0.000 claims description 22
- 238000001914 filtration Methods 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 5
- 239000013256 coordination polymer Substances 0.000 claims description 3
- 238000012163 sequencing technique Methods 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims description 2
- 230000010339 dilation Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/23—Clustering techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Artificial Intelligence (AREA)
- Evolutionary Biology (AREA)
- Evolutionary Computation (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种基于空间聚类的wafer bin合并方法,涉及半导体制造业技术领域。通过空间聚类的方式,将构成同一失效模式的不同bin自动的进行合并,与此同时,具有混合失效模式的wafer bin map也能被分解为多个单一的失效模式,本发明相较于传统的人工视检减少了主观判定,解决了按单bin分析时失效模式不完整的问题,为后续的良率根因中的共性分析提供了坚实的数据基础。
Description
技术领域
本发明涉及半导体制造业技术领域,具体为一种基于空间聚类的wafer bin合并方法。
背景技术
wafer出厂后封装之前对chip die进行一次CP(circuit probing)测试,在bincode形成的wafer bin map中,记录了缺陷die的空间分布模式,有经验的工程师依据map的失效模式来识别潜在的工艺问题,但同一失效模式通常是由多个不同的bin code组成,现有的方式是通过人工视检来决定哪些bin code组成同一失效模式,这种模式既耗时又低效。
发明内容
针对现有技术的不足,本发明提供了一种基于空间聚类的wafer bin合并方法,使用后,解决了按单bin分析时失效模式不完整的问题,为后续的良率根因中的共性分析提供了坚实的数据基础。
为实现以上目的,本发明通过以下技术方案予以实现:一种基于空间聚类的waferbin合并方法包括以下步骤:
S1、获取wafer bin map数据;
S2、对wafer bin map数据按bin code进行分离,形成一个bin code对应一张wafer map的二值图像;
S3、对上述S2中的二值图像进行中值滤波和膨胀处理,过滤随机性噪声,增强缺陷模式的图像信噪比;
S4、对经过S3中降噪处理后的bin map按缺陷率进行降序排序,高于一定阈值的bin map予以保留,作为显著性的bin map;
S5、将S4中显著性bin map列表排序为第一个的作为模板,其余bin map作为待合并项,遍历待合并项,依次计算其与模板bin map的相似值,判断相似值是否大于所设定的阈值,若是则进入S6,否则返回S4;
S6、将合并后的wafer bin map二值化后作为输出;
进一步地,所述步骤S2、S6中的二值化处理是:将wafer bin map中通过CP测试的die置0,未通过的置1;
进一步地,所述步骤S4中的缺陷率阈值为0.0005;
进一步地,所述步骤S5中的相似阈值为0.5。
本发明提供了一种基于空间聚类的wafer bin合并方法。具备以下有益效果:
(1)、该基于空间聚类的wafer bin合并方法,通过空间聚类的方式,将构成同一失效模式的不同bin自动的进行合并,与此同时,具有混合失效模式的wafer bin map也能被分解为多个单一的失效模式,本发明相较于传统的人工视检减少了主观判定,解决了按单bin分析时失效模式不完整的问题,为后续的良率根因中的共性分析提供了坚实的数据基。
附图说明
图1为本发明流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
请参阅图1,本发明提供一种技术方案:一种基于空间聚类的wafer bin合并方法包括:获取wafer bin map数据,按bin code对其进行分离,并二值化为相应的map图像,对每个map图进行形态学的降噪及图像增强的操作,选择高于缺陷率一定阈值的map作为显著性的map列表,选择该列表的第一张map作为参考模板,后续的map依次与之进行相似性度量,若高于0.5,则对应的bin code可以合并为一组,其余低于0.5阈值的map形成新的显著性列表,重复执行相似计算这个过程直到遍历完所有的显著性map列表。
该过程会将构成同一失效模式的不同bin自动的合并输出,混合失效模式会被分解为多个单一的失效模式。
本发明提供了一种基于空间聚类的wafer bin合并方法,如图1所示,包括以下步骤:
S1、获取wafer bin map数据;
S2、对wafer bin map数据按bin code进行分离,将该bin测试失效的die标记为1,测试通过的die标记为0,完成单bin的map二值化;
S3、对上述S2中的二值图像进行中值滤波和膨胀处理,其中中值滤波处理采用3*3的矩形窗,膨胀处理采用2*2的矩形窗,过滤随机性噪声,增强缺陷模式的图像信噪比;
S4、对经过S3中降噪处理后的bin map按缺陷率进行降序排序,缺陷率阈值设为0.0005,高于该阈值的bin map予以保留,作为显著性的bin map列表;
S5、将S4中显著性bin map列表排序为第一个的作为参考模板,其余bin map作为待合并项,遍历待合并项,依次计算其与模板bin map的相似值,判断相似值是否大于所设定的相似阈值0.5,若是则进入S6,否则返回S4;
进一步地,在所述S5中相似性的计算方式为:参考模板中依次以缺陷die为中心,若在其7*7的邻域中存在待合并的缺陷die,则认为参考模板中的该缺陷die与待合并map存在相交点,同时计数为1,相关性系数值等于遍历完所有参考模板中的缺陷die的相交点总数占所有参考模板中的缺陷die总数的比例。
S6、将不同bin合并后的wafer bin map作为输出;
综上所述,本发明能自动的将同一失效模式不同的bin合并,混合失效模式经过上述过程也会被分解为多个单一的失效模式,为后续良率根因分析提供了准确高效的数据源,为不断提升芯片制造品质奠定了坚实的数据基础。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,根据本发明的技术方案及其发明构思加以等同替换或改变,都应涵盖在本发明的保护范围之内。
Claims (6)
1.一种基于空间聚类的wafer bin合并方法,其特征在于,包括以下步骤:
S1、获取wafer bin map数据;
S2、对wafer bin map数据按bin code进行分离,形成一个bin code对应一张wafermap的二值图像;
S3、对上述S2中的二值图像进行中值滤波和膨胀处理,过滤随机性噪声,增强缺陷模式的图像信噪比;
S4、对经过S3中降噪处理后的bin map按缺陷率进行降序排序,高于一定阈值的binmap予以保留,作为显著性的bin map;
S5、将S4中显著性bin map列表排序为第一个的作为模板,其余bin map作为待合并项,遍历待合并项,依次计算其与模板bin map的相似值,判断相似值是否大于所设定的阈值,若是则进入S6,否则返回S4;
S6、将合并后的wafer bin map二值化后作为输出。
2.根据权利要求1所述的一种基于空间聚类的wafer bin合并方法,其特征在于:所述步骤S2、S6中的二值化处理是:将wafer bin map中通过CP测试的die置0,未通过的置1。
3.根据权利要求1所述的一种基于空间聚类的wafer bin合并方法,其特征在于:所述步骤S4中的缺陷率阈值为0.0005。
4.根据权利要求1所述的一种基于空间聚类的wafer bin合并方法,其特征在于:所述步骤S5中的相似阈值为0.5。
5.根据权利要求1所述的一种基于空间聚类的wafer bin合并方法,其特征在于:所述步骤S3中中值滤波处理采用3*3的矩形窗,膨胀处理采用2*2的矩形窗。
6.根据权利要求1所述的一种基于空间聚类的wafer bin合并方法,其特征在于:所述S5中相似性的计算方式为:参考模板中依次以缺陷die为中心,若在其7*7的邻域中存在待合并的缺陷die,则认为参考模板中的该缺陷die与待合并map存在相交点,同时计数为1,相关性系数值等于遍历完所有参考模板中的缺陷die的相交点总数占所有参考模板中的缺陷die总数的比例。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010740257.6A CN111860676B (zh) | 2020-07-28 | 2020-07-28 | 一种基于空间聚类的wafer bin合并方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010740257.6A CN111860676B (zh) | 2020-07-28 | 2020-07-28 | 一种基于空间聚类的wafer bin合并方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111860676A true CN111860676A (zh) | 2020-10-30 |
CN111860676B CN111860676B (zh) | 2024-05-03 |
Family
ID=72948600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010740257.6A Active CN111860676B (zh) | 2020-07-28 | 2020-07-28 | 一种基于空间聚类的wafer bin合并方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111860676B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112988792A (zh) * | 2021-04-15 | 2021-06-18 | 筏渡(上海)科技有限公司 | 一种晶圆良率问题数据库的搜索方法和装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5808735A (en) * | 1993-06-17 | 1998-09-15 | Ultrapointe Corporation | Method for characterizing defects on semiconductor wafers |
CN109767996A (zh) * | 2018-12-29 | 2019-05-17 | 上海华力微电子有限公司 | 晶圆缺陷分析系统及分析方法 |
CN109816652A (zh) * | 2019-01-25 | 2019-05-28 | 湖州云通科技有限公司 | 一种基于灰度显著性的复杂铸件缺陷识别方法 |
CN110516726A (zh) * | 2019-08-19 | 2019-11-29 | 上海华力微电子有限公司 | 一种自动识别晶圆空间图案分布的分类方法 |
-
2020
- 2020-07-28 CN CN202010740257.6A patent/CN111860676B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5808735A (en) * | 1993-06-17 | 1998-09-15 | Ultrapointe Corporation | Method for characterizing defects on semiconductor wafers |
CN109767996A (zh) * | 2018-12-29 | 2019-05-17 | 上海华力微电子有限公司 | 晶圆缺陷分析系统及分析方法 |
CN109816652A (zh) * | 2019-01-25 | 2019-05-28 | 湖州云通科技有限公司 | 一种基于灰度显著性的复杂铸件缺陷识别方法 |
CN110516726A (zh) * | 2019-08-19 | 2019-11-29 | 上海华力微电子有限公司 | 一种自动识别晶圆空间图案分布的分类方法 |
Non-Patent Citations (7)
Title |
---|
CHIH-HSUAN WANG: ""Recognition of Semiconductor Defect Patterns Using Spectral Clustering"", 2007 IEEE INTERNATIONAL CONFERENCE ON INDUSTRIAL ENGINEERING AND ENGINEERING MANAGEMENT, 4 January 2008 (2008-01-04) * |
DEVIKA B 等: ""Convolutional Neural Network for Semiconductor Wafer Defect Detection"", 2019 10TH INTERNATIONAL CONFERENCE ON COMPUTING, COMMUNICATION AND NETWORKING TECHNOLOGIES (ICCCNT), 30 December 2019 (2019-12-30) * |
KIRYONG KYEONG 等: ""Classification of Mixed-Type Defect Patterns in Wafer Bin Maps Using Convolutional Neural Networks"", IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING, 29 May 2018 (2018-05-29) * |
MING-JU WU 等: ""Wafer Map Failure Pattern Recognition and Similarity Ranking for Large-Scale Data Sets"", 《IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING》, vol. 28, no. 1, 28 February 2015 (2015-02-28), pages 1 - 12, XP011571748, DOI: 10.1109/TSM.2014.2364237 * |
TAO YUAN 等: ""Detection of Spatial Defect Patterns Generated in Semiconductor Fabrication Processes"", 《IEEE TRANSACTIONS ON SEMICONDUCTOR MANUFACTURING》, vol. 24, no. 3, 31 August 2011 (2011-08-31), XP011338129, DOI: 10.1109/TSM.2011.2154870 * |
YUTING KONG 等: ""Recognition and Location of Mixed-type Patterns in Wafer Bin Maps"", 2019 IEEE INTERNATIONAL CONFERENCE ON SMART MANUFACTURING, INDUSTRIAL & LOGISTICS ENGINEERING (SMILE), 23 January 2020 (2020-01-23) * |
唐昱 等: ""一种晶圆MAP图自动提取及合并的方法研究"", 《电子测试》, 31 January 2018 (2018-01-31) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112988792A (zh) * | 2021-04-15 | 2021-06-18 | 筏渡(上海)科技有限公司 | 一种晶圆良率问题数据库的搜索方法和装置 |
CN112988792B (zh) * | 2021-04-15 | 2022-05-31 | 筏渡(上海)科技有限公司 | 一种晶圆良率问题数据库的搜索方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111860676B (zh) | 2024-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110992317B (zh) | 一种基于语义分割的pcb板缺陷检测方法 | |
CN114627092A (zh) | 缺陷检测方法、装置、电子设备及可读存储介质 | |
CN109285791B (zh) | 设计布局为主的快速在线缺陷诊断、分类及取样方法及系统 | |
CN103972124B (zh) | 图案化晶圆缺点检测系统及其方法 | |
CN112906534A (zh) | 一种基于改进后Faster R-CNN网络的锁扣丢失故障检测方法 | |
US9142014B2 (en) | System and method for identifying systematic defects in wafer inspection using hierarchical grouping and filtering | |
CN114820625A (zh) | 一种汽车顶块缺陷检测方法 | |
CN115953373B (zh) | 玻璃缺陷检测方法、装置、电子设备及存储介质 | |
CN112805719A (zh) | 分类半导体样本中的缺陷 | |
JP6597972B2 (ja) | 画像処理装置および画像処理方法 | |
CN115690670A (zh) | 一种晶圆瑕疵智能识别方法和系统 | |
CN111860676B (zh) | 一种基于空间聚类的wafer bin合并方法 | |
CN115713480A (zh) | 一种集成电路金属封装深度学习缺陷检测方法 | |
CN115170501A (zh) | 缺陷检测方法、系统、电子设备及存储介质 | |
TWI256478B (en) | System and method for classifying defects in and identifying process problems for an electrical circuit | |
CN110544243A (zh) | 一种ct图像小缺陷自动检出、定量及可靠性评价方法 | |
CN111738991A (zh) | 一种焊缝缺陷的数字射线检测模型的创建方法 | |
CN113870754B (zh) | 一种面板检测电子信号缺陷判定的方法和系统 | |
KR102380099B1 (ko) | 범위 기반 실시간 스캐닝 전자 현미경 비시각적 비너 | |
CN115311287A (zh) | 一种共轨喷油器生产异常检测方法 | |
Jansen et al. | Utilizing design layout information to improve efficiency of SEM defect review sampling | |
CN114897863A (zh) | 一种缺陷的检测方法、装置以及设备 | |
JP2006210931A (ja) | 半導体設計データ修正方法 | |
CN113344858B (zh) | 特征检测方法、装置及计算机存储介质 | |
CN114022826B (zh) | 一种基于区块链的铁轨检测方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |