CN111856995A - 脉冲检测优先的模式选择装置 - Google Patents
脉冲检测优先的模式选择装置 Download PDFInfo
- Publication number
- CN111856995A CN111856995A CN202010602237.2A CN202010602237A CN111856995A CN 111856995 A CN111856995 A CN 111856995A CN 202010602237 A CN202010602237 A CN 202010602237A CN 111856995 A CN111856995 A CN 111856995A
- Authority
- CN
- China
- Prior art keywords
- pulse
- detection module
- module
- detection
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
- G05B19/0425—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/26—Pc applications
- G05B2219/2612—Data acquisition interface
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
Abstract
本发明提供一种脉冲检测优先的模式选择装置,包括:电压检测模块和脉冲检测模块,其分别连接使能信号,脉冲检测模块的多个输出各自连接脉冲状态检测模块和选择模块,电压检测模块的多个输出各自连接选择模块,脉冲状态检测模块的输出端连接选择模块;计时模块,其输入端连接脉冲检测模块和时钟信号,输出端连接脉冲检测模块和电压检测模块;如果脉冲状态检测模块检测到脉冲信号,根据脉冲状态检测模块的状态位进行输出,如果没有,根据电压检测模块进行输出。
Description
技术领域
本发明涉及无线通信技术领域,且特别涉及一种1T2R射频电路、射频信号发射和接收方法。
背景技术
在电子产品中,主控芯片可以通过多种方式对芯片进行控制,如I2C、SPI等,这些控制方式需要多个管脚,还有时序要求。在一些应用中,主控芯片的控制管脚和计算资源都有限,希望通过一些简单的方式进行控制,比如通过复用使能管脚的电压或者送入一些脉冲序列就可以对芯片进行功能模式选择。
发明内容
本发明的目的在于提供脉冲检测优先的模式选择装置,提供一种灵活的功能模式选择方法。
本申请的一实施例中提供一种脉冲检测优先的模式选择装置,包括:
电压检测模块和脉冲检测模块,所述电压检测模块和脉冲检测模块分别连接使能信号,所述脉冲检测模块的多个输出各自连接脉冲状态检测模块和选择模块,所述电压检测模块的多个输出各自连接所述选择模块,所述脉冲状态检测模块的输出端连接所述选择模块;
计时模块,所述计时模块的输入端连接所述脉冲检测模块和时钟信号,输出端连接所述脉冲检测模块和所述电压检测模块,其配置为控制所述脉冲检测模块和所述电压检测模块的时钟同步;
其中,如果所述脉冲状态检测模块检测到脉冲信号,所述选择模块根据所述脉冲状态检测模块的状态位进行输出,如果所述脉冲状态检测模块没有检测到脉冲信号,所述选择模块根据所述电压检测模块进行输出。
在一优选例中,所述电压检测模块包括多个电阻、多个比较器和多个第一触发单元,其中,
所述多个电阻依次串联于所述使能信号与地端之间,相邻电阻之间的节点连接所述多个比较器中的一个的正输入端,每个所述比较器的负输入端相连,每个所述比较器的输出端连接所述多个第一触发单元中的一个的数据输入端,每个所述第一触发单元的锁存输出端连接所述选择模块。
在一优选例中,所述多个电阻的阻值为1kΩ至25kΩ。
在一优选例中,所述脉冲检测模块包括:高电平持续时间检测单元、低电平持续时间检测单元、或非门、多个第二触发单元,其中,
所述使能信号分别连接所述高电平持续时间检测单元、所述低电平持续时间检测单元和所述或非门,所述或非门的输出端连接第一级所述第二触发单元的时钟输入端,同一级所述第二触发单元的数据输入端与反相的锁存输出端相连并连接下一级所述第二触发单元的时钟输入端,每个所述第二触发单元的复位端相连并连接所述低电平持续时间检测单元的输出端和所述计时模块的输入端。
在一优选例中,所述脉冲状态检测模块包括或非门,所述或非门用于判断所述脉冲状态检测模块是否接收到脉冲信号。
在一优选例中,当所述所述脉冲检测模块的多个第二触发单元输出全为低电平时,所述或非门判断所述脉冲状态检测模块没有接收到脉冲信号,当所述所述脉冲检测模块的多个第二触发单元输出至少有一个高电平时,所述或非门判断所述脉冲状态检测模块接收到脉冲信号。
在一优选例中,还包括:延时模块,所述延时模块分别连接反相的所述时钟信号和所述计时模块,其被配置为控制芯片延迟接收所述选择模块的输出。
在一优选例中,所述延时模块包括第三触发单元,所述时钟信号通过反相器连接所述第三触发单元的时钟输入端,所述第三触发单元的数据输入端连接电源端,复位端连接所述计时模块的输出端,锁存输出端连接待控制的芯片。
相对于现有技术,本申请的方法具有以下有益效果:
本申请中,可以同时接收电压检测模式和脉冲检测模式控制信号,不同的应用环境可以采用不同的模式选择方式,提升了应用的灵活性和可靠性。
本申请的说明书中记载了大量的技术特征,分布在各个技术方案中,如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话,会使得说明书过于冗长。为了避免这个问题,本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征,都可以自由地互相组合,从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载),除非这种技术特征的组合在技术上是不可行的。例如,在一个例子中公开了特征A+B+C,在另一个例子中公开了特征A+B+D+E,而特征C和D是起到相同作用的等同技术手段,技术上只要择一使用即可,不可能同时采用,特征E技术上可以与特征C相组合,则,A+B+C+D的方案因技术不可行而应当不被视为已经记载,而A+B+C+E的方案应当视为已经被记载。
附图说明
参考以下附图描述本申请的非限制性和非穷举性实施例,其中除非另有说明,否则相同的附图标记在各个视图中指代相同的部分。
图1是本发明一实施例中电压检测模式的示意图。
图2是本发明一实施例中电压检测模式的电路示意图。
图3是本发明一实施例中脉冲检测模式的示意图。
图4是本发明一实施例中脉冲检测模式的电路示意图。
图5是本发明一实施例中电压检测模式中采用多个GPIO控制端口实现电压检测的示意图。
图6是本发明一实施例中脉冲检测优先的模式选择装置的电路图。
图7是本发明一实施例中根据不同条件选择工作状态的示意图。
图8是本发明一实施例中脉冲检测优先的时序控制图。
具体实施方式
在以下的叙述中,为了使读者更好地理解本申请而提出了许多技术细节。但是,本领域的普通技术人员可以理解,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请各项权利要求所要求保护的技术方案。
传统方案中通常采用电压检测模式和脉冲检测模式,其中,电压检测模式如图1所示,电路如图2所示,主控芯片送不同的电压给待控制的芯片,待控制的芯片对电压值进行判断,不同的电压值对应不同的工作模式。
脉冲序列检测模式如图3所示,电路如图4所示,主控芯片送入不同的脉冲序列给待控制的芯片,芯片检测脉冲的数量,不同的脉冲数量对应不同的工作模式。
脉冲检测模式的优点是控制简单,对电压不敏感,抗电压抖动能力强;缺点是抗毛刺能力弱,需要占用系统运算资源(送脉冲期间需要计数并屏蔽中断等),
电压检测模式的优点是抗毛刺能力强(可以设定较长的检测时间或者加电阻电容滤波的方式去除毛刺信号),不占用系统运算资源;缺点是对电压敏感(如果主控芯片的输出电压比模式电压还低,有些工作模式就不能选择了),抗电压抖动能力弱,如果刚好在检测电压期间电压发生抖动,就可能会进入错误的工作模式,控制复杂,需要多个GPIO控制端口(如果主控芯片不能送出需要的各种电压值,就需要外部搭建电阻网络,通过多个GPIO控制端口的配合获得需要的电压值,如图5所示通过两个GPIO端口的配合,可以产生三个模式的电压,如果要产生更多的电压,需要更多的GPIO端口)。
因此,本申请的发明人提出了一种新的模式选择装置,可以灵活的采用不同的检测模式。为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施方式作进一步地详细描述。
本申请的一实施例中公开了一种脉冲检测优先的模式选择装置,图6示出了该模式选择装置的示意图。该装置包括:电压检测模块10、脉冲检测模块20、计时模块30、脉冲状态检测模块50、选择模块60。
所述电压检测模块10和脉冲检测模块20分别连接使能信号,所述脉冲检测模块20的多个输出PDC<N:1>各自连接脉冲状态检测模块50和选择模块60,所述电压检测模块10的多个输出VDC<N:1>各自连接所述选择模块60,所述脉冲状态检测模块50的输出端分别通过或逻辑门80连接所述选择模块60;
所述计时模块30的输入端连接所述脉冲检测模块20和时钟信号CLK1,输出端连接所述脉冲检测模块20和所述电压检测模块10,其配置为控制所述脉冲检测模块20和所述电压检测模块10的时钟同步;
其中,如果所述脉冲状态检测模块50检测到脉冲信号,所述选择模块60根据所述脉冲状态检测模块50的状态位进行输出,如果所述脉冲状态检测模块50没有检测到脉冲信号,所述选择模块60根据所述电压检测模块10进行输出。
在一实施例中,所述电压检测模块10包括多个电阻11、多个比较器12和多个第一触发单元12,其中,
所述多个电阻11依次串联于所述使能信号与地端之间,相邻电阻11之间的节点连接所述多个比较器12中的一个的正输入端,每个所述比较器12的负输入端相连,每个所述比较器12的输出端连接所述多个第一触发单元13中的一个的数据输入端,每个所述第一触发单元13的锁存输出端连接所述选择模块60。
在一实施例中,所述多个电阻11的阻值为1kΩ至25kΩ,例如,5kΩ、10kΩ、15kΩ、20kΩ等。本领域技术人员应当理解的是,上述具体数值仅作为示例,不构成对申请保护范围的限制。在本申请的一实施例中,所述多个电阻11的阻值可以相同。在本申请的其他实施例中,所述多个电阻11的阻值可以不相同。
在一实施例中,所述脉冲检测模20块包括:高电平持续时间检测单元21、低电平持续时间检测单元22、或非门23和多个第二触发单元24,其中,
所述使能信号分别连接所述高电平持续时间检测单元21、所述低电平持续时间检测单元22和所述或非门23,所述或非门23的输出端连接第一级所述第二触发单元24的时钟输入端,同一级所述第二触发单24元的数据输入端与反相的锁存输出端相连并连接下一级所述第二触发单元24的时钟输入端,每个所述第二触发单元24的复位端相连并连接所述低电平持续时间检测单元22的输出端和所述计时模块30的输入端。
在一实施例中,所述脉冲状态检测模块50包括或非门,所述或非门用于判断所述脉冲状态检测模块50是否接收到脉冲信号。在一实施例中,当所述所述脉冲检测模块20的多个第二触发单元24输出全为低电平时,所述或非门判断所述脉冲状态检测模块50没有接收到脉冲信号,当所述所述脉冲检测模块20的多个第二触发单元24输出至少有一个高电平时,所述或非门判断所述脉冲状态检测模块50接收到脉冲信号。
在一实施例中,还包括:延时模块70,所述延时模块70分别连接反相的所述时钟信号CLK1和所述计时模块30,其被配置为控制芯片延迟接收所述选择模块60的输出。
在一实施例中,所述延时模块70包括第三触发单元,所述时钟信号CLK1通过反相器连接所述第三触发单元的时钟输入端,所述第三触发单元的数据输入端连接电源端,复位端连接所述计时模块的输出端,锁存输出端连接待控制的芯片。
在一实施例中,所述预设范围为小于等于3V。
使能信号送入后,脉冲检测模块20和电压检测模块10都开始采集使能信号的状态,需要判断芯片最终采用哪一个检测模块的状态,要对两种检测方式设定优先级。本实施例中,脉冲检测模式的优先级较高,通过脉冲状态检测模块40进行检测,当使能信号由脉冲输入时,脉冲检测模块20的输出PDC<N:1>为非全0状态,对这些信号进行或逻辑判断,只要有一个信号为1,则表明使能信号由脉冲输入,在选择模块MUX2-1中,将最终的模式状态选择为脉冲检测模式的状态位,如果使能信号没有脉冲输入,则脉冲检测模块20的输出PDN<N:0>为全0,在选择模块MUX2-1中,将最终的模式状态选择为电压检测模式的状态位。图7示出了根据不同条件选择工作状态的示意图。
脉冲检测模块20和电压检测模块10完成状态采集的时间是不一样的。脉冲检测模块20有其自有的时序,当脉冲接收完毕,高电平持续时间检测结束后,脉冲状态采集完毕。电压检测模块10需要使能信号稳定一定时间后完成状态的采集。当两种检测模式共存时,需要保证两个检测模块10、20的状态都采集好之后,再送出最终的状态信号。通过一个计时模块30将其同步,如图6所示,使能信号有效后,计时模块30开始计时,需要设定合适的计时时间,脉冲检测和电压检测都已经完成,计时结束后,将脉冲检测的输入信号屏蔽,不再接受使能脉冲信号;同时将电压检测的状态位锁存在寄存器中。由于此时MUX2-1输出的状态位会发生变化,再增加一个延时模块,待MD<N:1>稳定后,送出START信号,让芯片开始工作。本实施例中,工作时序图如图8所示,CLK1为计时时钟信号,计时结束时送出CNT_OK信号,锁定此时的状态位MD<N:1>,再经过一个反沿的延时后,送出START信号,让芯片开始工作,接收状态位MD<N:1>。
需要说明的是,在本专利的申请文件中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中,如果提到根据某要素执行某行为,则是指至少根据该要素执行该行为的意思,其中包括了两种情况:仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中,以便在必要时可以作为修改的依据。此外应理解,以上所述仅为本说明书的较佳实施例而已,并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本说明书一个或多个实施例的保护范围之内。
在一些情况下,在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外,在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中,多任务处理和并行处理也是可以的或者可能是有利的。
Claims (8)
1.一种脉冲检测优先的模式选择装置,其特征在于,包括:
电压检测模块和脉冲检测模块,所述电压检测模块和脉冲检测模块分别连接使能信号,所述脉冲检测模块的多个输出各自连接脉冲状态检测模块和选择模块,所述电压检测模块的多个输出各自连接所述选择模块,所述脉冲状态检测模块的输出端连接所述选择模块;
计时模块,所述计时模块的输入端连接所述脉冲检测模块和时钟信号,输出端连接所述脉冲检测模块和所述电压检测模块,其配置为控制所述脉冲检测模块和所述电压检测模块的时钟同步;
其中,如果所述脉冲状态检测模块检测到脉冲信号,所述选择模块根据所述脉冲状态检测模块的状态位进行输出,如果所述脉冲状态检测模块没有检测到脉冲信号,所述选择模块根据所述电压检测模块进行输出。
2.如权利要求1所述的脉冲检测优先的模式选择装置,其特征在于,所述电压检测模块包括多个电阻、多个比较器和多个第一触发单元,其中,
所述多个电阻依次串联于所述使能信号与地端之间,相邻电阻之间的节点连接所述多个比较器中的一个的正输入端,每个所述比较器的负输入端相连,每个所述比较器的输出端连接所述多个第一触发单元中的一个的数据输入端,每个所述第一触发单元的锁存输出端连接所述选择模块。
3.如权利要求2所述的脉冲检测优先的模式选择装置,其特征在于,所述多个电阻的阻值为1kΩ至25kΩ。
4.如权利要求1所述的脉冲检测优先的模式选择装置,其特征在于,所述脉冲检测模块包括:高电平持续时间检测单元、低电平持续时间检测单元、或非门、多个第二触发单元,其中,
所述使能信号分别连接所述高电平持续时间检测单元、所述低电平持续时间检测单元和所述或非门,所述或非门的输出端连接第一级所述第二触发单元的时钟输入端,同一级所述第二触发单元的数据输入端与反相的锁存输出端相连并连接下一级所述第二触发单元的时钟输入端,每个所述第二触发单元的复位端相连并连接所述低电平持续时间检测单元的输出端和所述计时模块的输入端。
5.如权利要求4所述的脉冲检测优先的模式选择装置,其特征在于,所述脉冲状态检测模块包括或非门,所述或非门用于判断所述脉冲状态检测模块是否接收到脉冲信号。
6.如权利要求5所述的脉冲检测优先的模式选择装置,其特征在于,当所述所述脉冲检测模块的多个第二触发单元输出全为低电平时,所述或非门判断所述脉冲状态检测模块没有接收到脉冲信号,当所述所述脉冲检测模块的多个第二触发单元输出至少有一个高电平时,所述或非门判断所述脉冲状态检测模块接收到脉冲信号。
7.如权利要求1所述的脉冲检测优先的模式选择装置,其特征在于,还包括:延时模块,所述延时模块分别连接反相的所述时钟信号和所述计时模块,其被配置为控制芯片延迟接收所述选择模块的输出。
8.如权利要求7所述的脉冲检测优先的模式选择装置,其特征在于,所述延时模块包括第三触发单元,所述时钟信号通过反相器连接所述第三触发单元的时钟输入端,所述第三触发单元的数据输入端连接电源端,复位端连接所述计时模块的输出端,锁存输出端连接待控制的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010602237.2A CN111856995A (zh) | 2020-06-29 | 2020-06-29 | 脉冲检测优先的模式选择装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010602237.2A CN111856995A (zh) | 2020-06-29 | 2020-06-29 | 脉冲检测优先的模式选择装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111856995A true CN111856995A (zh) | 2020-10-30 |
Family
ID=72988710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010602237.2A Pending CN111856995A (zh) | 2020-06-29 | 2020-06-29 | 脉冲检测优先的模式选择装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111856995A (zh) |
-
2020
- 2020-06-29 CN CN202010602237.2A patent/CN111856995A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7010612B1 (en) | Universal serializer/deserializer | |
Nanda et al. | Universal asynchronous receiver and transmitter (uart) | |
US8934591B2 (en) | Clock and data recovery circuit and parallel output circuit | |
US6825693B2 (en) | Remote receiver detection | |
US9024663B2 (en) | Clock glitch detection circuit | |
US20140218221A1 (en) | Techniques For Alignment of Parallel Signals | |
CN110311659B (zh) | 一种触发器及集成电路 | |
KR101499332B1 (ko) | Spi 인터페이스 및 spi 인터페이스를 통한 직렬 통신 방법 | |
CN212622809U (zh) | 检测电路 | |
US6745353B2 (en) | Method and apparatus for sliding window link physical error detection | |
US20070127614A1 (en) | Communication device | |
US8525597B2 (en) | Clock frequency overshoot detection circuit | |
US6906549B2 (en) | Asynchronous coupling and decoupling of chips | |
CN111474407B (zh) | 电压检测优先的模式选择装置 | |
CN212781718U (zh) | 脉冲检测优先的模式选择装置 | |
EP3846380A1 (en) | Clock and data recovery circuit | |
US5365547A (en) | 1X asynchronous data sampling clock for plus minus topology applications | |
CN111856995A (zh) | 脉冲检测优先的模式选择装置 | |
KR100998773B1 (ko) | 역직렬화 타이밍 신호들을 생성하기 위한 시스템 및 방법 | |
US6981204B2 (en) | Programmable glitch filter for an asynchronous data communication interface | |
US7155352B2 (en) | Using feedback to select transmitting voltage | |
CN107290736B (zh) | 信号处理装置及超声信号处理系统 | |
CN107113255B (zh) | 收发器电路以及用于对通信系统进行调谐和用于在收发器之间的通信的方法 | |
US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
CN114115443A (zh) | 一种跨时钟域的数据信号同步方法、系统、设备以及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room 411, 4 / F, main building (1 building), No. 835 and 937, Dangui Road, state (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 200131 Applicant after: Shanghai hailichuang Technology Co.,Ltd. Address before: 201203 Room 411, 4th Floor, Main Building (1 Building) of Zhangjiang Guochuang Center, 899 Dangui Road, Pudong New Area, Shanghai Applicant before: SHANGHAI HYNITRON MICROELECTRONIC Co.,Ltd. |