CN111782419B - 一种缓存更新方法、装置、设备及存储介质 - Google Patents
一种缓存更新方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN111782419B CN111782419B CN202010585193.7A CN202010585193A CN111782419B CN 111782419 B CN111782419 B CN 111782419B CN 202010585193 A CN202010585193 A CN 202010585193A CN 111782419 B CN111782419 B CN 111782419B
- Authority
- CN
- China
- Prior art keywords
- cpu core
- cache update
- cache
- request
- update
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004590 computer program Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 6
- 230000006854 communication Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/546—Message passing systems or structures, e.g. queues
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种缓存更新方法、装置、设备及存储介质。应用于缓存更新系统，所述缓存更新系统包括：第一CPU内核和至少一个第二CPU内核；该方法包括：所述第一CPU内核接收目标请求；若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新，通过本发明的技术方案，以实现能够在不添加读写锁的情况下，进行缓存更新。
Description
技术领域
本发明实施例涉及计算机技术，尤其涉及一种缓存更新方法、装置、设备及存储介质。
背景技术
随着计算机硬件技术的快速发展，CPU架构也逐步从以前的单核时代进阶到如今的多核多处理时代，应用程序如何充分利用多核多处理硬件优势是当前软件开发经常面临的问题，同时DNS作为互联网基础服务，几乎所有的网络服务都依托于DNS服务。
DNS服务是互联网的基础设施，DNS服务主要分为两大类：权威DNS服务器和递归DNS服务器，权威DNS服务器是实际持有并负责管理DNS资源记录的服务器，同时权威DNS服务器还对外提供域名查询服务，随着互联网发展和物联网时代的到来，权威DNS服务的单机性能显得尤为重要，单机性能越高，所需要部署的权威DNS服务器就越少，对降低运营成本、提升抗攻击能力有着重要意义。
现有的权威DNS服务设计多为基于请求驱动的多线程服务模型，权威服务器收到DNS查询请求，线程之间通过竞争获取到该网络请求，然后查询权威DNS服务的全局缓存，如果全局缓存里有相应的DNS资源记录则返回给用户，当DNS资源记录发生变化时，需要通知权威服务器更新全局缓存，此时为了保持全局缓存数据的同步，必须对全局缓存加读写锁，因此服务的所有线程都无法查询全局缓存，必须等待全局缓存更新完成才可以访问全局缓存，造成查询请求的阻塞，影响整个权威DNS服务器的缓存查询性能。
发明内容
本发明实施例提供一种缓存更新方法、装置、设备及存储介质，以解决上述问题。
第一方面，本发明实施例提供了一种缓存更新方法，应用于缓存更新系统，所述缓存更新系统包括：第一CPU内核和至少一个第二CPU内核，所述方法包括：
所述第一CPU内核接收目标请求；
若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新。
第二方面，本发明实施例还提供了一种缓存更新装置，应用于缓存更新系统，所述缓存更新系统包括：第一CPU内核和至少一个第二CPU内核；所述第一CPU内核包括：
接收模块，用于所述第一CPU内核接收目标请求；
发送模块，用于若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新。
第三方面，本发明实施例还提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如本发明实施例中任一所述的缓存更新方法。
第四方面，本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本发明实施例中任一所述的缓存更新方法。
本发明实施例通过所述第一CPU内核接收目标请求；若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新，以实现能够在不添加读写锁的情况下，进行缓存更新。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1是本发明实施例一中的一种缓存更新方法的流程图；
图1a是本发明实施例一中的缓存更新系统示意图；
图1b是本发明实施例一中的数据调度示意图；
图1c是本发明实施例一中的冷热缓存图示；
图2是本发明实施例二中的一种缓存更新装置的结构示意图；
图3是本发明实施例三中的一种计算机设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
实施例一
图1为本发明实施例一提供的一种缓存更新方法的流程图，本实施例可适用于缓存更新的情况，该方法可以由本发明实施例中的缓存更新装置来执行，该装置可采用软件和/或硬件的方式实现，如图1所示，该方法具体包括如下步骤：
S110，所述第一CPU内核接收目标请求。
其中，所述目标请求可以为缓存更新请求，也可以为其他请求，本发明实施例对此不进行限制。
其中，所述第一CPU内核负责处理数据下发命令，当缓存里面的数据需要更新时，由外部系统发起数据更新请求，第一CPU通过消息队列，通过至少一个第二CPU内核进行数据更新。
具体的，所述第一CPU内核在获取到目标请求后，会建立更新处理线程，所述第一CPU内核只负责处理数据下发命令，在接收到目标请求后，只是将收到的请求进行转发。
S120，若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新。
其中，所述至少一个第二CPU内核用于进行查询和更新，所述第二CPU内核在接收到查询请求后，会建立缓存查找线程，在接收到缓存更新请求后，会建立缓存更新线程。例如可以是，所述至少一个第二CPU内核包括：核2～核N。
具体的，在第一CPU内核接收到缓存更新请求后，将缓存更新请求通过消息队列发送至至少一个第二CPU内核，通过消息队列进行缓存更新请求的发送，就不需要加读写锁，进而可以解决现有技术中，由于在缓存更新过程中需要增加读写锁，进而无法查询缓存的情况，能够实现在进行缓存更新的过程中，也能够进行查询操作。
可选的，所述第一CPU内核接收到的目标请求为缓存更新请求之后，还包括：
所述第一CPU内核通过消息队列获取所述至少一个第二CPU内核的当前状态；
若所述第二CPU内核的当前状态为缓存更新未完成状态，则在第一预设时间后，返回执行获取所述第二CPU内核的当前状态操作；
若所述第二CPU内核的当前状态为缓存更新完成状态，则将所述目标请求通过消息队列发送至所述第二CPU内核。
其中，所述第二CPU内核的当前状态可以为缓存更新完成状态，也可以为缓存更新未完成状态。
具体的，若第二CPU内核的当前状态为缓存更新未完成状态，则在第一预设时间后，返回执行获取所述第二CPU内核的当前状态操作；若所述第二CPU内核的当前状态为缓存更新完成状态，则将所述目标请求通过消息队列发送至所述第二CPU内核，例如可以是，若至少一个第二CPU内核为核2和核4，则可以获取核2和核4的状态，若核2为缓存更新未完成状态，则在第一预设时间后，返回执行获取核2的当前状态操作，若核4的当前状态为缓存更新完成状态，则将所述目标请求通过消息队列发送至核4。
可选的，若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新，包括：
若所述第一CPU内核接收到的目标请求为缓存更新请求，则判断所述目标请求是否为缓存更新结束请求；
若所述目标请求为缓存更新结束请求，则标记缓存更新已完成；
若所述目标请求非缓存更新结束请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新。
具体的，所述第一CPU内核接收到目标请求后，判断所述目标请求是否为缓存更新请求，若是缓存更新请求，则判断是缓存更新结束请求，还是非缓存更新结束请求，若是缓存更新结束请求，则标记缓存更新已完成，若所述目标请求非缓存更新结束请求，则将目标请求通过消息队列发送至至少一个第二CPU内核，以使至少一个第二CPU内核根据缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新。
可选的，若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新，包括：
若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行冷缓存更新，其中，所述第二CPU内核包括冷缓存和热缓存；
当冷缓存更新完成后，将冷缓存切换为热缓存，并且将热缓存切换成冷缓存。
其中，所述冷缓存由缓存更新请求使用，所述热缓存由查询线程使用。冷热缓存之间通过原子操作实现冷热缓存的切换。
具体的，至少一个第二CPU内核既负责解析用户DNS查询请求，又负责缓存更新，就需要对缓存进行加锁，为了避免对缓存加锁，进行了冷热缓存设计，热缓存由查询线程使用，冷缓存由缓存更新请求使用，当冷缓存更新完成，通过原子操作实现冷热缓存的切换，冷缓存成为热缓存，热缓存成为冷缓存。
具体的，若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行冷缓存更新，其中，所述第二CPU内核包括冷缓存和热缓存；当冷缓存更新完成后，将冷缓存切换为热缓存，并且将热缓存切换成冷缓存，例如可以是，若至少一个第二CPU内核为CORE 2～CORE N，CORE 2～CORE N负责解析用户DNS查询请求，还负责缓存更新，就需要对缓存进行加锁，为了避免对缓存加锁，本发明专利实现冷热缓存设计，热缓存由查询线程使用，冷缓存由缓存更新请求使用，当冷缓存更新完成，通过原子操作实现冷热缓存的切换，冷缓存成为热缓存，热缓存成为冷缓存。
可选的，当冷缓存更新完成后，将冷缓存切换为热缓存，并且将热缓存切换成冷缓存之后，还包括：
所述第一CPU内核通过消息队列接收所述至少一个第二CPU内核在缓存更新完成后发送的缓存更新结束请求。
具体的，所述第一CPU内核和所述至少一个第二CPU内核之间是通过双向消息队列进行信息交互的，也就是说，在第一CPU内核接收到缓存更新请求后，将缓存更新请求通过消息队列发送至所述至少一个第二CPU内核，所述至少一个第二CPU内核在完成缓存更新之后，至少一个第二CPU内核通过消息队列将缓存更新结束请求发送至第一CPU内核。
可选的，还包括：
所述至少一个第二CPU内核获取到查询请求后，根据所述查询请求建立查询线程，通过所述查询线程查询所述热缓存中存储的数据。
具体的，所述至少一个第二CPU内核还能够对查询请求进行处理，所述至少一个第二CPU内核获取到查询请求后，根据所述查询请求建立查询线程，通过所述查询线程查询所述热缓存中存储的数据。
可选的，还包括：第三CPU内核；
所述第三CPU内核通过消息队列获取所述至少一个第二CPU内核的查询速率。
其中，第三CPU内核负责处理外部管理命令，如获取当前查询速率等，第三CPU内核需要获取其它核的数据必须通过消息队列进行，避免数据共享和加锁。
其中，第三CPU内核与所述至少一个第二CPU内核通过消息队列进行信息交互。
具体的，第三CPU内核通过消息队列获取所述至少一个第二CPU内核的查询速率。
主流的权威DNS开源软件有BIND 9和NSD，BIND 9虽然支持多线程架构，但缓存资源在多线程之间是共享的。NSD基于请求驱动的多进程服务架构实现了无锁缓存，但没有实现内存资源隔离和CPU资源隔离，因此在NUMA架构体系上运行时还有优化的空间，并且进程切换比线程切换耗费资源大，效率差一些。本发明实施例实现了一种多核环境下高性能DNS缓存的方法和系统，可以大幅提升权威DNS服务器的缓存查询性能，且适用于任何CPU架构，整个系统基于请求驱动的多线程架构实现，在系统启动时实现CPU、内存、网络资源的隔离，系统根据当前服务器的CPU核数启动相应线程数，并设置线程的CPU亲缘性，根据CPU架构(NUMA或者SMP架构)给每个核就近分配足够的内存，实现内存隔离，避免核之间内存区域共享，减少由于操作系统的默认线程调度策略造成的开销以及缓存未命中率，跨核通信建立双向的消息队列，避免核之间数据共享和同步。在业务层面，每个核都有明确的功能划分，核0负责管理功能，核1负责分发数据更新请求，其余核处理处理用户域名解析请求和执行缓存更新操作，实现业务隔离。在DNS缓存数据结构设计上，实现冷热双缓存，冷热缓存分别由查询线程和缓存更新线程使用，不共享缓存数据结构，且冷热缓存切换使用了原子操作，避免出现缓存更新时进行加锁。
本发明实施例只有实现资源隔离，充分利用NUMA或SMP多核多处理架构的优势，在底层系统设计上，每个CPU核所占有的资源是完全独立的，它们不共享内存、CPU时钟、数据结构，且跨核通信必须通过消息队列进行，资源隔离的工作必须在系统初始化时完成。1.内存管理每个核都有自己的内存区域，不与其它核共享，由于核0和核1分别负责控制和管理功能，只需要分配较少的内存资源，剩下的核负责缓存查询和更新功能，DNS缓存数据结构需要从这些核的内存资源里分配，因此这些核需要分配较多的内存资源。2.网络资源：对于权威DNS服务器来说，指的是每个核创建和监控独立的SOCKET套接字。使用Linux的套接字的SO_RESUSEPORT选项，可以创建多个绑定同一地址和端口的SOCKET套接字，在本发明专利中，总共创建N-2个套接字(N表示CPU总共由多少个核)，每个核都由自己的套接字，在内核层面实现负载均衡，保证每个核处理均衡的查询请求。3.消息队列：消息队列用于跨核通信，在本系统中设计了核0和核2～核N之间的双向消息队列，以及核1和核2～核N之间的双向通信队列。
本发明实施例基于多核多处理器模型实现业务隔离，如图1a所示，业务层整体设计如下：核0(第三CPU内核)负责处理外部管理命令，如获取当前查询速率等，核0需要获取其它核的数据必须通过消息队列进行，避免数据共享和加锁。核1(第一CPU内核)专门负责处理数据下发命令，当缓存里的数据需要更新时，由外部系统发起数据更新请求，然后核1通过消息队列，通知CORE2(第二CPU内核)～CORE N(第二CPU内核)进行数据更新。CORE 2～CORE N负责处理用户查询请求和缓存更新。如图1b所示，调度系统：调度系统是每个核请求调度的核心，基于请求驱动的多线程模式，每个调度负责处理域名查询请求，当收到核1的数据更新请求时，创建缓存更新线程，更新冷缓存里的DNS资源记录。无锁缓存数据结构的设计：如上所述，CORE 2～CORE N负责解析用户DNS查询请求，还负责缓存更新，就需要对缓存进行加锁，为了避免对缓存加锁，如图1c所示，本发明专利实现冷热缓存设计，热缓存由查询线程使用，冷缓存由缓存更新请求使用，当冷缓存更新完成，通过原子操作实现冷热缓存的切换，冷缓存成为热缓存，热缓存成为冷缓存。缓存的更新请求由核1进行管理，同样在核1也运行了基于请求驱动的请求调度引擎。
在一个具体的例子中，缓存更新流程如下：在接收到请求后，判断请求类型，若请求为缓存更新结束请求，则标记缓存更新已完成，若非缓存更新结束请求，则判断是否执行完缓存更新，若执行完，则执行当前缓存更新请求，若未执行完，则丢弃更新请求，等待定时任务，发起缓存更新，业务层面的重点是实现避免缓存更新时对缓存加锁，在本发明专利中，将缓存分为冷热缓存，冷热缓存由不同的逻辑使用，缓存更新的执行由核2到核N完成。
缓存查询流程：系统收到DNS解析请求；系统对DNS包进行包格式校验；系统获取当前的热缓存内存区域；根据DNS解析请求，在热缓存区域查询数据；将查询结果响应返回给用户。
本实施例的技术方案，通过所述第一CPU内核接收目标请求；若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新，能够解决现有技术中，由于在缓存更新过程中需要增加读写锁，进而无法查询缓存的情况，能够实现在进行缓存更新的过程中，也能够进行查询操作。
实施例二
图2为本发明实施例二提供的一种缓存更新装置的结构示意图。本实施例可适用于缓存更新的情况，该装置可采用软件和/或硬件的方式实现，该装置可集成在任何提供缓存更新的功能的设备中，如图2所示，所述缓存更新装置具体包括：接收模块210和发送模块220。
应用于缓存更新系统，所述缓存更新系统包括：第一CPU内核和至少一个第二CPU内核；所述第一CPU内核包括：
其中，接收模块210，用于所述第一CPU内核接收目标请求；
发送模块220，用于若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新。
上述产品可执行本发明任意实施例所提供的方法，具备执行方法相应的功能模块和有益效果。
本实施例的技术方案，通过所述第一CPU内核接收目标请求；若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新，能够解决现有技术中，由于在缓存更新过程中需要增加读写锁，进而无法查询缓存的情况，能够实现在进行缓存更新的过程中，也能够进行查询操作。
实施例三
图3为本发明实施例三中的一种计算机设备的结构示意图。图3示出了适于用来实现本发明实施方式的示例性计算机设备12的框图。图3显示的计算机设备12仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图3所示，计算机设备12以通用计算设备的形式表现。计算机设备12的组件可以包括但不限于：一个或者多个处理器或者处理单元16，系统存储器28，连接不同系统组件(包括系统存储器28和处理单元16)的总线18。
总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(ISA)总线，微通道体系结构(MAC)总线，增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。
计算机设备12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被计算机设备12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
系统存储器28可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(RAM)30和/或高速缓存存储器32。计算机设备12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统34可以用于读写不可移动的、非易失性磁介质(图3未显示，通常称为“硬盘驱动器”)。尽管图3中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如CD-ROM,DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本发明各实施例的功能。
具有一组(至少一个)程序模块42的程序/实用工具40，可以存储在例如存储器28中，这样的程序模块42包括——但不限于——操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施例中的功能和/或方法。
计算机设备12也可以与一个或多个外部设备14(例如键盘、指向设备、显示器24等)通信，还可与一个或者多个使得用户能与该计算机设备12交互的设备通信，和/或与使得该计算机设备12能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口22进行。另外，本实施例中的计算机设备12，显示器24不是作为独立个体存在，而是嵌入镜面中，在显示器24的显示面不予显示时，显示器24的显示面与镜面从视觉上融为一体。并且，计算机设备12还可以通过网络适配器20与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图所示，网络适配器20通过总线18与计算机设备12的其它模块通信。应当明白，尽管图中未示出，可以结合计算机设备12使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理单元16通过运行存储在系统存储器28中的程序，从而执行各种功能应用以及数据处理，例如实现本发明实施例所提供的缓存更新方法：
应用于缓存更新系统，所述缓存更新系统包括：第一CPU内核和至少一个第二CPU内核，所述方法包括：
所述第一CPU内核接收目标请求；
若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新。
实施例四
本发明实施例四提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本申请所有发明实施例提供的缓存更新方法：
应用于缓存更新系统，所述缓存更新系统包括：第一CPU内核和至少一个第二CPU内核，所述方法包括：
所述第一CPU内核接收目标请求；
若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新。
可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括——但不限于——电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括——但不限于——无线、电线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (9)
1.一种缓存更新方法，其特征在于，应用于缓存更新系统，所述缓存更新系统包括：第一CPU内核和至少一个第二CPU内核，所述方法包括：
所述第一CPU内核接收目标请求；
若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新；
所述若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新，包括：
若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行冷缓存更新，其中，所述第二CPU内核包括冷缓存和热缓存；
当冷缓存更新完成后，将冷缓存切换为热缓存，并且将热缓存切换成冷缓存。
2.根据权利要求1所述的方法，其特征在于，所述第一CPU内核接收到的目标请求为缓存更新请求之后，还包括：
所述第一CPU内核通过消息队列获取所述至少一个第二CPU内核的当前状态；
若所述第二CPU内核的当前状态为缓存更新未完成状态，则在第一预设时间后，返回执行获取所述第二CPU内核的当前状态操作；
若所述第二CPU内核的当前状态为缓存更新完成状态，则将所述目标请求通过消息队列发送至所述第二CPU内核。
3.根据权利要求1所述的方法，其特征在于，若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新，包括：
若所述第一CPU内核接收到的目标请求为缓存更新请求，则判断所述目标请求是否为缓存更新结束请求；
若所述目标请求为缓存更新结束请求，则标记缓存更新已完成；
若所述目标请求非缓存更新结束请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新。
4.根据权利要求1所述的方法，其特征在于，当冷缓存更新完成后，将冷缓存切换为热缓存，并且将热缓存切换成冷缓存之后，还包括：
所述第一CPU内核通过消息队列接收所述至少一个第二CPU内核在缓存更新完成后发送的缓存更新结束请求。
5.根据权利要求1所述的方法，其特征在于，还包括：
所述至少一个第二CPU内核获取到查询请求后，根据所述查询请求建立查询线程，通过所述查询线程查询所述热缓存中存储的数据。
6.根据权利要求1所述的方法，其特征在于，还包括：第三CPU内核；
所述第三CPU内核通过消息队列获取所述至少一个第二CPU内核的查询速率。
7.一种缓存更新装置，其特征在于，应用于缓存更新系统，所述缓存更新系统包括：第一CPU内核和至少一个第二CPU内核；所述第一CPU内核包括：
接收模块，用于所述第一CPU内核接收目标请求；
发送模块，用于若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新；
所述若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行缓存更新，包括：
若所述第一CPU内核接收到的目标请求为缓存更新请求，则将所述目标请求通过消息队列发送至所述至少一个第二CPU内核，以使所述至少一个第二CPU内核根据所述缓存更新请求建立缓存更新线程，并通过所述缓存更新线程进行冷缓存更新，其中，所述第二CPU内核包括冷缓存和热缓存；
当冷缓存更新完成后，将冷缓存切换为热缓存，并且将热缓存切换成冷缓存。
8.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1-6中任一所述的方法。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-6中任一所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010585193.7A CN111782419B (zh) | 2020-06-23 | 2020-06-23 | 一种缓存更新方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010585193.7A CN111782419B (zh) | 2020-06-23 | 2020-06-23 | 一种缓存更新方法、装置、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111782419A CN111782419A (zh) | 2020-10-16 |
| CN111782419B true CN111782419B (zh) | 2023-11-14 |
Family
ID=72759736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010585193.7A Active CN111782419B (zh) | 2020-06-23 | 2020-06-23 | 一种缓存更新方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111782419B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112770344B (zh) * | 2021-01-26 | 2022-06-14 | 深圳震有科技股份有限公司 | 一种5g数据转发平面的转发效率控制方法、系统及终端 |
| CN118260099A (zh) * | 2022-12-27 | 2024-06-28 | 华为技术有限公司 | Cc-numa服务器、锁请求的处理方法及相关装置 |
| CN116401317B (zh) * | 2023-04-19 | 2023-11-17 | 中国环球租赁有限公司 | 一种缓存数据同步方法、装置、电子设备及介质 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101802790A (zh) * | 2007-09-21 | 2010-08-11 | 美普思科技公司 | 对多个一致域的支持 |
| EP2909722A1 (en) * | 2012-10-19 | 2015-08-26 | Argyle Data, Inc. | Multi-threaded, lockless data parallelization |
| CN106371937A (zh) * | 2016-08-31 | 2017-02-01 | 迈普通信技术股份有限公司 | 多核系统的核间通信方法及装置 |
| CN108614782A (zh) * | 2018-04-28 | 2018-10-02 | 张家口浩扬科技有限公司 | 一种用于数据处理系统的高速缓存访问方法 |
| CN108897630A (zh) * | 2018-06-06 | 2018-11-27 | 郑州云海信息技术有限公司 | 一种基于OpenCL的全局内存缓存方法、系统及装置 |
| CN109634753A (zh) * | 2018-11-02 | 2019-04-16 | 北京海泰方圆科技股份有限公司 | 切换浏览器内核的数据处理方法、装置、终端和存储介质 |
| CN109947668A (zh) * | 2017-12-21 | 2019-06-28 | 北京京东尚科信息技术有限公司 | 存储数据的方法和装置 |
| WO2019212182A1 (en) * | 2018-05-04 | 2019-11-07 | Samsung Electronics Co., Ltd. | Apparatus and method for managing a shareable resource in a multi-core processor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7953932B2 (en) * | 2008-02-13 | 2011-05-31 | International Business Machines Corporation | System and method for avoiding deadlocks when performing storage updates in a multi-processor environment |
| US8504744B2 (en) * | 2010-10-28 | 2013-08-06 | Alcatel Lucent | Lock-less buffer management scheme for telecommunication network applications |
| US20130160028A1 (en) * | 2011-12-14 | 2013-06-20 | John E. Black | Method and apparatus for low latency communication and synchronization for multi-thread applications |
| JP6272556B2 (ja) * | 2015-04-02 | 2018-01-31 | 株式会社日立製作所 | 共有リソース更新装置及び共有リソース更新方法 |
-
2020
- 2020-06-23 CN CN202010585193.7A patent/CN111782419B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101802790A (zh) * | 2007-09-21 | 2010-08-11 | 美普思科技公司 | 对多个一致域的支持 |
| EP2909722A1 (en) * | 2012-10-19 | 2015-08-26 | Argyle Data, Inc. | Multi-threaded, lockless data parallelization |
| CN106371937A (zh) * | 2016-08-31 | 2017-02-01 | 迈普通信技术股份有限公司 | 多核系统的核间通信方法及装置 |
| CN109947668A (zh) * | 2017-12-21 | 2019-06-28 | 北京京东尚科信息技术有限公司 | 存储数据的方法和装置 |
| CN108614782A (zh) * | 2018-04-28 | 2018-10-02 | 张家口浩扬科技有限公司 | 一种用于数据处理系统的高速缓存访问方法 |
| WO2019212182A1 (en) * | 2018-05-04 | 2019-11-07 | Samsung Electronics Co., Ltd. | Apparatus and method for managing a shareable resource in a multi-core processor |
| CN108897630A (zh) * | 2018-06-06 | 2018-11-27 | 郑州云海信息技术有限公司 | 一种基于OpenCL的全局内存缓存方法、系统及装置 |
| CN109634753A (zh) * | 2018-11-02 | 2019-04-16 | 北京海泰方圆科技股份有限公司 | 切换浏览器内核的数据处理方法、装置、终端和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111782419A (zh) | 2020-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111782419B (zh) | 一种缓存更新方法、装置、设备及存储介质 | |
| EP3701377B1 (en) | Method and apparatus for updating shared data in a multi-core processor environment | |
| EP1960878B1 (en) | Coordinating access to memory locations for hardware transactional memory transactions and software transactional memory transactions | |
| JP3280207B2 (ja) | Ｉ／ｏチャネル・コントローラ、多重プロセッサ・システム、キャッシュ・コヒーレンシを維持する方法、ｉ／ｏ同期を提供する方法 | |
| US8776088B2 (en) | Operating system distributed over heterogeneous platforms | |
| US10248175B2 (en) | Off-line affinity-aware parallel zeroing of memory in non-uniform memory access (NUMA) servers | |
| US9208090B2 (en) | Transactional memory proxy | |
| US20110167222A1 (en) | Unbounded transactional memory system and method | |
| CN112422615A (zh) | 一种通信的方法及装置 | |
| US11461151B2 (en) | Controller address contention assumption | |
| US11048447B2 (en) | Providing direct data access between accelerators and storage in a computing environment, wherein the direct data access is independent of host CPU and the host CPU transfers object map identifying object of the data | |
| US8918553B2 (en) | Multithreaded programmable direct memory access engine | |
| US20110320738A1 (en) | Maintaining Cache Coherence In A Multi-Node, Symmetric Multiprocessing Computer | |
| US10983833B2 (en) | Virtualized and synchronous access to hardware accelerators | |
| US11048422B2 (en) | Method, device, and computer readable storage medium for allocating access rights to data among storage processors | |
| US9804883B2 (en) | Remote scoped synchronization for work stealing and sharing | |
| US10860480B2 (en) | Method and device for cache management | |
| CN110851276A (zh) | 一种业务请求处理方法、装置、服务器和存储介质 | |
| US20090083496A1 (en) | Method for Improved Performance With New Buffers on NUMA Systems | |
| US8635384B2 (en) | Managing data movement in a cell broadband engine processor | |
| CN107209738B (zh) | 储存存储器直接访问 | |
| US6832300B2 (en) | Methods and apparatus for control of asynchronous cache | |
| US10728331B2 (en) | Techniques for dynamic cache use by an input/output device | |
| US9898227B2 (en) | Synchronous input/output virtualization | |
| EP2839380B1 (en) | Broadcast cache coherence on partially-ordered network |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 100000 Unit 501A, Floor 5, 101, Building 1, Yard 5, Laiguangying West Road, Chaoyang District, Beijing Applicant after: Beijing Qingyun Science and Technology Co.,Ltd. Address before: 100020 601, 6 floor, 16 building, No. 36 Chuang Yuan Road, Chaoyang District, Beijing. Applicant before: Beijing Qingyun Science and Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |