CN111768460B - 一种解码方法、装置、设备以及存储介质 - Google Patents

Abstract

本申请公开了解码方法、装置、设备以及存储介质，涉及大数据、图像处理等领域。具体实现方案为：将交流解码表的子表加载到图形处理器的共享内存中；利用所述子表，对编码数据的多个条带并行地进行解码。

Description

一种解码方法、装置、设备以及存储介质

技术领域

本申请涉及人工智能领域，尤其涉及大数据和图像处理技术。

背景技术

图像平台每天需对数以亿计的图像进行处理。在图像处理过程中包括对图像进行压缩和解压缩的过程。常用的解压缩包括霍夫曼(Huffman)解码技术。但相关方案中霍夫曼解码的过程耗时较长，对于图像平台来说过程的解码时间会使用户的满意度降低。

发明内容

本申请提供了一种解码方法、装置、设备以及存储介质。

根据本申请的一方面，提供了一种解码方法，包括以下步骤：

将交流解码表的子表加载到图形处理器的共享内存中；

利用所述子表，对编码数据的多个条带中的数据并行地进行解码。

根据本申请的另一方面，提供了一种解码装置，包括：

子表加载模块，用于将交流解码表的子表加载到图形处理器的共享内存中；

解码模块，用于利用所述子表，对编码数据的多个条带中的数据并行地进行解码。

根据本申请的第三方面，本申请实施例提供一种电子设备，包括：

至少一个处理器；以及

与至少一个处理器通信连接的存储器；其中，

存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行本申请任意一项实施例所提供的方法。

根据本申请的第四方面，本申请实施例提供一种存储有计算机指令的非瞬时计算机可读存储介质，计算机指令用于使计算机执行本申请任意一项实施例所提供的方法。

根据本申请的技术，将交流解码表的子表加载到图形处理器的共享内存中，从而在解码时可以实现快速查找，解决了现有技术中解码效率低的问题，可以大大减少霍夫曼表的初始化过程。

应当理解，本部分所描述的内容并非旨在标识本申请的实施例的关键或重要特征，也不用于限制本申请的范围。本申请的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用于更好地理解本方案，不构成对本申请的限定。其中：

图1是根据本申请一实施例解码方法的流程图；

图2是根据本申请另一实施例解码方法的流程图；

图3是根据本申请另一实施例对读取的数据进行解码的流程图；

图4是根据本申请另一实施例对读取的数据进行解码的流程图；

图5是根据本申请另一实施例对读取的数据进行解码的流程图；

图6是根据本申请另一实施例解码方法的流程图；

图7是根据相关技术的解码方法的流程图；

图8是根据本申请另一实施例解码方法的流程图；

图9是根据相关技术的解码方法的流程图；

图10是根据本申请一实施例解码装置的示意图；

图11是用来实现本申请实施例的解码方法的电子设备的框图。

具体实施方式

以下结合附图对本申请的示范性实施例做出说明，其中包括本申请实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本申请的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

如图1所示，本申请实施例提供一种解码方法，包括以下步骤：

S101：将交流解码表的子表加载到图形处理器的共享内存中；

S102：利用子表，对编码数据的多个条带中的数据并行地进行解码。

本申请的实施例可以应用于图像处理场景，例如云相册或网盘等。本申请以图像格式为联合图像专家小组(JPEG，Joint Photographic Experts Group)为例进行说明。

解码JPEG格式的图像有4个解码表。例如，根据亮度与色度来分别进行霍夫曼(Huffman)编码的，亮度的Huffman编码存在直流(DC)解码表(可以简称DC表)与交流(AC)解码表(可以简称AC表)，再加上色度的两张表，一般会存在4个解码表。

本申请实施例，将图像的霍夫曼解码过程从中央处理器(CPU)转到图形处理器(GPU)，以加快处理速度。

为了能够将数据量较大的AC表加载到GPU的共享内存中，可以将AC表分为多个子表，每个子表的数据量小。AC表的子表可以和DC表一起加载到共享内存中。例如，在AC解码过程中，可以将AC表的子表加到GPU的线程块的共享内存中，然后通过GPU的该线程块的多个线程并行调用该子表同时对多个条带进行解码。

其中，为了实现GPU中多个内核并行解码，需要利用JPEG的重置标志码(RST，Restart Marker)。RST是0xff开头，后面字节为0xdx的标识码。JPEG规范将图像分为8x8的像素块，再根据像素格式将像素块分组，比如像素格式是YUV 4:2:0，即是4个Y像素块、一个U像素块、一个V像素块共6个像素块分为一组，覆盖一个16x16的像素区域，这种分组叫条带(MCU，Minimum Coded Unit)。JPEG是按照MCU编码的，为了实现并行解码，可以在等间距的MCU之间插入RST。在解码时可预先查找RST，再把不同的条带分给不同的处理器GPU的线程(thread)同时解码实现并行。

编码数据可以为对图像进行霍夫曼(Huffman)编码得到的二进制数据。

通过上述方案，将交流解码表的子表加载到图形处理器的共享内存中，从而在交流解码时可以利用共享内存中的子表并行对多个条带进行解码，实现快速解码，提高解码效率，加快解码速度。

在一种实施方式中，步骤S101包括：

通过图形处理器的每个线程块中的多个线程，同时将交流解码表的不同子表加载到与线程块绑定的共享内存。

图形处理器的每个线程块(block)中可以包括多个线程(thread)。每个线程块可以具有绑定的共享内存。将AC表的子表加载到该共享内存后，该线程块中的多个线程可以并行的利用该子表进行AC解码。

在一种实施方式中，交流解码表的子表包括第一级表和第二级表，第一级表和第二级表的长度不同。

例如，JPEG解码中使用到霍夫曼表一般有4个，包括两个DC系数表(即DC解码表，简称DC表)和两个AC系数表(即AC解码表，简称AC表)。一般情况下，图形处理器的共享内存大小为48KB。在未对子表进行分级的情况下，DC表每个占用4KB空间，AC表每个占用128KB空间。因此，为了将AC表加载到图形处理器的共享内存中进行解码，可以对AC表进行优化处理。本实施例的长度可以是比特长度，将AC表拆分成比特长度不同的第一级表和第二级表。优化处理后的AC表每个可以占用不满12KB空间。由此两个DC表和两个AC表总大小减小到32KB以内，可以加载到图形处理器的共享内存中。

通过上述方案，将子表分为比特长度不同的第一级表和第二级表，可以压缩子表所占的空间。从而能够克服AC表的数据量超过共享内存可允许存储大小的问题，从而能够将AC表的子表正常加载到图形处理器的共享内存中。

在一种实施方式中，第一级表中交流系数的长度为第一长度，第二级表中的交流系数的长度为第二长度，第二长度大于第一长度。

例如，可以将交流解码表(AC表)最大长度分为两部分,长度1和长度2。将长度1的编码作为交流解码表的第一级表(第一级表),超过长度1的编码作为交流解码表的第二级表(第二级表)。第二级表的长度为长度2，可能有多个第二级表。

在解码时读取最大长度的比特。例如，先取长度1的比特去查第一级表，如果没有命中再用长度2的比特(例如在长度1的比特，加上再取的几个比特，得到长度2的比特)去查第二级表。

通过上述方案，因为霍夫曼编码的特点出现概率越高的数值编码到越短的霍夫曼码中，所以合理分配长度1和长度2可以使第一级表的命中率达到90％以上，由此实现在表长和查表效率上的最佳平衡。

通过将交流解码表划分为最大长度不同的第一级表和至少一个第二级表，可以提高查表效率。

如图2所示，在一种实施方式中，解码方法还包括以下步骤：

S103：将条带中的数据加载到图形处理器的线程对应的缓存区；

S104：每次从缓存区读取数据，并对读取的数据进行解码。

在一种示例中，GPU的每个线程可以具有对应的缓存区。如果每个线程处理一个条带。可以将该线程需要处理的条带的数据，加载到该线程对应的缓存区。例如，如果缓存区的数据大小为64比特，可以每次从条带中加载32比特到该缓存区。每次进行DC解码或AC解码时，可以从缓存区读取一定长度的比特进行处理。

通过将条带中的数据加载到图形处理器的线程对应的缓存区，能够减少数据读取的等待时间，加快处理速度。

此外，将霍夫曼解码表的比特数据以及解码后的系数矩阵保存在图形处理器的显存中。显存分配函数执行速度很慢，所以可以建立一个缓冲机制。将之前分配并使用过的显存块地址和大小保存在缓存区中(而不是释放给图形处理器)，缓存的方式可以使用二叉树，从而便于查找。

通过上述方案，在每一次分配显存时先查找缓冲区中是否有大小合适的显存块，这就避免了调用显存分配函数的巨大开销，同时缓存支持将不同图形处理器的显存分别保存，实现多卡并行运算。

如图3所示，在一种实施方式中，S104包括：

S1041：在共享内存查找第一级表或第二级表，得到数据对应的霍夫曼长度l、交流长度s和跳转长度r；

S1042：在缓冲区中跳过霍夫曼长度l；

S1043：在交流长度s不大于0的情况下，从缓冲区中读取交流长度s；

S1044：根据所读取的交流长度s在第一级表或第二级表确定对应的交流系数，得到系数位置k对应的解码结果。

其中，系数位置k的初始值可以为0，最大值可以为63，表示AC表中交流系数的位置。从k等于1开始重复执行上述的S1041、S1042、S1043、S1044，直到k大于或等于63为止。

此外，可以根据第一级表的查找结果，确定是否查找第二级表。例如，如果在第一级表中并未查找到比特数据对应的AC系数，则可以查找第二级表。

通过上述方案，取固定长度的比特，查表得到结果包括比特长度，并且跳过比特长度。可以节省解码时间。

如图4所示，在一种实施方式中，S104还包括：

S1045：在交流长度s大于0的情况下，判断跳转长度r是否等于系数位置k的增量；

S1046：在跳转长度r等于系数位置k的增量的情况下，k的值增加r；返回执行查找第一级表的步骤；直到k的值大于或等于AC系数的最大序号为止。

例如，如果k的AC系数的最大序号为63。k的值增加r后，在k小于63的情况下，返回执行查找交流解码表的第一级表的步骤S1041；直到在k不小于63的情况下，结束交流解码。

如图5所示，除了上述的AC解码过程，该解码方法中还包括DC解码过程，在一种实施方式中，步骤S104包括：

S1047：在共享内存查找直流解码表，得到比特数据对应的霍夫曼长度l和比特数n；

S1048：在缓冲区中跳过霍夫曼长度l，从缓冲区中读取比特数n；

S1049：根据所读取的比特数n在直流解码表确定对应的直流系数，得到解码结果。

在一种实施方式中，解码方法还包括以下步骤：

从中央处理器获取编码数据，编码数据中包括分组标记，且每个分组标记后的填充字节被中央处理器利用单指令流多数据流指令去除。

例如，JPEG格式图像的编码中使用值为“0xff”开头的分组标记(marker)作为数据分块标记。为了防止霍夫曼编码的比特流数据中出现编码值为“0xff”的编码标记和分组标记混淆，当霍夫曼编码数据中出现“0xff”的编码标记时会在后面补充值为0的字节作为和分组标记的区分。在解码霍夫曼编码数据时读到“0xff”后需要去掉补充值为0的字节。由于霍夫曼解码是按位读取数据，所以需要在解码之前先按字节过滤掉“0xff”后面补充的0的字节。

示例性地，一种优化方法是利用单指令流多数据流指令，可以同时判断16个甚至32个字节中是否存在“0xff”。由此可以大幅提升了处理效率，速度提升了16或32倍。

为了进一步加快取比特操作，还可以对霍夫曼数据(去掉“0xff”后面的0字节后的数据)做大小端转码,具体为将排列顺序为0、1、2、3的连续四个字节转换成3、2、1、0的排列顺序。

通过上述方案，可以同时处理16个字节或32字节，效率提升4倍到8倍。

如图6所示，在一种实施方式中，提供一种利用直流解码表解码的流程，包括以下步骤：

S601：DC(直流)解码开始。

S602：判断比特缓冲区是否小于MAX，在是的情况下进入步骤S603；否则进入步骤S604。

本步骤中，MAX表示霍夫曼最大比特长度和DC最大比特长度之和。

S603：加载4字节到缓冲区中。

加载4字相当于32比特。结束本步骤后进入步骤S604。

S604：获取DC霍夫曼最大长度。

S605：查表得到霍夫曼长度l，比特数n。

S606：比特缓冲区跳过l个比特，读取n个比特。

S607：获取DC系数，得到解码结果。

S608：解码结束。

通过对比如图7所示的相关技术，可以明显的比较得出，采用本申请的实施方式可以提高解码效率。

如图7所示的相关技术中，DC解码开始后需要先确认比特缓冲是否为空，在为空的情况下，读取字节，当读取到“0xff”字节时，跳过该字节。当读取到的字节不是“0xff”字节时，或者比特缓冲不为空的情况下，进行比特缓冲。

读取比特，进行二叉树跳转，当未跳转至叶节点时，仍然要重复执行上述步骤，即，需要从确认比特缓冲是否为空开始执行。只有当二叉树跳转至叶节点时，才能得到DC长度n。

确定DC长度n的情况下，对于长度n中的每一个比特，都采用以下方式：确认比特缓冲是否为空，在为空的情况下，读取字节，当读取到“0xff”字节时，跳过该字节。当读取到的字节不是“0xff”字节时，或者比特缓冲不为空的情况下，进行比特缓冲。直至比特均已读取。

如图8所示，在一种实施方式中，提供一种利用交流解码表解码的流程，包括以下步骤：

S801：AC(交流)解码开始。

S802：k＝0。

k可以表示解码的系数位置。

S803：判断比特缓冲区是否小于MAX，在是的情况下进入步骤S804；否则进入步骤S805。

S804：加载4字节到缓冲区中。

加载4字相当于32比特。结束本步骤后进入步骤S805。

S805：从比特缓冲区中获取12比特。

S806：查第一级表得到霍夫曼长度l，AC长度s，跳转长度r。

AC长度可以是交流长度。

S807：判断是否查第二级表，在是的情况下，进入步骤S808，否则进入步骤S810。

S808：跳过12比特，读取4比特。

由于第一级表长度12比特，故可以直接跳过。执行完本步骤执行步骤S809。

S809：查第二级表得到霍夫曼长度l，AC长度s，跳转长度r。

执行完本步骤执行步骤S810。

S810：比特缓冲去跳过l个比特。

S811：判断AC长度s是否大于0，在大于0的情况下，进入步骤S812，否则进入步骤S814。

S812：读取s个比特。

执行完本步骤后，执行步骤S813。

S813：位置k对应交流解码结果。

S814：判断跳转长度r是否不等于15。在r＝15的情况下，进入步骤S815，否则进入步骤S817。

常数15可以用于表示系数位置k的增量。

S815：k的值增加r。

S816：判断k是否小于63，在是的情况下，进入步骤S817，否则返回步骤S803。

S817：AC解码结束。

通过对比如图9所示的相关技术，可以明显的比较得出，采用本申请的实施方式可以提高解码效率。

如图9所示，AC解码开始后，令k＝0。需要先确认比特缓冲是否为空，在为空的情况下，读取字节，当读取到“0xff”字节时，跳过该字节。当读取到的字节不是“0xff”字节时，或者比特缓冲不为空的情况下，进行比特缓冲。

读取比特，进行二叉树跳转，当未跳转至叶节点时，仍然要重复执行上述步骤，即，需要从确认比特缓冲是否为空开始执行。只有当二叉树跳转至叶节点时，才能得到AC长度s，跳转长度r。

确定出AC长度s，跳转长度r后，判断s是否大于0。在s大于0的情况下，s中的每个比特，都采用以下方式：比特缓冲是否为空，在为空的情况下，读取字节，当读取到“0xff”字节时，跳过该字节。当读取到的字节不是“0xff”字节时，或者比特缓冲不为空的情况下，进行比特缓冲。直至比特均已读取。

在长度s均已读取的情况下，得到位置k对应的交流解码结果。判断跳转长度r是否等于系数位置k的增量(15)；

在r等于系数位置k的增量的情况下，k的值增加r；在k小于63的情况下，返回执行查找所述交流解码表的第一级表的步骤；在k不小于63的情况下，结束交流解码。

即，图7和图9所示的相关技术，取1比特，根据比特值跳转，需要遍历二叉树，判断解码是否完成，即判断是否为叶节点。对于n个比特的数据，时间复杂度为O(n)。而图6和图8所示的本申请的方案，取固定长度的比特，查表得到结果包括比特长度，并且跳过比特长度。n个比特的数据,假设每个系数平均占用m个比特，时间复杂度为O(n/m)，时间复杂度从O(n)降为O(n/m)。

如图10所示，本申请提供一种解码装置，包括：

子表加载模块1001，用于将交流解码表的子表加载到图形处理器的共享内存中；

解码模块1002，用于利用子表，对编码数据的多个条带中的数据并行地进行解码。

在一种实施方式中，子表加载模块1001具体用于：

通过所述图形处理器的每个线程块中的多个线程，同时将所述交流解码表的不同子表加载到与所述线程块绑定的共享内存。

在一种实施方式中，交流解码表的子表包括第一级表和第二级表，第一级表和第二级表的数据长度不同。

在一种实施方式中，其中：

第一级表中交流系数的长度为第一长度，第二级表中的交流系数的长度为第二长度，第二长度大于第一长度。

在一种实施方式中，解码装置还包括：

数据加载模块1004，用于将条带中的数据加载到图形处理器的线程对应的缓存区；

数据处理模块1005，用于每次从缓存区读取数据，并对读取的数据进行解码。

在一种实施方式中，数据处理模块1005，包括：

交流解码表查找子模块100511，用于在共享内存查找第一级表或第二级表，得到数据对应的霍夫曼长度l、交流长度s和跳转长度r；

第一数据选择子模块100512，用于在缓冲区中跳过霍夫曼长度l；

数据读取子模块100513，用于在交流长度s不大于0的情况下，从缓冲区中读取交流长度s；

第一解码结果获取子模块100514，用于根据所读取的交流长度s在第一级表或第二级表确定对应的交流系数，得到系数位置k对应的解码结果。

在一种实施方式中，数据处理模块1005，还包括：

跳转长度判断子模块100515，用于在交流长度s大于0的情况下，判断跳转长度r是否等于系数位置k的增量；

第一解码结果获取子模块100514还用于在跳转长度r等于系数位置k的增量的情况下，k的值增加r；返回执行查找第一级表的步骤；直到k的值大于或等于AC系数的最大序号为。

在一种实施方式中，数据处理模块1005，还包括：

直流解码表查找子模块100521，用于在共享内存查找直流解码表，得到数据对应的霍夫曼长度l和比特数n；

第二读取子模块100522，用于在缓冲区中跳过霍夫曼长度l，从缓冲区中读取比特数n；

第二解码结果获取子模块100523，用于根据所读取的比特数n在直流解码表确定对应的直流系数，得到直流解码结果。

在一种实施方式中，解码装置还包括：

分组标记处理模块，用于从中央处理器获取编码数据，编码数据中包括分组标记，且每个分组标记后的填充字节被中央处理器利用单指令流多数据流去除。

根据本申请的实施例，本申请还提供了一种电子设备和一种可读存储介质。

如图11所示，是根据本申请实施例的解码方法的电子设备的框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本申请的实现。

如图11所示，该电子设备包括：一个或多个处理器1110、存储器1120，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在电子设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在其它实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个电子设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图11中以一个处理器1110为例。

存储器1120即为本申请所提供的非瞬时计算机可读存储介质。其中，所述存储器存储有可由至少一个处理器执行的指令，以使所述至少一个处理器执行本申请所提供的解码方法。本申请的非瞬时计算机可读存储介质存储计算机指令，该计算机指令用于使计算机执行本申请所提供的解码方法。

存储器1120作为一种非瞬时计算机可读存储介质，可用于存储非瞬时软件程序、非瞬时计算机可执行程序以及模块，如本申请实施例中的解码方法对应的程序指令/模块(例如，附图10所示的子表加载模块1001和解码模块1002)。处理器1110通过运行存储在存储器1120中的非瞬时软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例中的解码方法。

存储器1120可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据解码方法的电子设备的使用所创建的数据等。此外，存储器1120可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些实施例中，存储器1120可选包括相对于处理器1110远程设置的存储器，这些远程存储器可以通过网络连接至解码方法的电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

解码方法的电子设备还可以包括：输入装置1130和输出装置1140。处理器1110、存储器1120、输入装置1130和输出装置1140可以通过总线或者其他方式连接，图11中以通过总线连接为例。

输入装置1130可接收输入的数字或字符信息，以及产生与解码方法的电子设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等输入装置。输出装置1140可以包括显示设备、辅助照明装置(例如，LED)和触觉反馈装置(例如，振动电机)等。该显示设备可以包括但不限于，液晶显示器(LCD)、发光二极管(LED)显示器和等离子体显示器。在一些实施方式中，显示设备可以是触摸屏。

此处描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、专用ASIC(专用集成电路)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

这些计算程序(也称作程序、软件、软件应用、或者代码)包括可编程处理器的机器指令，并且可以利用高级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。如本文使用的，术语“机器可读介质”和“计算机可读介质”指的是用于将机器指令和/或数据提供给可编程处理器的任何计算机程序产品、设备、和/或装置(例如，磁盘、光盘、存储器、可编程逻辑装置(PLD))，包括，接收作为机器可读信号的机器指令的机器可读介质。术语“机器可读信号”指的是用于将机器指令和/或数据提供给可编程处理器的任何信号。

为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。

计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本申请中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本申请公开的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。

Claims (16)

1.一种解码方法，包括：

将交流解码表的子表加载到图形处理器的共享内存中；

查找编码数据中包含的重置标志码RST，并利用所述子表，采用多个线程对编码数据的多个条带中的数据并行地进行解码，其中，所述条带为：所述编码数据中的像素块分组；

所述交流解码表的子表包括第一级表和第二级表，所述第一级表和第二级表的数据长度不同；

所述第一级表中交流系数的长度为第一长度，所述第二级表中的交流系数的长度为第二长度，所述第二长度大于所述第一长度。

2.根据权利要求1所述的方法，其中，所述将交流解码表的子表加载到图形处理器的共享内存中，包括：

通过所述图形处理器的每个线程块中的多个线程，同时将所述交流解码表的不同子表加载到与所述线程块绑定的共享内存。

3.根据权利要求1所述的方法，还包括：

将所述条带中的数据加载到所述图形处理器的线程对应的缓存区；

每次从缓存区读取数据，并对读取的所述数据进行解码。

4.根据权利要求3所述的方法，其中，所述每次从缓存区读取数据，并对读取的所述数据进行解码，包括：

在所述共享内存查找所述第一级表或所述第二级表，得到所述数据对应的霍夫曼长度l、交流长度s和跳转长度r；

在缓冲区中跳过所述霍夫曼长度l；

在所述交流长度s不大于0的情况下，从所述缓冲区中读取所述交流长度s；

根据所读取的交流长度s在所述第一级表或所述第二级表确定对应的交流系数，得到系数位置k对应的解码结果。

5.根据权利要求4所述的方法，其中，所述每次从缓存区读取数据，并对读取的所述数据进行解码，还包括：

在所述交流长度s大于0的情况下，判断所述跳转长度r是否等于系数位置k的增量；

在所述跳转长度r等于系数位置k的增量的情况下，k的值增加r；返回执行查找所述第一级表的步骤；直到k的值大于或等于AC系数的最大序号为止。

6.根据权利要求3所述的方法，其中，所述每次从缓存区读取数据，并对读取的所述数据进行解码，还包括：

在所述共享内存查找直流解码表，得到所述数据对应的霍夫曼长度l和比特数n；

在缓冲区中跳过所述霍夫曼长度l， 从所述缓冲区中读取所述比特数n；

根据所读取的比特数n在所述直流解码表确定对应的直流系数，得到解码结果。

7.根据权利要求1至6任一所述的方法，还包括：

从中央处理器获取所述编码数据，所述编码数据中包括分组标记，且每个分组标记后的填充字节被所述中央处理器利用单指令流多数据流指令去除。

8.一种解码装置，包括：

子表加载模块，用于将交流解码表的子表加载到图形处理器的共享内存中；

解码模块，用于查找编码数据中包含的重置标志码RST，并利用所述子表，采用多个线程对编码数据的多个条带中的数据并行地进行解码，其中，所述条带为：所述编码数据中的像素块分组；

所述交流解码表的子表包括第一级表和第二级表，所述第一级表和第二级表的数据长度不同；

所述第一级表中交流系数的长度为第一长度，所述第二级表中的交流系数的长度为第二长度，所述第二长度大于所述第一长度。

9.根据权利要求8所述的装置，其中，所述子表加载模块具体用于：

通过所述图形处理器的每个线程块中的多个线程，同时将所述交流解码表的不同子表加载到与所述线程块绑定的共享内存。

10.根据权利要求8所述的装置，还包括：

数据加载模块，用于将所述条带中的数据加载到所述图形处理器的线程对应的缓存区；

数据处理模块，用于每次从缓存区读取数据，并对读取的所述数据进行解码。

11.根据权利要求10所述的装置，其中，所述数据处理模块，包括：

交流解码表找子模块，用于在所述共享内存查找所述第一级表或所述第二级表，得到所述数据对应的霍夫曼长度l、交流长度s和跳转长度r；

第一数据选择子模块，用于在缓冲区中跳过所述霍夫曼长度l；

数据读取子模块，用于在所述交流长度s不大于0的情况下， 从所述缓冲区中读取所述交流长度s；

第一解码结果获取子模块，用于根据所读取的交流长度s在所述第一级表或所述第二级表确定对应的交流系数，得到系数位置k对应的解码结果。

12.根据权利要求11所述的装置，其中，所述数据处理模块，还包括：

跳转长度判断子模块，用于在所述交流长度s大于0的情况下，判断所述跳转长度r是否等于系数位置k的增量；

所述第一解码结果获取子模块还用于在所述跳转长度r等于系数位置k的增量的情况下，k的值增加r；返回执行查找所述第一级表的步骤；直到k的值大于或等于AC系数的最大序号为止。

13.根据权利要求10所述的装置，其中，所述数据处理模块，还包括：

直流解码表查找子模块，用于在所述共享内存查找直流解码表，得到所述数据对应的霍夫曼长度l和比特数n；

第二数据读取子模块，用于在缓冲区中跳过所述霍夫曼长度l，从所述缓冲区中读取所述比特数n；

第二解码结果获取子模块，用于根据所读取的比特数n在所述直流解码表确定对应的直流系数，得到直流解码结果。

14.根据权利要求8至13中任一项所述的装置，还包括：

分组标记处理模块，用于从中央处理器获取所述编码数据，所述编码数据中包括分组标记，且每个分组标记后的填充字节被所述中央处理器利用单指令流多数据流去除。

15.一种电子设备，其特征在于，包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1至7中任一项所述的方法。

16.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行权利要求1至7中任一项所述的方法。