CN111712805A - 地址扩展装置、系统和可移动平台 - Google Patents
地址扩展装置、系统和可移动平台 Download PDFInfo
- Publication number
- CN111712805A CN111712805A CN201980012299.3A CN201980012299A CN111712805A CN 111712805 A CN111712805 A CN 111712805A CN 201980012299 A CN201980012299 A CN 201980012299A CN 111712805 A CN111712805 A CN 111712805A
- Authority
- CN
- China
- Prior art keywords
- address
- unit
- mapping
- original
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013507 mapping Methods 0.000 claims abstract description 719
- 238000006243 chemical reaction Methods 0.000 claims abstract description 188
- 238000012545 processing Methods 0.000 claims abstract description 31
- 239000000872 buffer Substances 0.000 claims description 83
- 238000013519 translation Methods 0.000 claims description 57
- 230000000873 masking effect Effects 0.000 claims description 8
- 230000003139 buffering effect Effects 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 26
- 238000010586 diagram Methods 0.000 description 20
- 230000000694 effects Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Abstract
一种地址扩展装置、系统和可移动平台，该装置包括：输入总线、输出总线和至少一地址转换电路，每一地址转换电路包括多个地址映射单元；每一地址转换电路分别与输入总线、输出总线连接；输入总线将外部待扩展设备输入的原始地址传输至地址转换电路，地址映射单元根据原始地址确定映射地址，将映射地址传输至输出总线；输出总线将映射地址传输至预设的存储器，使得外部待扩展设备根据映射地址对存储器进行寻址操作。本实施例提供的地址扩展装置不需要内置到处理器中，是一个独立的装置，可以扩展出处理器以外的其他设备的空间。并且，本实施例提供的地址扩展装置所采用的硬件结构少，处理过程简单，可以快捷的扩展出外部其他设备的空间。
Description
技术领域
本申请实施例涉及计算机技术领域，尤其涉及一种地址扩展装置、系统和可移动平台。
背景技术
在计算机领域中，常常会涉及到物理地址的拓展。物理地址的拓展，指的是，将地址空间进行拓展，以便于进行更多的计算和处理过程。
现有技术中，提供了以下两种方式，进行地址的扩展。第一种是，可以在处理器中进行地址的扩展，所扩展的地址是内置在处理器中的；第二种是，可以采用硬件设备，在进行各种数据处理过程的同时，可以扩展到其他设备上的空间。
然而现有技术中，由于扩展的地址是内置在处理器中的，从而地址都是与处理器进行绑定的，无法扩展出处理器以外的其他设备的空间，灵活性较低；另一种中，硬件设备在进行地址扩展的时候，需要进行各种处理过程进行地址扩展，所采用的硬件结构较多，处理过程较为复杂。从而，如何提供一种简单、方便、且可以扩展出外部其他设备的空间的地址扩展装置，是一个亟待解决的问题。
发明内容
本申请实施例提供一种地址扩展装置、系统和可移动平台，以快速、方便的扩展出外部其他设备的地址空间。
第一方面，本申请实施例提供一种地址扩展装置，包括输入总线、输出总线和至少一地址转换电路，每一所述地址转换电路分别与所述输入总线、所述输出总线连接；每一所述地址转换电路包括多个地址映射单元；
所述输入总线，用于将外部待扩展设备输入的原始地址传输至所述地址转换电路，以使得所述原始地址依次通过所述地址转换电路中的地址映射单元进行处理；
所述地址映射单元，用于根据所述原始地址，确定映射地址，并将所述映射地址传输至所述输出总线；
所述输出总线，用于将所述映射地址传输至预设的存储器，使得所述外部待扩展设备能够根据所述映射地址对所述存储器进行寻址操作。
第二方面，本申请实施例提供一种地址扩展系统，包括地址扩展装置和外部待扩展设备；所述地址扩展装置与所述外部待扩展设备连接；其中，
所述地址扩展装置包括输入总线、输出总线和至少一地址转换电路，每一所述地址转换电路分别与所述输入总线、所述输出总线连接；每一所述地址转换电路包括多个地址映射单元；
所述输入总线，用于将所述外部待扩展设备输入的原始地址传输至所述地址转换电路，以使得所述原始地址依次通过所述地址转换电路中的地址映射单元进行处理；
所述地址映射单元，用于根据所述原始地址，确定映射地址，并将所述映射地址传输至所述输出总线；
所述输出总线，用于将所述映射地址传输至预设的存储器，使得所述外部待扩展设备能够根据所述映射地址对所述存储器进行寻址操作。
第三方面，本申请实施例提供一种地址扩展系统，包括地址扩展装置和存储器；所述地址扩展装置与所述存储器连接；其中，
所述地址扩展装置包括输入总线、输出总线和至少一地址转换电路，每一所述地址转换电路分别与所述输入总线、所述输出总线连接；每一所述地址转换电路包括多个地址映射单元；
所述输入总线，用于将外部待扩展设备输入的原始地址传输至所述地址转换电路，以使得所述原始地址依次通过所述地址转换电路中的地址映射单元进行处理；
所述地址映射单元，用于根据所述原始地址，确定映射地址，并将所述映射地址传输至所述输出总线；
所述输出总线，用于将所述映射地址传输至预设的存储器，使得所述外部待扩展设备能够根据所述映射地址对所述存储器进行寻址操作。
第四方面，本申请实施例提供一种可移动平台，包括机体、设于所述机体上的供电电池、动力系统、控制器和如第一方面提供的地址扩展装置，所述供电电池能够为所述动力系统供电，所述动力系统为所述可移动平提供飞行动力。
本申请实施例提供的地址扩展装置、系统和可移动平台，通过提供由输入总线、输出总线和至少一地址转换电路构成的地址扩展装置，其中，每一地址转换电路包括多个地址映射单元；每一地址转换电路分别与输入总线、输出总线连接；输入总线将外部待扩展设备输入的原始地址传输至地址转换电路，地址映射单元根据原始地址，确定映射地址，并将映射地址传输至输出总线；输出总线将映射地址传输至预设的存储器，使得外部待扩展设备能够根据映射地址对存储器进行寻址操作。本实施例提供的地址扩展装置，不需要内置到处理器中，也不需要将地址与处理器进行绑定；本实施例提供的地址扩展装置是一个独立的装置，可以扩展出处理器以外的其他设备的空间。并且，本实施例提供的地址扩展装置，只需要输入总线、输出总线和至少一地址转换电路，就可以实现地址扩展的处理；所采用的硬件结构少，地址转换电路中的地址映射单元，在接收到输入总线传输的原始地址之后，就可以进行地址扩展的处理，处理过程简单，可以快捷的扩展出外部其他设备的空间；并且，本实施例提供的地址扩展装置的成本较低。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请提供的应用场景示意图一；
图2为本申请提供的应用场景示意图二；
图3为本申请一实施例提供的地址扩展装置的结构示意图；
图4为本申请另一实施例提供的地址扩展装置的结构示意图一；
图5为本申请另一实施例提供的地址扩展装置的结构示意图二；
图6为本申请另一实施例提供的地址扩展装置的结构示意图三；
图7为本申请又一实施例提供的地址扩展装置的结构示意图；
图8为本申请再一实施例提供的地址扩展装置的结构示意图；
图9为本申请一实施例提供的地址扩展系统的结构示意图；
图10为本申请一实施例提供的地址扩展系统的结构示意图；
图11为本申请提供的地址拓展示意图；
图12为本申请一实施例提供的可移动平台的结构示意图。
附图标记：
1：网络设备；
2：终端设备；
3：地址扩展装置；
4：输入总线；
5：输出总线；
6：地址转换电路；
7：地址映射单元；
8：比较单元；
9：优先级单元；
10：转换单元；
11：第一比较单元；
12：第二比较单元；
13：寄存器；
14：输入缓存电路；
15：输出缓存电路；
16：配置总线；
17：外部待扩展设备；
18：存储器；
19：机体；
20：供电电池；
21：动力系统；
22：控制器；
23：存储器。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，当组件被称为“固定于”另一个组件，它可以直接在另一个组件上或者也可以存在居中的组件。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中组件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
本申请的实施例提供了地址扩展装置、系统和可移动平台。图1为本申请提供的应用场景示意图一，如图1所示，地址扩展装置可以应用到网络设备1上，其中，网络设备1包括但不限于：传输点(Transmission Reception Point，TRP)、基站(如，gNB)、无线网络控制器(Radio Network Controller，RNC)、节点B(Node B，NB)、基站控制器(Base StationController，BSC)、BTS(Base Transceiver Station)、HeNB(Home Evolved NodeB)，或HNB(Home Node B)、基带单元(Baseband Uit，BBU)等。应用有地址扩展装置的网络设备，可以实现地址的拓展。
图2为本申请提供的应用场景示意图二，如图2所示，地址扩展装置可以应用到终端设备2上，终端设备2包括但不限于车辆终端、车载终端、车辆设备、移动终端、公共终端等，其中，车载终端包括但不限于车载导航仪等，移动终端包括但不限于手机、可穿戴设备、平板电脑等。应用有地址扩展装置的终端设备，可以实现地址的拓展。
地址扩展装置还可以应用到任意设备或者系统上，进而完成地址的拓展。
本申请中，对于地址扩展装置的各组成部分的命名仅是出于标识的目的，对于地址扩展系统的各组成部分的命名仅是出于标识的目的，并不应理解为对本申请的实施例的限制。
图3为本申请一实施例提供的地址扩展装置的结构示意图，如图3所示，本实施例的地址扩展装置3可以包括：输入总线4、输出总线5和至少一地址转换电路6，每一地址转换电路6分别与输入总线4、输出总线5连接；每一地址转换电路6包括多个地址映射单元7。
输入总线4，用于将外部待扩展设备输入的原始地址传输至地址转换电路6，以使得原始地址依次通过地址转换电路6中的地址映射单元7进行处理。
地址映射单元7，用于根据原始地址，确定映射地址，并将映射地址传输至输出总线5。
输出总线5，用于将映射地址传输至预设的存储器，使得外部待扩展设备能够根据映射地址对存储器进行寻址操作。
本实施例中，在计算机领域中，常常会涉及到物理地址的拓展。物理地址扩展用最早出现在x86(The X86 Architecture)处理器(Central Processing Unit，CPU)上，从而，处理器可以在32位的操作系统下的实体内存大于4G，进而可以访问到高位的地址。
为了可以灵活性的扩展出处理器以外的其他设备的空间，并且降低硬件设备的复杂性和成本，可以采用本实施例提供的地址扩展装置3。
本实施例提供的地址扩展装置3，由输入总线4、输出总线5和至少一地址转换电路6所构成；每一地址转换电路6包括N个地址映射单元7，N为大于等于1的正整数；每一地址转换电路6中的N个地址映射单元7的排布方式，不做限定。
每一地址转换电路6的一个端口与输入总线4连接，每一地址转换电路6的另一个端口与输出总线5连接。可选的，外部待扩展设备与输入总线4连接，输出总线5与存储器连接。可选的，存储器可以设置在地址扩展装置3中，或者，存储器可以设置在地址扩展装置3的外部。
外部待扩展设备可以向地址扩展装置3输入原始地址，原始地址为待扩展的地址，此时，外部待扩展设备通过输入总线4，将原始地址输送给地址扩展装置3。然后，输入总线4将原始地址，传输给地址转换电路6进行处理。可知，输入总线4，起到传输的作用。
在只有一个原始地址被输送至地址扩展装置3的时候，地址扩展装置3可以选择一个地址转换电路6中的一个地址映射单元7，对原始地址进行地址扩展处理。
在多个原始地址被输送至地址扩展装置3的时候，地址扩展装置3可以选择一个地址转换电路6中的多个地址映射单元7，分别对各原始地址进行地址扩展处理；或者，地址扩展装置3可以选择多个地址转换电路6中的地址映射单元7，分别对各原始地址进行地址扩展处理。具体的，地址映射单元7在对每一原始地址进行地址扩展处理的时候，地址映射单元7可以依据接收到的原始地址，确定出一个映射地址，进而完成地址的扩展。
然后，地址映射单元7将映射地址，传输给输出总线5；输出总线5将映射地址，传输给存储器进行存储。即，地址映射单元7通过输出总线5，将映射地址传输给存储器进行寻址。
此时，输出总线5输出映射地址，即可进行寻址了。然后，在外部待扩展设备需要使用映射地址的时候，外部待扩展设备根据存储器中的映射地址，对存储器进行寻址操作。
本实施例提供的地址扩展装置3，通过提供由输入总线4、输出总线5和至少一地址转换电路6构成的地址扩展装置3，其中，每一地址转换电路6包括多个地址映射单元7；每一地址转换电路6分别与输入总线4、输出总线5连接；输入总线4将外部待扩展设备输入的原始地址传输至地址转换电路6，地址映射单元7根据原始地址，确定映射地址，并将映射地址传输至输出总线5；输出总线5将映射地址传输至预设的存储器，使得外部待扩展设备能够根据映射地址对存储器进行寻址操作。本实施例提供的地址扩展装置3，不需要内置到处理器中，也不需要将地址与特定的处理器进行绑定，可灵活部署在SOC的各个主设备输出口，也可以部署在CPU的地址总线上，灵活性高；本实施例提供的地址扩展装置3是一个独立的装置，可以扩展出处理器以外的其他设备的空间。并且，本实施例提供的地址扩展装置3，只需要输入总线4、输出总线5和至少一地址转换电路6，就可以实现地址扩展的处理；所采用的硬件结构少，地址转换电路6中的地址映射单元7，在接收到输入总线4传输的原始地址之后，就可以进行地址扩展的处理，处理过程简单，可以快捷的扩展出外部其他设备的空间；并且，本实施例提供的地址扩展装置3的成本较低。
图4为本申请另一实施例提供的地址扩展装置的结构示意图一，图5为本申请另一实施例提供的地址扩展装置的结构示意图二，图6为本申请另一实施例提供的地址扩展装置的结构示意图三，在图3所示实施例的基础上，如图4-图6所示，本实施例的地址扩展装置3中，多个地址映射单元7分别与多个预配置的匹配地址一一对应；
地址映射单元7，具体用于比较原始地址和地址映射单元7所对应的匹配地址，得到比较结果，并基于比较结果，将原始地址进行转换以生成映射地址，并将映射地址传输至输出总线5。
地址映射单元7，具体用于，若比较结果为匹配时，将原始地址进行转换以生成映射地址。
地址映射单元7，具体用于，基于地址映射单元7的比较结果、其他地址映射单元7的比较结果及预置的各地址映射单元7的优先级信息，将原始地址进行转换以生成映射地址。
地址映射单元7，具体用于，若比较结果为匹配、且各其他地址映射单元7的比较结果均为不匹配时，将原始地址进行转换生成映射地址。
地址映射单元7，具体用于，若比较结果为匹配、至少一个其他地址映射单元7的比较结果为匹配、且至少一个其他地址映射单元7的优先级均小于地址映射单元7的优先级时，将原始地址进行转换以生成映射地址。
地址映射单元7，用于将原始地址和地址映射单元7所对应的匹配地址分别进行同一掩码操作后进行比较，并基于比较结果，将原始地址进行转换以生成映射地址，并将映射地址传输至输出总线5。
多个地址映射单元7与多个预配置的映射空间大小一一对应；地址映射单元7，具体用于，根据与地址映射单元7对应的映射空间大小，生成掩码；将原始地址与掩码进行位与运算，得到第一地址信号，并将匹配地址与掩码进行与运算，得到第二地址信号；比较第一地址信号与第二地址信号，得到比较结果；其中，当第一地址信号与第二地址信号一致时，比较结果为匹配。
多个地址映射单元7分别与多个预配置的目的基地址一一对应；
地址映射单元7，具体用于，对掩码进行取反运算，得到取反后的掩码；将原始地址与取反后的掩码进行位与运算后生成映射地址的偏移量，并将地址映射单元7所对应的目的基地址与映射地址的偏移量进行位或运算，以得到映射地址。
其中，地址映射单元7的结构包括了以下几种实现方式。
地址映射单元7的结构的第一种实现方式：如图4所示，地址映射单元7包括相互连接的比较单元8和优先级单元9；比较单元8，用于比较原始地址和地址映射单元7所对应的匹配地址，并将比较结果传输至优先级单元9；优先级单元9，用于根据比较单元8输出的比较结果、其他地址映射单元7的比较结果及预置的各地址映射单元7的优先级信息，生成地址转换控制信号。
地址映射单元7的结构的第二种实现方式：如图5所示，地址映射单元7包括依次连接的比较单元8、优先级单元9和转换单元10；比较单元8，用于比较原始地址和地址映射单元7所对应的匹配地址，并将比较结果传输至优先级单元9；优先级单元9，用于根据比较单元8输出的比较结果、其他地址映射单元7的比较结果及预置的各地址映射单元7的优先级信息，生成地址转换控制信号；转换单元10，用于根据地址转换控制信号，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线5。
地址映射单元7的结构的第三种实现方式：如图6所示，地址映射单元7包括比较单元8和转换单元10，地址转换电路6还包括优先级单元9；优先级单元9分别与比较单元8和转换单元10连接；可以在每一地址转换电路6中设置一个优先级单元9，或者，在每一地址转换电路6中设置与每一地址映射单元7一一对应的优先级单元9；比较单元8，用于比较原始地址和地址映射单元7所对应的匹配地址，并将比较结果传输至优先级单元9；优先级单元9，用于根据比较单元8输出的比较结果、其他地址映射单元7的比较结果及预置的各地址映射单元7的优先级信息，生成地址转换控制信号；转换单元10，用于根据地址转换控制信号，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线5。
本实施例中，在图3所示实施例的基础上，为了便于生成映射地址，需要为每一地址映射单元7分别配置匹配地址，即，多个地址映射单元7分别与多个预配置的匹配地址一一对应，此时，地址映射单元7与匹配地址之间是一一对应的关系。
地址映射单元7，具体用于比较原始地址和地址映射单元7所对应的匹配地址，得到比较结果，并基于比较结果，将原始地址进行转换以生成映射地址，并将映射地址传输至输出总线5。
外部待扩展设备可以向地址扩展装置3输入原始地址，原始地址为待扩展的地址，此时，外部待扩展设备通过输入总线4，将原始地址输送给地址扩展装置3。然后，输入总线4将原始地址，传输给地址转换电路6进行处理。
对于每一原始地址，每一地址映射单元7需要将原始地址和当前的地址映射单元7所对应的匹配地址，两者进行比较，得到比较结果。
然后，某一地址映射单元7在确定原始地址和当前的某一地址映射单元7所对应的匹配地址，两者之间是匹配的时候，即，比较结果是匹配的，当前的某一地址映射单元7可以直接将将原始地址进行地址转换，得到映射地址。
具体的，为了确定是哪一个地址映射单元7可以对原始地址进行地址转换，需要确定出与原始地址之间的匹配是最优的地址映射单元7；此时，为各地址映射电路中的每一地址映射单元7，预先配置了优先级信息，即，为每一地址映射单元7赋予了优先级；对于每一原始地址，地址映射单元7需要出原始地址和当前的地址映射单元7所对应的匹配地址之间的比较结果，并且，地址映射单元7还可以获取到原始地址和其他地址映射单元7所对应的匹配地址之间是的比较结果，地址映射单元7还需要依据各地址映射单元7的优先级信息，确定是否可以对原始地址进行转换以生成映射地址。
对于每一原始地址，地址映射单元7若确定原始地址和当前的地址映射单元7所对应的匹配地址之间的比较结果，是匹配的；并且，地址映射单元7还可以确定原始地址和各其他地址映射单元7所对应的匹配地址之间的比较结果，均是不匹配的；那么，地址映射单元7可以确定自身是与原始地址之间匹配是最优的，地址映射单元7就可以将原始地址进行地址转换，生成映射地址。
对于每一原始地址，地址映射单元7若确定原始地址和当前的地址映射单元7所对应的匹配地址之间的比较结果，是匹配的；并且，地址映射单元7还可以确定原始地址和M个其他地址映射单元7所对应的匹配地址之间的比较结果，均是匹配的，M为大于等于1的正整数；此时，原始地址不仅与当前的地址映射单元7所对应的匹配地址之间是匹配的，原始地址还与至少一其他地址映射单元7所对应的匹配地址之间是匹配的，那么就需要根据各地址映射单元7的优先级信息，确定出一个最优的地址映射单元7；此时，当前的地址映射单元7若确定上述M个其他地址映射单元7的优先级均小于当前的地址映射单元7的优先级，当前的地址映射单元7可以确定自身为最优的地址映射单元7，当前的地址映射单元7就可以将原始地址进行地址转换，生成映射地址。此时，确定出了M+1个与原始地址匹配的地址映射单元7，将M+1个地址映射单元7中的优先级最高的地址映射单元7，作为可以对原始地址进行地址转换的地址映射单元7。
例如，当所述原始地址依次通过地址转换电路6中的地址映射单元7进行处理时，则后匹配的地址映射单元7的优先级比之前匹配的地址映射单元7的优先级要高，后匹配的地址映射单元7可以覆盖之前匹配的地址映射单元7。
然后，地址映射单元7将映射地址，传输给输出总线5；输出总线5将映射地址，传输给存储器进行存储。即，地址映射单元7通过输出总线5，将映射地址传输给存储器进行存储。此时，输出总线5输出映射地址，即可进行寻址了。然后，在外部待扩展设备需要使用映射地址的时候，外部待扩展设备根据存储器中的映射地址，对存储器进行寻址操作。
为了实现上述地址扩展，地址映射单元7可以有以下几种结构方式和处理过程。
第一种实现方式，如图4所示，每一地址映射单元7包括比较单元8和优先级单元9，同一地址映射单元7中的比较单元8与优先级单元9之间相互连接；比较单元8可以接收到输入总线4传输的原始地址，比较单元8将述原始地址和地址映射单元7所对应的匹配地址进行比较分析，得到比较结果，比较结果为匹配或不匹配；比较单元8再将比较结果传输给优先级单元9；优先级单元9可以获取到原始地址和其他地址映射单元7所对应的匹配地址之间是的比较结果；从而，优先级单元9依据原始地址和当前的地址映射单元7所对应的匹配地址之间的比较结果、原始地址和其他地址映射单元7所对应的匹配地址之间是的比较结果、各地址映射单元7的优先级信息，确定是否可以对原始地址进行转换以生成映射地址；优先级单元9在确定可以对原始地址进行转换的时候，优先级单元9生成地址转换控制信号；进而，地址映射单元7根据地址转换控制信号，对原始地址进行转换，生成映射地址。
第二种实现方式，如图5所示，每一地址映射单元7由比较单元8、优先级单元9和转换单元10构成，其中，比较单元8与优先级单元9连接，优先级单元9与转换单元10连接。比较单元8可以接收到输入总线4传输的原始地址，比较单元8将述原始地址和地址映射单元7所对应的匹配地址进行比较分析，得到比较结果，比较结果为匹配或不匹配；比较单元8再将比较结果传输给优先级单元9；优先级单元9可以获取到原始地址和其他地址映射单元7所对应的匹配地址之间是的比较结果；从而，优先级单元9依据原始地址和当前的地址映射单元7所对应的匹配地址之间的比较结果、原始地址和其他地址映射单元7所对应的匹配地址之间是的比较结果、各地址映射单元7的优先级信息，确定是否可以对原始地址进行转换以生成映射地址；优先级单元9在确定可以对原始地址进行转换的时候，优先级单元9生成地址转换控制信号；优先级单元9将地址转换控制信号发送给转换单元10；转换单元10根据地址转换控制信号，对原始地址进行转换，生成映射地址。
第三种实现方式，如图6所示，每一地址映射单元7由比较单元8和转换单元10构成，其中，比较单元8与转换单元10连接；可选的，可以在每一地址映射单元7中设置一优先级单元9，优先级单元9与比较单元8连接，并且，优先级单元9与转换单元10连接。比较单元8、转换单元10和优先级单元9，三者之间协作处理过程，可以参见上述第二种实现方式，不再赘述。
进一步的，地址映射单元7在进行地址转换的过程中，可以采用以下具体实现手段。地址映射单元7对原始地址和地址映射单元7所对应的匹配地址进行比较的时候，地址映射单元7将接收到的原始地址与一个掩码A进行计算操作，得到第一地址信号，并且将地址映射单元7所对应的匹配地址与一个掩码B进行计算操作，得到第二地址信号，其中，掩码A与掩码B是同一个掩码；地址映射单元7将第一地址信号与第二地址信号进行比较，得到比较结果，进而地址映射单元7就可以依据比较结果，确定是否可以将原始地址进行转换；地址映射单元7在确定可以将原始地址进行转换的时候，地址映射单元7将原始地址进行转换以生成映射地址，并将映射地址传输至输出总线5。其中，地址映射单元7在确定是否可以将原始地址进行转换的时候，可以基于上述过程提供的依据原始地址和当前的地址映射单元7所对应的匹配地址之间的比较结果、原始地址和其他地址映射单元7所对应的匹配地址之间是的比较结果、各地址映射单元7的优先级信息，确定是否可以对原始地址进行转换以生成映射地址。
具体来说，为每一地址映射单元7预先配置了一个对应的映射空间大小，并且，地址映射单元7与映射空间大小之间是一一对应的关系。同时，为每一地址映射单元7预先配置了一个对应的目的基地址，并且，地址映射单元7与目的基地址之间是一一对应的关系。地址映射单元7根据当前的地址映射单元7所对应的映射空间大小K，生成一个掩码mask；然后，地址映射单元7将接收到的原始地址addr_in与掩码mask进行位与运算，得到第一地址信号addr_in&mask，并且将地址映射单元7所对应的匹配地址addr_base与该掩码mask之间进行位与运算，得到第二地址信号addr_base&mask；然后，地址映射单元7将第一地址信号addr_in&mask与第二地址信号addr_base&mask进行比较，确定两者是否一致；地址映射单元7若确定第一地址信号addr_in&mask与第二地址信号addr_base&mask一致，则确定原始地址与地址映射单元7所对应的匹配地址之间的比较结果，是匹配的，此时，原始地址与地址映射单元7所对应的匹配地址，两者之间的高位地址是相同的；地址映射单元7若确定第一地址信号addr_in&mask与第二地址信号addr_base&mask不一致，则确定原始地址与地址映射单元7所对应的匹配地址之间的比较结果，是不匹配的。具体地，上述的匹配地址和映射空间大小可组成一个原始地址段，通过上述的掩码操作和匹配操作，可以判断原始地址的高位和匹配地址的高位是否匹配，从而可以判断原始地址是否位于该原始地址段的空间内。
在地址映射单元7依据原始地址与地址映射单元7所对应的匹配地址之间的比较结果、原始地址与其他地址映射单元7所对应的匹配地址之间的比较结果、各地址映射单元7的优先级，确定对原始地址进行转换的时候，地址映射单元7可以对生成的上述掩码mask进行取反运算，得到取反后的掩码～mask；然后，地址映射单元7将原始地址addr_in与取反后的掩码～mask之间进行位与运算，生成映射地址的偏移量(addr_in&～mask)；然后，地址映射单元7将地址映射单元7所对应的目的基地址addr_tgt与映射地址的偏移量(addr_in&～mask)之间进行位或运算，生成映射地址{addr_tgt,0x0_0000}|(addr_in&～mask)。从而，原始地址的地址偏移量与映射地址的地址偏移量，是相同的。
举例来说，图11为本申请提供的地址拓展示意图，如图11所示，为一个地址映射单元7预配置了一个匹配地址addr_base、一个映射空间大小K、一个目的基地址addr_tgt。
如图11所示，在上述示例中，匹配地址addr_base为0&5010_0000，采用二进制表达为101_0000_0001_0000_0000_0000_0000_0000；映射空间大小K为1Mbyte，其中，对应了1MByte＝0x10_0000；目的基地址addr_tgt为0x1_1780_0000，采用二进制表达为1_0001_0111_1000_0000_0000_0000_0000_0000；原始地址addr_in为0&5012_3456，采用二进制表达为x0101_0000_0001_0010_0011_0100_0101_0110；该原始地址addr_in＝0&5012_3456的地址偏移量为0&0002_3456。
地址映射单元7根据映射空间大小K＝1MByte，可以生成掩码mask为0xFFF0_0000，其中，掩码mask的二进制为1111_1111_1111_0000_0000_0000_0000_0000；地址映射单元7将原始地址addr_in与掩码mask进行位与运算，得到第一地址信号addr_in&mask＝0&5012_3456&0xFFF0_0000，即，将二进制的x0101_0000_0001_0010_0011_0100_0101_0110与二进制的1111_1111_1111_0000_0000_0000_0000_0000进行与运算，得到第一地址信号0101_0000_0001_0000_0000_0000_0000_0000；地址映射单元7将地址映射单元7所对应的匹配地址addr_base与该掩码mask之间进行位与运算，得到第二地址信号addr_base&mask＝0&5010_0000&0xFFF0_0000，即，将二进制的101_0000_0001_0000_0000_0000_0000_0000与二进制的1111_1111_1111_0000_0000_0000_0000_0000进行运算，得到第二地址信号0101_0000_0001_0000_0000_0000_0000_0000。地址映射单元7可以确定第一地址信号与第二地址信号是一致的，进而确定原始地址与地址映射单元7所对应的匹配地址之间的比较结果为匹配。
然后，地址映射单元7确定其他原始地址与各其他地址映射单元7所对应的匹配地址之间的比较结果，均是不匹配的，或者，地址映射单元7确定自身的优先级最高，则地址映射单元7对掩码mask进行取反运算，得到取反后的掩码～mask；然后，地址映射单元7根据转换公式{addr_tgt,0x0_0000}|(addr_in&～mask)，得到{0x1_1780_0000,0x0_0000}|(0&5012_3456&～0xFFF0_0000)，进而得到映射地址0x1_1782_3456，该映射地址0x1_1782_3456的地址偏移量依然是0&0002_3456。
如图11所示，原始地址段由匹配地址和映射空间大小构成，与原始地址段对应的扩展地址段由目的基地址和映射空间大小构成，其中，上述映射地址位于扩展地址段内。如图11所示，原始地址段0与扩展地址段0对应，原始地址段3与扩展地址段3对应，原始地址段7与扩展地址段7对应；原始地址段0的映射空间大小为1Mbyte(MB)，扩展后的扩展地址段0的映射空间大小也为1Mbyte。通过本实施例提供的匹配方式，可以确定原始地址位于原始地址段内；然后，通过本实施例提供的地址扩展方式，即，通过映射方式，可以得到映射地址，映射地址位于扩展地址段内。图11中的扩展后的地址，为上述映射地址。如图11所示，通过本实施例提供的方案，可以将4GB大小的地址空间，扩展为16GB的地址空间。
本实施例提供的地址扩展装置3，在上述实施例的基础上，地址映射单元7可以将原始地址和地址映射单元7所对应的匹配地址分别进行同一掩码操作后进行比较，得到比较结果；地址映射单元7可以根据比较单元8输出的比较结果、其他地址映射单元7的比较结果及预置的各地址映射单元7的优先级信息，确定对原始地址进行转换；地址映射单元7基于预配置的映射空间大小和匹配地址，确定出原始地址和地址映射单元7所对应的匹配地址是否匹配，在确定原始地址与地址映射单元7所对应的匹配地址之间的比较结果是匹配的时候，原始地址与地址映射单元7所对应的匹配地址，两者之间的高位地址是相同的；地址映射单元7基于预配置的目的基地址、以及掩码，对原始地址进行位运算，得到映射地址，其中，原始地址的地址偏移量与映射地址的地址偏移量，两者是相同的。以上过程简单、所采用的硬件结构少，可以快捷的扩展出外部其他设备的空间；并且，本实施例提供的地址扩展装置3的成本较低。另外，多个地址映射单元7与多个匹配地址、多个目标基地址、多个映射空间大小一一对应，则可实现分段映射。而且，多个匹配地址、多个目标基地址、多个映射空间大小可以通过外部设备进行配置，则可实现映射粒度配置，灵活性高。
图7为本申请又一实施例提供的地址扩展装置的结构示意图，在上述实施例的基础上，如图7所示，本实施例提供的地址扩展装置3中，原始地址包括属性控制位；多个地址映射单元7与多个预配置的属性标示位一一对应；地址映射单元7，还用于，在原始地址的属性控制位与地址映射单元7的属性标识位符合时，将原始地址进行转换。
其中，地址映射单元7包括以下几种实现方式。
地址映射单元7的第一种实现方式、地址映射单元7包括依次连接的第一比较单元11、第二比较单元12和转换单元10；第一比较单元11，用于比较原始地址和地址映射单元7所对应的匹配地址以生成第一比较结果，并将第一比较结果传输至第二比较单元12；第二比较单元12，用于当第一比较结果为匹配时，比较原始地址的属性控制位与地址映射单元7的属性标识位以生成第二比较结果，并将第二比较结果传输至转换单元10；转换单元10，用于根据第二比较结果，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线5。
地址映射单元7的第二种实现方式、地址映射单元7包括依次连接的第一比较单元11、第二比较单元12和转换单元10；第一比较单元11，用于比较原始地址的属性控制位与地址映射单元7的属性标识位以生成第一比较结果，并将第一比较结果传输至转换单元10；第二比较单元12，用于当第一比较结果为匹配时，比较原始地址和地址映射单元7所对应的匹配地址以生成第二比较结果，并将第二比较结果传输至转换单元10；转换单元10，用于根据第二比较结果，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线5。
进一步地，属性控制位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位；属性标识位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位。
进一步地，地址映射单元7，具体用于：
在属性控制位为读控制位、且属性标识位为读控制位或读写控制位时，将原始地址进行转换。
或者，在属性控制位为写控制位、且属性标识位为写控制位或读写控制位时，将原始地址进行转换。
或者，在属性控制位为地址安全控制位、且属性标识位为地址安全控制位时，将原始地址进行转换。
进一步地，地址映射单元7，还用于：
在属性控制位为读控制位、且属性标识位为禁止读写控制位时，生成错误信号，并将错误信息存储至寄存器13中。
或者，在属性控制位为写控制位、且属性标识位为禁止读写控制位时，生成错误信号，并将错误信息存储至寄存器13中。
或者，在属性控制位为地址安全控制位、且属性标识位为地址不安全控制位时，生成错误信号，并将错误信息存储至寄存器13中。
在本实施例中，在上述实施例的基础上，在输入总线4将原始地址输送给地址转换电路6的时候，地址扩展装置3需要动态的对地址转换电路6中的地址映射单元7进行选择，进而选择出与原始地址之间相符合的地址映射单元7。
可以为原始地址设置一个属性控制位；为每一地址映射单元7设置一个属性标示位，其中，地址映射单元7与属性标示位之间是一一对应的。在输入总线4将原始地址输送给地址转换电路6的时候，每一地址映射单元7将原始地址的属性控制位与当前的地址映射单元7的属性标识位进行比较，在确定两者相符合时，将原始地址进行转换，得到映射地址。
进一步地，属性控制位，包括但不限于以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位。其中，属性控制位为读控制位，则表明了原始地址指示了一个读操作；属性控制位为写控制位，则表明了原始地址指示了一个写操作；属性控制位为读写控制位，则表明了原始地址指示了一个读写操作；属性控制位为地址安全控制位，地址安全控制位可以是安全或不安全，则表明了原始地址的安全性。
属性标识位，包括但不限于以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位。其中，属性标识位为读控制位，则表明了地址映射单元7被配置了一个可读的匹配地址；属性标识位为写控制位，则表明了地址映射单元7被配置了一个可写的匹配地址；属性标识位为读写控制位，则表明了地址映射单元7被配置了一个可读写的匹配地址；属性标识位为地址安全控制位，地址安全控制位可以是安全或不安全，则表明了地址映射单元7被配置的匹配地址的安全性。
示例性的，第一种实现方式中的第二比较单元12，第二种实现方式中的第一比较单元11可以基于上述属性控制位、属性标识位，完成原始地址的属性控制位与地址映射单元7的属性标识位之间比较。
例如，地址映射单元7在确定属性控制位为读控制位、且属性标识位为读控制位或读写控制位的时候，地址映射单元7确定对原始地址进行方式，即，确定可以将原始地址进行转换；地址映射单元7在确定属性控制位为读控制位、且属性标识位为禁止读写控制位时，生成错误信号，地址映射单元7将错误信息存储至寄存器13中，进而等待地址扩展装置3对错误情况进行处理。通过属性控制位和属相标识位的比较，则本实施例的地址扩展装置3可实现访问权限控制以及错误记录，其可作为硬件防火墙。
再例如，地址映射单元7在确定属性控制位为写控制位、且属性标识位为读控制位或读写控制位的时候，地址映射单元7确定对原始地址进行方式，即，确定可以将原始地址进行转换；地址映射单元7在确定属性控制位为写控制位、且属性标识位为禁止读写控制位时，生成错误信号，地址映射单元7将错误信息存储至寄存器13中，进而等待地址扩展装置3对错误情况进行处理。
又例如，地址映射单元7在确定属性控制位为地址安全控制位、且属性标识位为地址安全控制位时，地址映射单元7确定对原始地址进行方式，即，确定可以将原始地址进行转换；地址映射单元7在确定属性控制位为地址安全控制位、且属性标识位为地址不安全控制位时，生成错误信号，地址映射单元7将错误信息存储至寄存器13中，进而等待地址扩展装置3对错误情况进行处理。
为了实现上述过程，每一地址映射单元7可以采用以下实现方式。
第一种实现方式：地址映射单元7由第一比较单元11、第二比较单元12和转换单元10构成，其中，第一比较单元11与第二比较单元12连接，第二比较单元12与转换单元10连接。第一比较单元11将原始地址和地址映射单元7所对应的匹配地址进行比较，得到第一比较结果，可以参见上述实施例中提供的得到“比较结果”的过程，不再赘述；然后，第一比较单元11并将第一比较结果，传输给第二比较单元12；第二比较单元12在确定第一比较结果，表征了原始地址和地址映射单元7所对应的匹配地址之间为匹配的时候，第二比较单元12将原始地址的属性控制位与地址映射单元7的属性标识位之间比较，比较两者是否相符合，得到第二比较结果；第二比较单元12将第二比较结果，传输给转换单元10；然后，转换单元10在确定第二比较结果，表征属性控制位与属性标识位之间是相符合的时候，对原始地址进行转换，得到映射地址；转换单元10将映射地址，传输给输出总线5。
第二种实现方式：地址映射单元7由第一比较单元11、第二比较单元12和转换单元10构成，其中，第一比较单元11与第二比较单元12连接，第二比较单元12与转换单元10连接。第一比较单元11将原始地址的属性控制位与地址映射单元7的属性标识位之间比较，比较两者是否相符合，得到第一比较结果；第一比较单元11将第一比较结果，传输给第二比较单元12；然后，第二比较单元12在确定第一比较结果，表征属性控制位与属性标识位之间是相符合的时候，将原始地址和地址映射单元7所对应的匹配地址进行比较，得到第二比较结果，可以参见上述实施例中提供的得到“比较结果”的过程，不再赘述；然后，第二比较单元12并将第二比较结果，传输给转换单元10；转换单元10在确定第二比较结果，表征了原始地址和地址映射单元7所对应的匹配地址之间为匹配的时候，对原始地址进行转换，得到映射地址；转换单元10将映射地址，传输给输出总线5。
本实施例，在上述实施例的基础上，通过为原始地址配置属性控制位，为每一地址映射单元7配置属性标示位，地址映射单元7在确定属性控制位与属性标示位相符合的时候，才会对原始地址进行地址转换；从而保证地址映射单元7可以成功处理原始地址。
图8为本申请再一实施例提供的地址扩展装置的结构示意图，在上述实施例的基础上，如图8所示，本实施例提供的地址扩展装置3中，还包括寄存器13，寄存器13地址转换电路6连接；寄存器13，用于存储地址转换电路6的配置信息。
地址转换电路6的配置信息包括以下的任意一种或多种：匹配地址、映射空间大小和目的基地址。
本实施例提供的地址扩展装置3中，还包括：输入缓存电路14和输出缓存电路15。
输入缓存电路14分别与输入总线4、至少一地址转换电路6连接；输出缓存电路15分别与至少一地址转换电路6、输出总线5连接。
输入缓存电路14，用于将输入总线4所传输的原始地址进行缓存和流水操作之后，将原始地址传输至地址转换电路6。
输出缓存电路15，用于将每一地址转换电路6所输出的映射地址进行缓存和流水操作之后，将映射地址传输至输出总线5。
寄存器13分别与输入缓存电路14、输出缓存电路15连接；寄存器13，用于存储给输入缓存电路14和输出缓存电路15的配置信息。
输入总线4，还用于将外部待扩展设备输入的写入数据传输至输出总线5；输出总线5，还用于将写入数据传输至扩展存储空间的映射地址进行写入操作。
进一步地，输入总线4为以下总线中的任意一种：AXI(Advanced eXtensibleInterface)总线、外围总线(Advanced Peripheral Bus，APB)总线、高级高性能总线(Advanced High performance Bus，AHB)总线。输出总线5为以下总线中的任意一种：AXI总线、APB总线、AHB总线。另外，输入总线4和输出总线5也可以使用wishbone或者其他私有协议。本发明实施例提供的外部接口灵活可变，适用于不同设备的地址扩展。
本实施例提供的地址扩展装置3中，还包括：配置总线16，配置总线16与寄存器13连接；配置总线16，用于将外部处理设备所输入的配置信息，传输至寄存器13中。作为一优选实施例，外部处理设备可通过软件对地址转换装,3进行配置，例如可以配置映射空间大小、目标基地址等，对软件透明，仅需要在系统初始化的时候进行一次配置，并且支持动态重配置，通过原始地址段和扩展地址段的配置，实现映射粒度的灵活配置。
在本实施例中，地址扩展装置3中还可以包括以下结构中的任意一种或多种：配置总线16、寄存器13、输入缓存电路14和输出缓存电路15。
其中，配置总线16与寄存器13连接。寄存器13地址转换电路6连接，寄存器13中存储有地址转换电路6的配置信息。其中，配置信息包括但不限于：匹配地址、映射空间大小、目的基地址、属性控制位、属性标示位。
可选的，将输入缓存电路14与输入总线4连接，并且输入缓存电路14分别与各地址转换电路6连接；将输出缓存电路15分别与各地址转换电路6连接，并且将输出缓存电路15与输出总线5连接。
可选的，寄存器13与输入缓存电路14连接，且寄存器13与输出缓存电路15连接。
示例性的，寄存器13可以直接接收到外部处理设备发送的配置信息；寄存器13将配置信息进行存储。然后，输入总线4将外部待扩展设备输入的原始地址，传输至地址转换电路6；然后，地址转换电路6中的地址映射单元7可以执行上述实施例的过程，根据寄存器13中的配置信息，对原始地址进行地址转换，得到映射地址；然后，输出总线5将映射地址，传输至预设的存储器。
再示例性的，外部处理设备可以向地址扩展装置3传输配置信息，此时，外部处理设备将配置信息，传输至配置总线16；配置总线16将配置信息，传输至寄存器13；寄存器13将配置信息进行存储。然后，输入总线4将外部待扩展设备输入的原始地址，传输至地址转换电路6；然后，地址转换电路6中的地址映射单元7可以执行上述实施例的过程，根据寄存器13中的配置信息，对原始地址进行地址转换，得到映射地址；然后，输出总线5将映射地址，传输至预设的存储器。
又示例性的，外部处理设备可以向地址扩展装置3传输配置信息，此时，外部处理设备将配置信息，传输至配置总线16；配置总线16将配置信息，传输至寄存器13；寄存器13将配置信息进行存储。然后，输入总线4将外部待扩展设备输入的原始地址，传输至输入缓存电路14；输入缓存电路14可以对原始地址进行缓存，进而避免地址转换电路6无法及时对各个原始地址进行处理；输入缓存电路14对原始地址进行流水操作之后，将原始地址传输至地址转换电路6；然后，地址转换电路6中的地址映射单元7可以执行上述实施例的过程，根据寄存器13中的配置信息，对原始地址进行地址转换，得到映射地址；然后，输出总线5将映射地址，传输至输出缓存电路15；输出缓存电路15将每一地址转换电路6所输出的映射地址进行缓存，进而避免输出总线5无法及时将映射地址进行传输；然后，输出缓存电路15对各映射地址进行流水操作之后，将映射地址传输至输出总线5；输出总线5将映射地址，传输至预设的存储器。在上述过程中，输入缓存电路14可以从寄存器13中获取相应的配置信息，并且，输出缓存电路15也可以从寄存器13中获取相应的配置信息。
另外，寄存器13还可以对原始地址是否跳过地址转换电路6进行配置，当配置为跳过时，原始地址也可直接跳过地址转换电路6直接传输到输出总线5；当地址扩展装置3还包括输入缓存电路14、输出缓存电路15时，寄存器13还可以对原始地址是否跳过输入缓存电路14、输出缓存电路15进行配置，当配置为跳过时，原始地址也可直接跳过输入缓存电路14传输到地址转换电路6，地址转换电路6输出的目的地址也可以跳过输出缓存电路15直接传输到输出总线5。
在上述任一示例中，输入总线4可以接收到外部待扩展设备输入的写入数据。然后，输入总线4可以直接将写入数据传输至输出总线5；或者，输入总线4将写入数据依次通过输入缓存电路14、地址转换电路6、输出缓存电路15，传输至输出总线5；或者，输入总线4将写入数据依次通过输入缓存电路14、寄存器13、输出缓存电路15，传输至输出总线5。
在上述任一示例中，输出总线5在接收到输入总线4传输的写入数据之后，输出总线5将写入数据传输至扩展存储空间的映射地址，以进行写入操作。
本实施例，在上述实施例的基础上，设置有寄存器13，寄存器13可以存储传输给地址转换电路6的配置信息、传输给输入缓存电路14和输出缓存电路15的的配置信息；从而，地址转换电路6中的地址映射单元7，可以从寄存器13中获取匹配地址、映射空间大小、目的基地址、属性控制位、属性标示位，进而完成地址转换。并且，设置有输入缓存电路14和输出缓存电路15，输入缓存电路14可以对原始地址进行缓存，进而避免地址转换电路6无法及时对各个原始地址进行处理；输出缓存电路15将每一地址转换电路6所输出的映射地址进行缓存，进而避免输出总线5无法及时将映射地址进行传输。
图9为本申请一实施例提供的地址扩展系统的结构示意图，如图9所示，本实施例提供的地址扩展系统，包括地址扩展装置3和外部待扩展设备17；地址扩展装置3与外部待扩展设备17连接。
其中，地址扩展装置3包括输入总线、输出总线和至少一地址转换电路，每一地址转换电路分别与输入总线、输出总线连接；每一地址转换电路包括多个地址映射单元。
输入总线，用于将外部待扩展设备17输入的原始地址传输至地址转换电路，以使得原始地址依次通过地址转换电路中的地址映射单元进行处理。
地址映射单元，用于根据原始地址，确定映射地址，并将映射地址传输至输出总线。
输出总线，用于将映射地址传输至预设的存储器，使得外部待扩展设备17能够根据映射地址对存储器进行寻址操作。
在一些实施例中，多个地址映射单元分别与多个预配置的匹配地址一一对应；地址映射单元，具体用于比较原始地址和地址映射单元所对应的匹配地址，得到比较结果，并基于比较结果，将原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，地址映射单元包括相互连接的比较单元和优先级单元；比较单元，用于比较原始地址和地址映射单元所对应的匹配地址，并将比较结果传输至优先级单元；优先级单元，用于根据比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号。
在一些实施例中，地址映射单元，具体用于，若比较结果为匹配时，将原始地址进行转换以生成映射地址。
在一些实施例中，地址映射单元，具体用于，基于地址映射单元的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，将原始地址进行转换以生成映射地址。
在一些实施例中，地址映射单元，具体用于，若比较结果为匹配、且各其他地址映射单元的比较结果均为不匹配时，将原始地址进行转换生成映射地址。
在一些实施例中，地址映射单元，具体用于，若比较结果为匹配、至少一个其他地址映射单元的比较结果为匹配、且至少一个其他地址映射单元的优先级均小于地址映射单元的优先级时，将原始地址进行转换以生成映射地址。
在一些实施例中，地址映射单元包括依次连接的比较单元、优先级单元和转换单元。
比较单元，用于比较原始地址和地址映射单元所对应的匹配地址，并将比较结果传输至优先级单元。
优先级单元，用于根据比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号。
转换单元，用于根据地址转换控制信号，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，地址映射单元包括比较单元和转换单元，地址转换电路还包括优先级单元；优先级单元分别与比较单元和转换单元连接。
比较单元，用于比较原始地址和地址映射单元所对应的匹配地址，并将比较结果传输至优先级单元。
优先级单元，用于根据比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号。
转换单元，用于根据地址转换控制信号，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，地址映射单元，用于将原始地址和地址映射单元所对应的匹配地址分别进行同一掩码操作后进行比较，并基于比较结果，将原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，多个地址映射单元与多个预配置的映射空间大小一一对应。
地址映射单元，具体用于，根据与地址映射单元对应的映射空间大小，生成掩码；将原始地址与掩码进行位与运算，得到第一地址信号，并将匹配地址与掩码进行与运算，得到第二地址信号；比较第一地址信号与第二地址信号，得到比较结果；其中，当第一地址信号与第二地址信号一致时，比较结果为匹配。
在一些实施例中，多个地址映射单元分别与多个预配置的目的基地址一一对应；地址映射单元，具体用于，对掩码进行取反运算，得到取反后的掩码；将原始地址与取反后的掩码进行位与运算后生成映射地址的偏移量，并将地址映射单元所对应的目的基地址与映射地址的偏移量进行位或运算，以得到映射地址。
在一些实施例中，原始地址包括属性控制位；多个地址映射单元与多个预配置的属性标示位一一对应；地址映射单元，还用于，在原始地址的属性控制位与地址映射单元的属性标识位符合时，将原始地址进行转换。
在一些实施例中，地址映射单元包括依次连接的第一比较单元、第二比较单元和转换单元。
第一比较单元，用于比较原始地址和地址映射单元所对应的匹配地址以生成第一比较结果，并将第一比较结果传输至第二比较单元。
第二比较单元，用于当第一比较结果为匹配时，比较原始地址的属性控制位与地址映射单元的属性标识位以生成第二比较结果，并将第二比较结果传输至转换单元。
转换单元，用于根据第二比较结果，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，地址映射单元包括依次连接的第一比较单元、第二比较单元和转换单元。
第一比较单元，用于比较原始地址的属性控制位与地址映射单元的属性标识位以生成第一比较结果，并将第一比较结果传输至转换单元。
第二比较单元，用于当第一比较结果为匹配时，比较原始地址和地址映射单元所对应的匹配地址以生成第二比较结果，并将第二比较结果传输至转换单元。
转换单元，用于根据第二比较结果，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，属性控制位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位；属性标识位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位。
在一些实施例中，地址映射单元，具体用于：
在属性控制位为读控制位、且属性标识位为读控制位或读写控制位时，将原始地址进行转换。
或者，在属性控制位为写控制位、且属性标识位为写控制位或读写控制位时，将原始地址进行转换。
或者，在属性控制位为地址安全控制位、且属性标识位为地址安全控制位时，将原始地址进行转换。
在一些实施例中，地址映射单元，还用于：
在属性控制位为读控制位、且属性标识位为禁止读写控制位时，生成错误信号，并将错误信息存储至寄存器中。
或者，在属性控制位为写控制位、且属性标识位为禁止读写控制位时，生成错误信号，并将错误信息存储至寄存器中。
或者，在属性控制位为地址安全控制位、且属性标识位为地址不安全控制位时，生成错误信号，并将错误信息存储至寄存器中。
在一些实施例中，括地址扩展装置3，还包括寄存器，寄存器地址转换电路连接；寄存器，用于存储地址转换电路的配置信息。
在一些实施例中，地址转换电路的配置信息包括以下的任意一种或多种：匹配地址、映射空间大小和目的基地址。
在一些实施例中，括地址扩展装置3，还包括：输入缓存电路和输出缓存电路。
输入缓存电路分别与输入总线、至少一地址转换电路连接；输出缓存电路分别与至少一地址转换电路、输出总线连接；
输入缓存电路，用于将输入总线所传输的原始地址进行缓存和流水操作之后，将原始地址传输至地址转换电路。
输出缓存电路，用于将每一地址转换电路所输出的映射地址进行缓存和流水操作之后，将映射地址传输至输出总线。
在一些实施例中，寄存器分别与输入缓存电路、输出缓存电路连接。
寄存器，用于存储给输入缓存电路和输出缓存电路的配置信息。
在一些实施例中，输入总线，还用于将外部待扩展设备17输入的写入数据传输至输出总线；输出总线，还用于将写入数据传输至扩展存储空间的映射地址进行写入操作。
在一些实施例中，输入总线为以下总线中的任意一种：AXI总线、APB总线、AHB总线；输出总线为以下总线中的任意一种：AXI总线、APB总线、AHB总线。
在一些实施例中，括地址扩展装置3，还包括：配置总线，配置总线与寄存器连接；配置总线，用于将外部处理设备所输入的配置信息，传输至寄存器中。
在一些实施例中，本实施例提供的地址扩展系统，还包括存储器；存储器与输出总线连接；存储器，用于存储映射地址。
本实施例中，地址扩展系统由地址扩展装置3和外部待扩展设备17构成，其中，地址扩展装置3与外部待扩展设备17连接。地址扩展装置3可以采用图3-图8提供的任一地址扩展装置3，其实现原理和技术效果类似，此处不再赘述。
本实施例提供的地址扩展系统，由上述实施例中的地址扩展装置3和外部待扩展设备17所构成；实现原理和技术效果，可以参见图3-图8所示的实施例，此处不再赘述。
图10为本申请一实施例提供的地址扩展系统的结构示意图，如图10所示，本实施例提供的地址扩展系统，包括地址扩展装置3和存储器18；地址扩展装置3与存储器18连接。
其中，地址扩展装置3包括输入总线、输出总线和至少一地址转换电路，每一地址转换电路分别与输入总线、输出总线连接；每一地址转换电路包括多个地址映射单元。
输入总线，用于将外部待扩展设备输入的原始地址传输至地址转换电路，以使得原始地址依次通过地址转换电路中的地址映射单元进行处理。
地址映射单元，用于根据原始地址，确定映射地址，并将映射地址传输至输出总线。
输出总线，用于将映射地址传输至预设的存储器18，使得外部待扩展设备能够根据映射地址对存储器18进行寻址操作。
在一些实施例中，多个地址映射单元分别与多个预配置的匹配地址一一对应；地址映射单元，具体用于比较原始地址和地址映射单元所对应的匹配地址，得到比较结果，并基于比较结果，将原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，地址映射单元包括相互连接的比较单元和优先级单元；比较单元，用于比较原始地址和地址映射单元所对应的匹配地址，并将比较结果传输至优先级单元；优先级单元，用于根据比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号。
在一些实施例中，地址映射单元，具体用于，若比较结果为匹配时，将原始地址进行转换以生成映射地址。
在一些实施例中，地址映射单元，具体用于，基于地址映射单元的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，将原始地址进行转换以生成映射地址。
在一些实施例中，地址映射单元，具体用于，若比较结果为匹配、且各其他地址映射单元的比较结果均为不匹配时，将原始地址进行转换生成映射地址。
在一些实施例中，地址映射单元，具体用于，若比较结果为匹配、至少一个其他地址映射单元的比较结果为匹配、且至少一个其他地址映射单元的优先级均小于地址映射单元的优先级时，将原始地址进行转换以生成映射地址。
在一些实施例中，地址映射单元包括依次连接的比较单元、优先级单元和转换单元。
比较单元，用于比较原始地址和地址映射单元所对应的匹配地址，并将比较结果传输至优先级单元。
优先级单元，用于根据比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号。
转换单元，用于根据地址转换控制信号，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，地址映射单元包括比较单元和转换单元，地址转换电路还包括优先级单元；优先级单元分别与比较单元和转换单元连接。
比较单元，用于比较原始地址和地址映射单元所对应的匹配地址，并将比较结果传输至优先级单元。
优先级单元，用于根据比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号。
转换单元，用于根据地址转换控制信号，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，地址映射单元，用于将原始地址和地址映射单元所对应的匹配地址分别进行同一掩码操作后进行比较，并基于比较结果，将原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，多个地址映射单元与多个预配置的映射空间大小一一对应；地址映射单元，具体用于，根据与地址映射单元对应的映射空间大小，生成掩码；将原始地址与掩码进行位与运算，得到第一地址信号，并将匹配地址与掩码进行与运算，得到第二地址信号；比较第一地址信号与第二地址信号，得到比较结果；其中，当第一地址信号与第二地址信号一致时，比较结果为匹配。
在一些实施例中，多个地址映射单元分别与多个预配置的目的基地址一一对应；地址映射单元，具体用于，对掩码进行取反运算，得到取反后的掩码；将原始地址与取反后的掩码进行位与运算后生成映射地址的偏移量，并将地址映射单元所对应的目的基地址与映射地址的偏移量进行位或运算，以得到映射地址。
在一些实施例中，原始地址包括属性控制位；多个地址映射单元与多个预配置的属性标示位一一对应；地址映射单元，还用于，在原始地址的属性控制位与地址映射单元的属性标识位符合时，将原始地址进行转换。
在一些实施例中，地址映射单元包括依次连接的第一比较单元、第二比较单元和转换单元。
第一比较单元，用于比较原始地址和地址映射单元所对应的匹配地址以生成第一比较结果，并将第一比较结果传输至第二比较单元。
第二比较单元，用于当第一比较结果为匹配时，比较原始地址的属性控制位与地址映射单元的属性标识位以生成第二比较结果，并将第二比较结果传输至转换单元。
转换单元，用于根据第二比较结果，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，地址映射单元包括依次连接的第一比较单元、第二比较单元和转换单元。
第一比较单元，用于比较原始地址的属性控制位与地址映射单元的属性标识位以生成第一比较结果，并将第一比较结果传输至转换单元。
第二比较单元，用于当第一比较结果为匹配时，比较原始地址和地址映射单元所对应的匹配地址以生成第二比较结果，并将第二比较结果传输至转换单元。
转换单元，用于根据第二比较结果，对原始地址进行转换以生成映射地址，并将映射地址传输至输出总线。
在一些实施例中，属性控制位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位；属性标识位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位。
在一些实施例中，地址映射单元，具体用于：
在属性控制位为读控制位、且属性标识位为读控制位或读写控制位时，将原始地址进行转换。
或者，在属性控制位为写控制位、且属性标识位为写控制位或读写控制位时，将原始地址进行转换。
或者，在属性控制位为地址安全控制位、且属性标识位为地址安全控制位时，将原始地址进行转换。
在一些实施例中，地址映射单元，还用于：
在属性控制位为读控制位、且属性标识位为禁止读写控制位时，生成错误信号，并将错误信息存储至寄存器中。
或者，在属性控制位为写控制位、且属性标识位为禁止读写控制位时，生成错误信号，并将错误信息存储至寄存器中。
或者，在属性控制位为地址安全控制位、且属性标识位为地址不安全控制位时，生成错误信号，并将错误信息存储至寄存器中。
在一些实施例中，地址扩展装置3，还包括寄存器，寄存器地址转换电路连接；寄存器，用于存储地址转换电路的配置信息。
在一些实施例中，地址转换电路的配置信息包括以下的任意一种或多种：匹配地址、映射空间大小和目的基地址。
在一些实施例中，地址扩展装置3，还包括：输入缓存电路和输出缓存电路。
输入缓存电路分别与输入总线、至少一地址转换电路连接；输出缓存电路分别与至少一地址转换电路、输出总线连接。
输入缓存电路，用于将输入总线所传输的原始地址进行缓存和流水操作之后，将原始地址传输至地址转换电路。
输出缓存电路，用于将每一地址转换电路所输出的映射地址进行缓存和流水操作之后，将映射地址传输至输出总线。
在一些实施例中，寄存器分别与输入缓存电路、输出缓存电路连接；寄存器，用于存储给输入缓存电路和输出缓存电路的配置信息。
在一些实施例中，输入总线，还用于将外部待扩展设备输入的写入数据传输至输出总线；输出总线，还用于将写入数据传输至扩展存储空间的映射地址进行写入操作。
在一些实施例中，输入总线为以下总线中的任意一种：AXI总线、APB总线、AHB总线；输出总线为以下总线中的任意一种：AXI总线、APB总线、AHB总线。
在一些实施例中，地址扩展装置3，还包括：配置总线，配置总线与寄存器连接；配置总线，用于将外部处理设备所输入的配置信息，传输至寄存器中。
本实施例中，地址扩展系统由地址扩展装置3和存储器18构成，其中，地址扩展装置3与存储器18连接。地址扩展装置3可以采用图3-图8提供的任一地址扩展装置3，其实现原理和技术效果类似，此处不再赘述。
本实施例提供的地址扩展系统，由上述实施例中的地址扩展装置3和存储器18所构成；实现原理和技术效果，可以参见图3-图8所示的实施例，此处不再赘述。
图12为本申请一实施例提供的可移动平台的结构示意图，如图12所示，本实施例提供的可移动平台，包括机体19、设于机体19上的供电电池20、动力系统21、控制器22和如上实施例提供的地址扩展装置3。其中，供电电池20能够为动力系统21供电，动力系统21为可移动平台提供飞行动力。
在一些实施例中，机体19上还设置有存储器23，地址扩展装置3分别与控制器22和存储器23连接；控制器22通过地址扩展装置3能够对存储器23的存储单元进行访问。
在本实施例中，可以将上述实施例提供的地址扩展装置3，设置在可移动平台上。具体的，可移动平台包括机体19，在机体19上设置有供电电池20、动力系统21、控制器22和地址扩展装置3。
供电电池20用于为动力系统21供电，动力系统21用于为可移动平台提供飞行动力；动力系统21可以与控制器22连接，控制器22控制机体19的飞行过程；地址扩展装置3为可移动平台提供地址拓展。
可选的，机体19上还设置有存储器23，可以将地址扩展装置3与控制器22连接，并且将地址扩展装置3与存储器23连接；从而，控制器22通过地址扩展装置3能够对存储器23的存储单元进行访问。其中，地址扩展装置3可以采用图3-图8提供的任一地址扩展装置3，其实现原理和技术效果类似，此处不再赘述。
本实施例提供的可移动平台，在可移动平台的机体19中设置有上述实施例中的地址扩展装置3，实现原理和技术效果，可以参见图3-图8所示的实施例，此处不再赘述。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：只读内存(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (78)
1.一种地址扩展装置，其特征在于，包括输入总线、输出总线和至少一地址转换电路，每一所述地址转换电路分别与所述输入总线、所述输出总线连接；每一所述地址转换电路包括多个地址映射单元；
所述输入总线，用于将外部待扩展设备输入的原始地址传输至所述地址转换电路，以使得所述原始地址依次通过所述地址转换电路中的地址映射单元进行处理；
所述地址映射单元，用于根据所述原始地址，确定映射地址，并将所述映射地址传输至所述输出总线；
所述输出总线，用于将所述映射地址传输至预设的存储器，使得所述外部待扩展设备能够根据所述映射地址对所述存储器进行寻址操作。
2.根据权利要求1所述的装置，其特征在于，多个所述地址映射单元分别与多个预配置的匹配地址一一对应；
所述地址映射单元，具体用于比较所述原始地址和所述地址映射单元所对应的匹配地址，得到比较结果，并基于比较结果，将所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
3.根据权利要求2所述的装置，其特征在于，所述地址映射单元包括相互连接的比较单元和优先级单元；
所述比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址，并将比较结果传输至所述优先级单元；
所述优先级单元，用于根据所述比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号。
4.根据权利要求2所述的装置，其特征在于，所述地址映射单元，具体用于，若所述比较结果为匹配时，将所述原始地址进行转换以生成映射地址。
5.根据权利要求2所述的装置，其特征在于，所述地址映射单元，具体用于，基于所述地址映射单元的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，将所述原始地址进行转换以生成映射地址。
6.根据权利要求5所述的装置，其特征在于，所述地址映射单元，具体用于，若所述比较结果为匹配、且各所述其他地址映射单元的比较结果均为不匹配时，将所述原始地址进行转换生成所述映射地址。
7.根据权利要求5所述的装置，其特征在于，所述地址映射单元，具体用于，若所述比较结果为匹配、至少一个所述其他地址映射单元的比较结果为匹配、且至少一个所述其他地址映射单元的优先级均小于所述地址映射单元的优先级时，将所述原始地址进行转换以生成所述映射地址。
8.根据权利要求3所述的装置，其特征在于，所述地址映射单元包括依次连接的比较单元、优先级单元和转换单元；
所述比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址，并将比较结果传输至所述优先级单元；
所述优先级单元，用于根据所述比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号；
所述转换单元，用于根据所述地址转换控制信号，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
9.根据权利要求3所述的装置，其特征在于，所述地址映射单元包括比较单元和转换单元，所述地址转换电路还包括优先级单元；所述优先级单元分别与所述比较单元和转换单元连接；
所述比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址，并将比较结果传输至所述优先级单元；
所述优先级单元，用于根据所述比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号；
所述转换单元，用于根据所述地址转换控制信号，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
10.根据权利要求1-9任一项所述的装置，其特征在于，所述地址映射单元，用于将所述原始地址和所述地址映射单元所对应的匹配地址分别进行同一掩码操作后进行比较，并基于比较结果，将所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
11.根据权利要求10所述的装置，其特征在于，多个所述地址映射单元与多个预配置的映射空间大小一一对应；
所述地址映射单元，具体用于，根据与所述地址映射单元对应的映射空间大小，生成掩码；将所述原始地址与所述掩码进行位与运算，得到第一地址信号，并将所述匹配地址与所述掩码进行与运算，得到第二地址信号；比较所述第一地址信号与所述第二地址信号，得到所述比较结果；其中，当所述第一地址信号与所述第二地址信号一致时，所述比较结果为匹配。
12.根据权利要求10或11所述的装置，其特征在于，多个所述地址映射单元分别与多个预配置的目的基地址一一对应；
所述地址映射单元，具体用于，对所述掩码进行取反运算，得到取反后的掩码；将所述原始地址与所述取反后的掩码进行位与运算后生成所述映射地址的偏移量，并将所述地址映射单元所对应的目的基地址与所述映射地址的偏移量进行位或运算，以得到所述映射地址。
13.根据权利要求1-12任一项所述的装置，其特征在于，所述原始地址包括属性控制位；多个所述地址映射单元与多个预配置的属性标示位一一对应；
所述地址映射单元，还用于，在所述原始地址的属性控制位与所述地址映射单元的属性标识位符合时，将所述原始地址进行转换。
14.根据权利要求13所述的装置，其特征在于，所述地址映射单元包括依次连接的第一比较单元、第二比较单元和转换单元；
所述第一比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址以生成第一比较结果，并将所述第一比较结果传输至所述第二比较单元；
所述第二比较单元，用于当所述第一比较结果为匹配时，比较所述原始地址的属性控制位与所述地址映射单元的属性标识位以生成第二比较结果，并将所述第二比较结果传输至所述转换单元；
所述转换单元，用于根据所述第二比较结果，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
15.根据权利要求14所述的装置，其特征在于，所述地址映射单元包括依次连接的第一比较单元、第二比较单元和转换单元；
所述第一比较单元，用于比较所述原始地址的属性控制位与所述地址映射单元的属性标识位以生成第一比较结果，并将所述第一比较结果传输至所述转换单元；
所述第二比较单元，用于当所述第一比较结果为匹配时，比较所述原始地址和所述地址映射单元所对应的匹配地址以生成第二比较结果，并将所述第二比较结果传输至所述转换单元；
所述转换单元，用于根据所述第二比较结果，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
16.根据权利要求13所述的装置，其特征在于，所述属性控制位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位；
所述属性标识位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位。
17.根据权利要求13-16任一项所述的装置，其特征在于，所述地址映射单元，具体用于：
在所述属性控制位为读控制位、且所述属性标识位为读控制位或读写控制位时，将所述原始地址进行转换；
或者，在所述属性控制位为写控制位、且所述属性标识位为写控制位或读写控制位时，将所述原始地址进行转换；
或者，在所述属性控制位为地址安全控制位、且所述属性标识位为地址安全控制位时，将所述原始地址进行转换。
18.根据权利要求13-17任一项所述的装置，其特征在于，所述地址映射单元，还用于：
在所述属性控制位为读控制位、且所述属性标识位为禁止读写控制位时，生成错误信号，并将所述错误信息存储至寄存器中；
或者，在所述属性控制位为写控制位、且所述属性标识位为禁止读写控制位时，生成错误信号，并将所述错误信息存储至寄存器中；
或者，在所述属性控制位为地址安全控制位、且所述属性标识位为地址不安全控制位时，生成错误信号，并将所述错误信息存储至寄存器中。
19.根据权利要求1-18任一项所述的装置，其特征在于，所述装置，还包括寄存器，所述寄存器所述地址转换电路连接；
所述寄存器，用于存储所述地址转换电路的配置信息。
20.根据权利要求19所述的装置，其特征在于，所述地址转换电路的配置信息包括以下的任意一种或多种：匹配地址、映射空间大小和目的基地址。
21.根据权利要求1-20任一项所述的装置，其特征在于，所述装置，还包括：输入缓存电路和输出缓存电路；
所述输入缓存电路分别与所述输入总线、所述至少一地址转换电路连接；所述输出缓存电路分别与所述至少一地址转换电路、所述输出总线连接；
所述输入缓存电路，用于将所述输入总线所传输的所述原始地址进行缓存和流水操作之后，将所述原始地址传输至所述地址转换电路；
所述输出缓存电路，用于将每一所述地址转换电路所输出的映射地址进行缓存和流水操作之后，将所述映射地址传输至所述输出总线。
22.根据权利要求19所述的装置，其特征在于，所述寄存器分别与所述输入缓存电路、所述输出缓存电路连接；
所述寄存器，用于存储给所述输入缓存电路和所述输出缓存电路的配置信息。
23.根据权利要求1-22任一项所述的装置，其特征在于，所述输入总线，还用于将所述外部待扩展设备输入的写入数据传输至所述输出总线；
所述输出总线，还用于将所述写入数据传输至所述扩展存储空间的映射地址进行写入操作。
24.根据权利要求1-23任一项所述的装置，其特征在于，所述输入总线为以下总线中的任意一种：AXI总线、APB总线、AHB总线；
所述输出总线为以下总线中的任意一种：AXI总线、APB总线、AHB总线。
25.根据权利要求19所述的装置，其特征在于，所述装置，还包括：配置总线，所述配置总线与所述寄存器连接；
所述配置总线，用于将外部处理设备所输入的配置信息，传输至所述寄存器中。
26.一种地址扩展系统，其特征在于，包括地址扩展装置和外部待扩展设备；所述地址扩展装置与所述外部待扩展设备连接；其中，
所述地址扩展装置包括输入总线、输出总线和至少一地址转换电路，每一所述地址转换电路分别与所述输入总线、所述输出总线连接；每一所述地址转换电路包括多个地址映射单元；
所述输入总线，用于将所述外部待扩展设备输入的原始地址传输至所述地址转换电路，以使得所述原始地址依次通过所述地址转换电路中的地址映射单元进行处理；
所述地址映射单元，用于根据所述原始地址，确定映射地址，并将所述映射地址传输至所述输出总线；
所述输出总线，用于将所述映射地址传输至预设的存储器，使得所述外部待扩展设备能够根据所述映射地址对所述存储器进行寻址操作。
27.根据权利要求26所述的系统，其特征在于，多个所述地址映射单元分别与多个预配置的匹配地址一一对应；
所述地址映射单元，具体用于比较所述原始地址和所述地址映射单元所对应的匹配地址，得到比较结果，并基于比较结果，将所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
28.根据权利要求27所述的系统，其特征在于，所述地址映射单元包括相互连接的比较单元和优先级单元；
所述比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址，并将比较结果传输至所述优先级单元；
所述优先级单元，用于根据所述比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号。
29.根据权利要求27所述的系统，其特征在于，所述地址映射单元，具体用于，若所述比较结果为匹配时，将所述原始地址进行转换以生成映射地址。
30.根据权利要求27所述的系统，其特征在于，所述地址映射单元，具体用于，基于所述地址映射单元的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，将所述原始地址进行转换以生成映射地址。
31.根据权利要求30所述的系统，其特征在于，所述地址映射单元，具体用于，若所述比较结果为匹配、且各所述其他地址映射单元的比较结果均为不匹配时，将所述原始地址进行转换生成所述映射地址。
32.根据权利要求30所述的系统，其特征在于，所述地址映射单元，具体用于，若所述比较结果为匹配、至少一个所述其他地址映射单元的比较结果为匹配、且至少一个所述其他地址映射单元的优先级均小于所述地址映射单元的优先级时，将所述原始地址进行转换以生成所述映射地址。
33.根据权利要求28所述的系统，其特征在于，所述地址映射单元包括依次连接的比较单元、优先级单元和转换单元；
所述比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址，并将比较结果传输至所述优先级单元；
所述优先级单元，用于根据所述比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号；
所述转换单元，用于根据所述地址转换控制信号，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
34.根据权利要求28所述的系统，其特征在于，所述地址映射单元包括比较单元和转换单元，所述地址转换电路还包括优先级单元；所述优先级单元分别与所述比较单元和转换单元连接；
所述比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址，并将比较结果传输至所述优先级单元；
所述优先级单元，用于根据所述比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号；
所述转换单元，用于根据所述地址转换控制信号，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
35.根据权利要求26-34任一项所述的系统，其特征在于，所述地址映射单元，用于将所述原始地址和所述地址映射单元所对应的匹配地址分别进行同一掩码操作后进行比较，并基于比较结果，将所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
36.根据权利要求35所述的系统，其特征在于，多个所述地址映射单元与多个预配置的映射空间大小一一对应；
所述地址映射单元，具体用于，根据与所述地址映射单元对应的映射空间大小，生成掩码；将所述原始地址与所述掩码进行位与运算，得到第一地址信号，并将所述匹配地址与所述掩码进行与运算，得到第二地址信号；比较所述第一地址信号与所述第二地址信号，得到所述比较结果；其中，当所述第一地址信号与所述第二地址信号一致时，所述比较结果为匹配。
37.根据权利要求35或36所述的系统，其特征在于，多个所述地址映射单元分别与多个预配置的目的基地址一一对应；
所述地址映射单元，具体用于，对所述掩码进行取反运算，得到取反后的掩码；将所述原始地址与所述取反后的掩码进行位与运算后生成所述映射地址的偏移量，并将所述地址映射单元所对应的目的基地址与所述映射地址的偏移量进行位或运算，以得到所述映射地址。
38.根据权利要求26-37任一项所述的系统，其特征在于，所述原始地址包括属性控制位；多个所述地址映射单元与多个预配置的属性标示位一一对应；
所述地址映射单元，还用于，在所述原始地址的属性控制位与所述地址映射单元的属性标识位符合时，将所述原始地址进行转换。
39.根据权利要求38所述的系统，其特征在于，所述地址映射单元包括依次连接的第一比较单元、第二比较单元和转换单元；
所述第一比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址以生成第一比较结果，并将所述第一比较结果传输至所述第二比较单元；
所述第二比较单元，用于当所述第一比较结果为匹配时，比较所述原始地址的属性控制位与所述地址映射单元的属性标识位以生成第二比较结果，并将所述第二比较结果传输至所述转换单元；
所述转换单元，用于根据所述第二比较结果，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
40.根据权利要求39所述的系统，其特征在于，所述地址映射单元包括依次连接的第一比较单元、第二比较单元和转换单元；
所述第一比较单元，用于比较所述原始地址的属性控制位与所述地址映射单元的属性标识位以生成第一比较结果，并将所述第一比较结果传输至所述转换单元；
所述第二比较单元，用于当所述第一比较结果为匹配时，比较所述原始地址和所述地址映射单元所对应的匹配地址以生成第二比较结果，并将所述第二比较结果传输至所述转换单元；
所述转换单元，用于根据所述第二比较结果，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
41.根据权利要求38所述的系统，其特征在于，所述属性控制位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位；
所述属性标识位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位。
42.根据权利要求38-41任一项所述的系统，其特征在于，所述地址映射单元，具体用于：
在所述属性控制位为读控制位、且所述属性标识位为读控制位或读写控制位时，将所述原始地址进行转换；
或者，在所述属性控制位为写控制位、且所述属性标识位为写控制位或读写控制位时，将所述原始地址进行转换；
或者，在所述属性控制位为地址安全控制位、且所述属性标识位为地址安全控制位时，将所述原始地址进行转换。
43.根据权利要求38-42任一项所述的系统，其特征在于，所述地址映射单元，还用于：
在所述属性控制位为读控制位、且所述属性标识位为禁止读写控制位时，生成错误信号，并将所述错误信息存储至寄存器中；
或者，在所述属性控制位为写控制位、且所述属性标识位为禁止读写控制位时，生成错误信号，并将所述错误信息存储至寄存器中；
或者，在所述属性控制位为地址安全控制位、且所述属性标识位为地址不安全控制位时，生成错误信号，并将所述错误信息存储至寄存器中。
44.根据权利要求26-43任一项所述的系统，其特征在于，所述括地址扩展装置，还包括寄存器，所述寄存器所述地址转换电路连接；
所述寄存器，用于存储所述地址转换电路的配置信息。
45.根据权利要求44所述的系统，其特征在于，所述地址转换电路的配置信息包括以下的任意一种或多种：匹配地址、映射空间大小和目的基地址。
46.根据权利要求26-45任一项所述的系统，其特征在于，所述括地址扩展装置，还包括：输入缓存电路和输出缓存电路；
所述输入缓存电路分别与所述输入总线、所述至少一地址转换电路连接；所述输出缓存电路分别与所述至少一地址转换电路、所述输出总线连接；
所述输入缓存电路，用于将所述输入总线所传输的所述原始地址进行缓存和流水操作之后，将所述原始地址传输至所述地址转换电路；
所述输出缓存电路，用于将每一所述地址转换电路所输出的映射地址进行缓存和流水操作之后，将所述映射地址传输至所述输出总线。
47.根据权利要求44所述的系统，其特征在于，所述寄存器分别与所述输入缓存电路、所述输出缓存电路连接；
所述寄存器，用于存储给所述输入缓存电路和所述输出缓存电路的配置信息。
48.根据权利要求26-47任一项所述的系统，其特征在于，所述输入总线，还用于将所述外部待扩展设备输入的写入数据传输至所述输出总线；
所述输出总线，还用于将所述写入数据传输至所述扩展存储空间的映射地址进行写入操作。
49.根据权利要求26-48任一项所述的系统，其特征在于，所述输入总线为以下总线中的任意一种：AXI总线、APB总线、AHB总线；
所述输出总线为以下总线中的任意一种：AXI总线、APB总线、AHB总线。
50.根据权利要求44所述的系统，其特征在于，所述括地址扩展装置，还包括：配置总线，所述配置总线与所述寄存器连接；
所述配置总线，用于将外部处理设备所输入的配置信息，传输至所述寄存器中。
51.根据权利要求26-50任一项所述的系统，其特征在于，所述系统，还包括存储器；所述存储器与所述输出总线连接；
所述存储器，用于存储所述映射地址。
52.一种地址扩展系统，其特征在于，包括地址扩展装置和存储器；所述地址扩展装置与所述存储器连接；其中，
所述地址扩展装置包括输入总线、输出总线和至少一地址转换电路，每一所述地址转换电路分别与所述输入总线、所述输出总线连接；每一所述地址转换电路包括多个地址映射单元；
所述输入总线，用于将外部待扩展设备输入的原始地址传输至所述地址转换电路，以使得所述原始地址依次通过所述地址转换电路中的地址映射单元进行处理；
所述地址映射单元，用于根据所述原始地址，确定映射地址，并将所述映射地址传输至所述输出总线；
所述输出总线，用于将所述映射地址传输至预设的存储器，使得所述外部待扩展设备能够根据所述映射地址对所述存储器进行寻址操作。
53.根据权利要求52所述的系统，其特征在于，多个所述地址映射单元分别与多个预配置的匹配地址一一对应；
所述地址映射单元，具体用于比较所述原始地址和所述地址映射单元所对应的匹配地址，得到比较结果，并基于比较结果，将所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
54.根据权利要求53所述的系统，其特征在于，所述地址映射单元包括相互连接的比较单元和优先级单元；
所述比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址，并将比较结果传输至所述优先级单元；
所述优先级单元，用于根据所述比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号。
55.根据权利要求53所述的系统，其特征在于，所述地址映射单元，具体用于，若所述比较结果为匹配时，将所述原始地址进行转换以生成映射地址。
56.根据权利要求53所述的系统，其特征在于，所述地址映射单元，具体用于，基于所述地址映射单元的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，将所述原始地址进行转换以生成映射地址。
57.根据权利要求56所述的系统，其特征在于，所述地址映射单元，具体用于，若所述比较结果为匹配、且各所述其他地址映射单元的比较结果均为不匹配时，将所述原始地址进行转换生成所述映射地址。
58.根据权利要求56所述的系统，其特征在于，所述地址映射单元，具体用于，若所述比较结果为匹配、至少一个所述其他地址映射单元的比较结果为匹配、且至少一个所述其他地址映射单元的优先级均小于所述地址映射单元的优先级时，将所述原始地址进行转换以生成所述映射地址。
59.根据权利要求54所述的系统，其特征在于，所述地址映射单元包括依次连接的比较单元、优先级单元和转换单元；
所述比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址，并将比较结果传输至所述优先级单元；
所述优先级单元，用于根据所述比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号；
所述转换单元，用于根据所述地址转换控制信号，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
60.根据权利要求54所述的系统，其特征在于，所述地址映射单元包括比较单元和转换单元，所述地址转换电路还包括优先级单元；所述优先级单元分别与所述比较单元和转换单元连接；
所述比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址，并将比较结果传输至所述优先级单元；
所述优先级单元，用于根据所述比较单元输出的比较结果、其他地址映射单元的比较结果及预置的各地址映射单元的优先级信息，生成地址转换控制信号；
所述转换单元，用于根据所述地址转换控制信号，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
61.根据权利要求52-60任一项所述的系统，其特征在于，所述地址映射单元，用于将所述原始地址和所述地址映射单元所对应的匹配地址分别进行同一掩码操作后进行比较，并基于比较结果，将所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
62.根据权利要求61所述的系统，其特征在于，多个所述地址映射单元与多个预配置的映射空间大小一一对应；
所述地址映射单元，具体用于，根据与所述地址映射单元对应的映射空间大小，生成掩码；将所述原始地址与所述掩码进行位与运算，得到第一地址信号，并将所述匹配地址与所述掩码进行与运算，得到第二地址信号；比较所述第一地址信号与所述第二地址信号，得到所述比较结果；其中，当所述第一地址信号与所述第二地址信号一致时，所述比较结果为匹配。
63.根据权利要求61或62所述的系统，其特征在于，多个所述地址映射单元分别与多个预配置的目的基地址一一对应；
所述地址映射单元，具体用于，对所述掩码进行取反运算，得到取反后的掩码；将所述原始地址与所述取反后的掩码进行位与运算后生成所述映射地址的偏移量，并将所述地址映射单元所对应的目的基地址与所述映射地址的偏移量进行位或运算，以得到所述映射地址。
64.根据权利要求52-63任一项所述的系统，其特征在于，所述原始地址包括属性控制位；多个所述地址映射单元与多个预配置的属性标示位一一对应；
所述地址映射单元，还用于，在所述原始地址的属性控制位与所述地址映射单元的属性标识位符合时，将所述原始地址进行转换。
65.根据权利要求64所述的系统，其特征在于，所述地址映射单元包括依次连接的第一比较单元、第二比较单元和转换单元；
所述第一比较单元，用于比较所述原始地址和所述地址映射单元所对应的匹配地址以生成第一比较结果，并将所述第一比较结果传输至所述第二比较单元；
所述第二比较单元，用于当所述第一比较结果为匹配时，比较所述原始地址的属性控制位与所述地址映射单元的属性标识位以生成第二比较结果，并将所述第二比较结果传输至所述转换单元；
所述转换单元，用于根据所述第二比较结果，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
66.根据权利要求65所述的系统，其特征在于，所述地址映射单元包括依次连接的第一比较单元、第二比较单元和转换单元；
所述第一比较单元，用于比较所述原始地址的属性控制位与所述地址映射单元的属性标识位以生成第一比较结果，并将所述第一比较结果传输至所述转换单元；
所述第二比较单元，用于当所述第一比较结果为匹配时，比较所述原始地址和所述地址映射单元所对应的匹配地址以生成第二比较结果，并将所述第二比较结果传输至所述转换单元；
所述转换单元，用于根据所述第二比较结果，对所述原始地址进行转换以生成所述映射地址，并将所述映射地址传输至所述输出总线。
67.根据权利要求64所述的系统，其特征在于，所述属性控制位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位；
所述属性标识位为以下的任意一种或多种：读控制位、写控制位、读写控制位和地址安全控制位。
68.根据权利要求64-67任一项所述的系统，其特征在于，所述地址映射单元，具体用于：
在所述属性控制位为读控制位、且所述属性标识位为读控制位或读写控制位时，将所述原始地址进行转换；
或者，在所述属性控制位为写控制位、且所述属性标识位为写控制位或读写控制位时，将所述原始地址进行转换；
或者，在所述属性控制位为地址安全控制位、且所述属性标识位为地址安全控制位时，将所述原始地址进行转换。
69.根据权利要求64-68任一项所述的系统，其特征在于，所述地址映射单元，还用于：
在所述属性控制位为读控制位、且所述属性标识位为禁止读写控制位时，生成错误信号，并将所述错误信息存储至寄存器中；
或者，在所述属性控制位为写控制位、且所述属性标识位为禁止读写控制位时，生成错误信号，并将所述错误信息存储至寄存器中；
或者，在所述属性控制位为地址安全控制位、且所述属性标识位为地址不安全控制位时，生成错误信号，并将所述错误信息存储至寄存器中。
70.根据权利要求52-69任一项所述的系统，其特征在于，所述地址扩展装置，还包括寄存器，所述寄存器所述地址转换电路连接；
所述寄存器，用于存储所述地址转换电路的配置信息。
71.根据权利要求70所述的系统，其特征在于，所述地址转换电路的配置信息包括以下的任意一种或多种：匹配地址、映射空间大小和目的基地址。
72.根据权利要求52-71任一项所述的系统，其特征在于，所述地址扩展装置，还包括：输入缓存电路和输出缓存电路；
所述输入缓存电路分别与所述输入总线、所述至少一地址转换电路连接；所述输出缓存电路分别与所述至少一地址转换电路、所述输出总线连接；
所述输入缓存电路，用于将所述输入总线所传输的所述原始地址进行缓存和流水操作之后，将所述原始地址传输至所述地址转换电路；
所述输出缓存电路，用于将每一所述地址转换电路所输出的映射地址进行缓存和流水操作之后，将所述映射地址传输至所述输出总线。
73.根据权利要求70所述的系统，其特征在于，所述寄存器分别与所述输入缓存电路、所述输出缓存电路连接；
所述寄存器，用于存储给所述输入缓存电路和所述输出缓存电路的配置信息。
74.根据权利要求52-73任一项所述的系统，其特征在于，所述输入总线，还用于将所述外部待扩展设备输入的写入数据传输至所述输出总线；
所述输出总线，还用于将所述写入数据传输至所述扩展存储空间的映射地址进行写入操作。
75.根据权利要求52-74任一项所述的系统，其特征在于，所述输入总线为以下总线中的任意一种：AXI总线、APB总线、AHB总线；
所述输出总线为以下总线中的任意一种：AXI总线、APB总线、AHB总线。
76.根据权利要求70所述的系统，其特征在于，所述地址扩展装置，还包括：配置总线，所述配置总线与所述寄存器连接；
所述配置总线，用于将外部处理设备所输入的配置信息，传输至所述寄存器中。
77.一种可移动平台，其特征在于，包括机体、设于所述机体上的供电电池、动力系统、控制器和如权利要求1-25任一项所述的地址扩展装置，所述供电电池能够为所述动力系统供电，所述动力系统为所述可移动平提供飞行动力。
78.根据权利要求77所述的可移动平台，其特征在于，所述机体上还设置有存储器，所述地址扩展装置分别与所述控制器和存储器连接；所述控制器通过所述地址扩展装置能够对所述存储器的存储单元进行访问。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2019/092886 WO2020258062A1 (zh) | 2019-06-26 | 2019-06-26 | 地址扩展装置、系统和可移动平台 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111712805A true CN111712805A (zh) | 2020-09-25 |
Family
ID=72537154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980012299.3A Pending CN111712805A (zh) | 2019-06-26 | 2019-06-26 | 地址扩展装置、系统和可移动平台 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111712805A (zh) |
| WO (1) | WO2020258062A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114610667A (zh) * | 2022-05-10 | 2022-06-10 | 沐曦集成电路(上海)有限公司 | 复用数据总线装置和芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290104A (en) * | 1979-01-02 | 1981-09-15 | Honeywell Information Systems Inc. | Computer system having a paging apparatus for mapping virtual addresses to real addresses for a memory of a multiline communications controller |
| CN102187398A (zh) * | 2008-10-15 | 2011-09-14 | 美光科技公司 | 固态存储装置中的热存储器块表 |
| CN104679481A (zh) * | 2013-11-27 | 2015-06-03 | 上海芯豪微电子有限公司 | 一种指令集转换系统和方法 |
| US20170315912A1 (en) * | 2016-04-27 | 2017-11-02 | Oracle International Corporation | Address Space Expander for a Processor |
| CN109144901A (zh) * | 2018-10-10 | 2019-01-04 | 古进 | 公式化虚拟地址转换 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1004945B (zh) * | 1985-04-01 | 1989-08-02 | 国际商业机器公司 | 地址控制装置 |
| CN105955892A (zh) * | 2016-04-25 | 2016-09-21 | 浪潮电子信息产业股份有限公司 | 一种计算机系统中地址空间的扩展方法 |
-
2019
- 2019-06-26 CN CN201980012299.3A patent/CN111712805A/zh active Pending
- 2019-06-26 WO PCT/CN2019/092886 patent/WO2020258062A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4290104A (en) * | 1979-01-02 | 1981-09-15 | Honeywell Information Systems Inc. | Computer system having a paging apparatus for mapping virtual addresses to real addresses for a memory of a multiline communications controller |
| CN102187398A (zh) * | 2008-10-15 | 2011-09-14 | 美光科技公司 | 固态存储装置中的热存储器块表 |
| CN104679481A (zh) * | 2013-11-27 | 2015-06-03 | 上海芯豪微电子有限公司 | 一种指令集转换系统和方法 |
| US20170315912A1 (en) * | 2016-04-27 | 2017-11-02 | Oracle International Corporation | Address Space Expander for a Processor |
| CN109144901A (zh) * | 2018-10-10 | 2019-01-04 | 古进 | 公式化虚拟地址转换 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114610667A (zh) * | 2022-05-10 | 2022-06-10 | 沐曦集成电路(上海)有限公司 | 复用数据总线装置和芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020258062A1 (zh) | 2020-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11599490B1 (en) | Packet queueing for network device | |
| US11385795B2 (en) | Method and apparatus to enable individual non volatile memory express (NVMe) input/output (IO) queues on differing network addresses of an NVMe controller | |
| US20090265488A1 (en) | Device, system, and method of communicating keyboard-video-mouse (kvm) information | |
| US10402119B2 (en) | Data format conversion apparatus and method and buffer chip | |
| US10754797B1 (en) | Consolidating write transactions for a network device | |
| KR102610823B1 (ko) | 네트워크 어드레스 변환을 위한 통신 시스템 및 방법 | |
| US10817448B1 (en) | Reducing read transactions to peripheral devices | |
| US10013388B1 (en) | Dynamic peer-to-peer configuration | |
| KR20140018813A (ko) | 동적 메모리 재할당 관리 방법과 상기 방법을 수행할 수 있는 장치 | |
| US11086801B1 (en) | Dynamic resource management of network device | |
| US11483280B2 (en) | Method of translating IP packet for tethering service, communication system and electronic device for performing the same | |
| CN116325690A (zh) | 用于对多个元素进行编码的单个字段 | |
| US8832685B2 (en) | Virtual network packet transfer size manager | |
| US10769073B2 (en) | Bandwidth-based selective memory channel connectivity on a system on chip | |
| CN111712805A (zh) | 地址扩展装置、系统和可移动平台 | |
| US9602464B2 (en) | Apparatus, system and method for allocating identifiers to components of a control system | |
| US11467998B1 (en) | Low-latency packet processing for network device | |
| US9898222B2 (en) | SoC fabric extensions for configurable memory maps through memory range screens and selectable address flattening | |
| US11144368B2 (en) | Providing self-resetting multi-producer multi-consumer semaphores in distributed processor-based systems | |
| US20190166090A1 (en) | Communication system and method for network address translation | |
| US20190042482A1 (en) | Integration of disparate system architectures using configurable isolated memory regions and trust domain conversion bridge | |
| CN110647355B (zh) | 数据处理器和数据处理方法 | |
| KR20180129146A (ko) | 컴퓨터간 메모리 공유 장치 및 방법 | |
| WO2019051695A1 (zh) | 一种资源指示方法、设备和计算机存储介质 | |
| US9785592B2 (en) | High density mapping for multiple converter samples in multiple lane interface |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200925 |