CN111694309A

CN111694309A - 一种fpga线上平台的实现方法

Info

Publication number: CN111694309A
Application number: CN202010558894.1A
Authority: CN
Inventors: 卢建良; 张灏文; 陈翊辉; 樊金昊; 徐亦舜; 何旭; 朱恩佐
Original assignee: University of Science and Technology of China USTC
Current assignee: University of Science and Technology of China USTC
Priority date: 2020-06-18
Filing date: 2020-06-18
Publication date: 2020-09-22

Abstract

本发明公开了一种FPGA线上平台的实现方法，包括：建模线上FPGA开发板，外设包含多个LED灯及相同数目的开关、以及多个数码管，通过编写XDC文件对线上FPGA开发板中数码管的管脚进行约束；构建服务器，接收用户通过网页端发送的控制命令，并传输给线上FPGA开发板的控制端，从而实现线上FPGA开发板的控制；以及接收线上FPGA开发板的状态信息并进行处理后，以流式信号的形式反馈给网页端进行状态展示。通过使用线上平台进行FPGA的开发，可以帮助学生更加直观的、方便的使用，学生只需要通过网页端即可以获取到开发板，而不需要随时随地携带一块开发板来进行使用。由于开发板进行了统一的管理，硬件的损坏也随之降低，对于一些本身不合理的操作也有了一定的保障机制。

Description

一种FPGA线上平台的实现方法

技术领域

本发明涉及FPGA开发技术领域，尤其涉及一种FPGA线上平台的实现方法。

背景技术

在教学使用中，通常使用的是FPGA的硬件开发板来帮助学习数字电路，计算机组成原理等课程。如果采用实体的开发板，无疑要为每位同学配备一块开发板，潜在的成本过高。

同时，由于学生在具体使用时并不是所有时候都需要使用开发板来实现具体的烧写和开发，FPGA开发板的利用率普遍偏低，还常常伴随着开发板硬件的损坏。除此之外，学生的流动性导致开发板还要反复的上交和发放，不便于FPGA开发板的管理。

发明内容

本发明的目的是提供一种FPGA线上平台的实现方法，可以高效通过FPGA的线上平台更加合理地利用FPGA资源，可以成本，利于维护和管理FPGA开发板的情况，直观使用FPGA的开发板。

本发明的目的是通过以下技术方案实现的：

一种FPGA线上平台的实现方法，包括：

建模线上FPGA开发板，其外设包含多个LED灯及相同数目的开关、以及多个数码管，并通过编写XDC文件对线上FPGA开发板中数码管的管脚进行约束；

构建服务器，用于接收用户通过网页端发送的控制命令，并传输给线上FPGA开发板的控制端，从而实现线上FPGA开发板的控制；以及接收线上FPGA开发板的状态信息并进行处理后，以流式信号的形式反馈给网页端进行状态展示。

由上述本发明提供的技术方案可以看出，使用线上平台进行FPGA的开发，可以帮助学生更加直观的、方便的使用，学生只需要通过网页端即可以获取到开发板，而不需要随时随地携带一块开发板来进行使用。由于开发板进行了统一的管理，硬件的损坏也随之降低，对于一些本身不合理的操作也有了一定的保障机制。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为本发明实施例提供的一种FPGA线上平台的实现方法的流程图；

图2为本发明实施例提供的线上FPGA开发板的样式示意图；

图3为本发明实施例提供的XDC文件内容示意图；

图4为本发明实施例提供的FPGA的数码管原理示意图；

图5为本发明实施例提供的web的框架示意图；

图6为本发明实施例提供的网络服务器框架示意图；

图7为本发明实施例提供的网页端显示与操作界面的示意图；

图8为本发明实施例提供的七段数码管的显示和4个数码管显示不同的数据的示意图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

本发明实施例提供一种FPGA线上平台的实现方法，可以高效通过FPGA的线上平台更加合理地利用FPGA资源，降低具体的使用成本，利于维护和管理FPGA开发板的情况，直观使用FPGA的开发板。在具体使用的时候，也希望给用户带来更好的用户体验，希望可以每次在具体使用的时候尽量做到明确、方便、快捷的使用体验，也希望这样的FPGA使用可以被更好的情况中进行使用。

如图1所示，本发明实施例提供的一种FPGA线上平台的实现方法主要包括：

1、建模线上FPGA开发板，其外设包含多个LED灯及相同数目的开关、以及多个数码管，并通过编写XDC文件对线上FPGA开发板中数码管的管脚进行约束。

本发明实施例中，就FPGA的数码管本身的形状进行了建模，以本发明所使用平台的硬件板卡为例，配备了开关、LED灯、数码管等多种基本外设，还支持USB、RJ45、VGA等多种通用接口，以及一定数量的GPIO接口，此外还放置了一颗128MB的DDR内存颗粒。用户不仅可以在该开发板上完成各种数字逻辑实验，还可以搭建一个完整的片上系统(SOC)，运行操作系统，进行单片机或嵌入式系统的开发，功能非常强大。

由于在具体使用的时候，通常不会使用它所有的功能，最常用使用的交互设备就是上面的开关、LED灯和数码管。所以，也把这三类外设作为建模的主要对象。所以，对于线上的FPGA开发板进行了一定的简化，具体的开发板的样式可以如图2所示。从图2中看出线上FPGA开发板保留了8个LED灯(led0～led7)，8个开关(sw0～sw7)，1个独立的数码管和4端数码管。这样的构建也是为了让用户在使用FPGA线上版本的时候可以更加简单明了地操作所需要的硬件，所以做这样的简化也是非常合情合理的。除此之外，由于对开发板进行了一定的简化，也不一定要局限于原来的管脚了，如图3所示，也对FPGA的XDC文件进行了修改，使用在常见的FPGA编程中不常使用到I/O接口(如图3中的JD接口)来映射LED和开关接口。这也是为了帮助用户更加简单明了地进行使用。在具体使用的过程中，开关、LED还有数码管是使用上最频繁的内容。所以，也是最有必要进行封装的硬件设施。同时，也简单修改了配置文件，使得他更加适合在网上的使用。做出上述的修改，主要的目的还是为了让FPGA当前状态信息更好地可以在线上显示。因为，相比于LED、开关、数码管接口，I/O接口的敏感程度上是有很大的优势的。

同时，本发明也不是简单地直接烧写硬件数码管的方式来作用在线上版本的FPGA上，这一点主要的考虑是因为在线上版本的使用时还是有一定局限性的。由于页面的大小和排版限制，难以将一个立体的FPGA开发板的所有功能一样俱全地放到线上版本上，同时由于在建立连接时，其实也使用服务器接收和发送数字信号，再对数字信号进行处理，所以使用的管脚在数量上就受到了限制，不再能非常自如地使用本身FPGA所有的管脚了。

至于对于数码管的流式输出，首先，需要先了解一下FPGA的数码管原理。

在4种基本外设中，数码管电路最为复杂。开发板上两类数码管都可以使用共阳极数码管，如图4所示，以8个数码管为例进行介绍：FPGA管脚通过三极管放大电路控制数码管的位选择信号，每个管脚对应一个数码管，通过分析电路可以发现，当对应管脚为低电平时，三极管导通，数码管位选择信号有效。数码管的段选择信号是共用的，每个段选择信号都同时控制8个数码管对应的段，低电平有效。经分析可知，数码管的位选和段选信号均为低电平有效，同时为零时对应数码管的相应段点亮，否则不亮。

针对这样的特性，进行了比较合理的建模：

同样也建立了一个和上述一样的一个七段数码管(也即图2所示的segplay下方的数码管)，它的原理即为普通正常数码管扫描的原理。众所周知，写入的其实只是一个数字信号，所以在具体处理的时候最关键的也就是对数字信号的处理。线上FPGA开发板的控制端会读出当前信号的内容，并且重新写入到七段数码管上，值得注意的是其实每一次读出的都是一个静态的数码管当前显示的内容，由于读入的过程是持续进行的，当前时刻写入的信号添加在上一时刻写入信号的末尾，所以才会产生动态的效果。

同时，也注意到，在具体的实际应用中，数码管大部分时间显示的都是十六进制下的数字，所以主要写入的内容只需要4位表示16个数就完全足够了。由于之前所提及的网页版的管教数量有限，希望可以尽量合理并且多地利用仅有的资源，所以对现有的资源进行了一下整合：利用4位直接写入16个不同数字无疑是最简单的控制，根据这个思路，用有限的资源也表示了4位的数码管(也即图2所示的hexplay的数码管，hexplay代表着所写入的是16进制下的数字)。这样的话，线上的资源目前是8个开关，正好可以做到4位控制点亮数码管的数量(0，1表示某个特定被控制的数码管)，4位来控制数码管显示的数字，对应即为通常实际应用中的数字表示的情况。

2、构建服务器，用于接收用户通过网页端发送的控制命令，并传输给线上FPGA开发板的控制端，从而实现线上FPGA开发板的控制；以及接收线上FPGA开发板的状态信息并进行处理后，以流式信号的形式反馈给网页端进行状态展示。

如图5所示，示例性的给出了具体的web的框架，选用的是类似Django的框架，Django的框架是一个MTV的模式，这样的好处是分开了model(M)，Template(T)，View(V)，这使得本发明在开发时需要考虑的内容较少了。可以通过这种解耦合的方式，来降低平台开发的难度。例如，我们在具体的数据库设计(model)的时候，就不需要判断具体的其他模块是否正确。本发明实施例中，可以选用树莓派作为服务器，树莓派本身的价格便宜，也是一个比较容易编写和扩展的设备。这样的话，把它作为服务器无疑是一个非常优越的选择。

对于如何在网页上传输本发明所需的流式信号，本发明采用的是不断进行修改本身的一个管脚的方式(也即前文提到的编写XDC文件对线上FPGA开发板中数码管的管脚进行约束)，来重写网站的方式。对于从FPGA管脚处采样到的数据，会将其缓存起来，然后在时间维度上进行平滑处理，再显示在网页端的外设上，从而避免了显示不流畅、闪烁、突变等各类异常状况。

由于本身在网页上写入时有一定的延迟，每次写入的时间经过测试大致时可以在ms级别的，这也和本发明利用的架构有关，在这部分的内容，调用了tornado的包，这是一个非阻塞式的服务器，也是在web开发中非常常见的一个工具包。Tornado每秒可以处理数以千计的连接，对于实时Web服务来说Tornado确实是一个理想的Web框架。在选用它的时候，考虑到了本发明是一个有一定连接量需求的一个请求。在具体使用的过程中，这个工具包也编程带来了不小的优势。Tornado是异步非阻塞式服务器，得益于非阻塞式和对epoll模型的运用，Tornado是实时Web服务的一个理想框架，它非常适合开发长轮询、WebSocket和需要与每个用户建立持久连接的应用。它的负载能力强，不依赖多进程或多线程，这给本发明的开发带了不小的便利。

Tornado龙卷风是一个开源的网络服务器框架，它大致的设计思路是按照图6中所示的方式。它的好处是比较适合去做一些网站或者App后端微服务，它本身具有微框架、高性能的特点，所以作为用来处理流式数据的工具包是十分合适的。同时，它也有非阻塞异步的好处，这对于具体使用的时候的应用有了很大的帮助。这对于本平台来说是有很大的好处的：FPGA的线上平台，对于实时性是有一定的要求的。必须保证数据可以有序地、及时地送达用户手中。所以，对于最新产生的数据希望可以更快、更好的处理(这也是需要Tornado这个框架的原因)。可以通过这个框架，来更快地处理平台产生的新的数据，来达到动态显示FPGA状态的目的。

本发明实施例中所涉及的重要代码段和注释如下：

其中，第一个函数read_all_pins的目的是为了让平台读取每一个管脚的信号，们希望得到每个管脚最大的内部超时的时间。第二个函数send_notify_socket的目的是为了去管理每一个管教上的信号变化，如果出现变化，则会给出相应的提示。

如图7所示，为网页端显示与操作界面的示意图：网页端上设有与每一LED灯相对应的状态显示栏、与每一页开关相对应的状态显示与控制栏、与每一数码管相对应的状态显示栏、以及以波形展示的一段时间内收发信号的显示栏(底部)。可以通过顶部的按钮来选择上传的文件，并且提交。也可以在右侧的命令行中查看当前的状态信息。

底部的显示栏通过波形展示一段时间内收发信号，主要为了用户可以更加直观的观察之前发生何种操作信息。因为在硬件的FPGA编程上，经常发现信号一闪而过，用户难以了解器件产生了何种操作信息，这也是设置底部显示栏的主要目的。

下面以一个具体的示例进行说明。

在实际应用中，可以先通过点击网页端的acquire按钮来获取具体的设备。之后，才真正建立一个socket的链接，树莓派(服务器)也会对应去获取设备(即线上FPGA开发板)。同时，如果一个用户长期占用一个设备，但是未产生任何操作，服务器也会对应的认为该用户已经不再需要使用相关设备了，此时，服务器也会解放出设备。这也是具体使用的时候为了更好的利用有限的资源来做出的调整。

在具体的使用的时候，同时可以显示当前数码管的输出和对七位数码管的控制。如之前所述，本发明可以同时控制一个7段数码管的显示和4个数码管显示不同的数据。如图8的(a)、(b)两部分的示例所示，本发明可以很轻松的适应不同的情况。通过控制7段数码管，独立地输出任意一个想要的数码管信号，同样也可以通过4个数码管来显示一个十六进制下的我们想要的数字内容。同时，如果是具体观测的话也可以发现，由于和时钟信号相关，需要保证顺序一致，这样的设计可以非常容易地编写一个时钟信号相关的信号的需求，因为我们的架构决定了我们可以非阻塞地读取我们的内容。通过不断更新最新的数据，来满足FPGA线上平台输出的内容是有效的。在具体的数字电路中，时序逻辑对于信号的先后也是有很明确的要求的。

由于本发明解决的问题是对于有限资源的利用，以及对具体数据的传输，在具体使用的时候也是考虑的，通过之前所说的服务器架构，一直会去查询当前树莓派(服务器)的状态，如果一直没有进行编程的话，也会去主动地考虑解除链接，让有限资源的利用可以最大化。我们对于这部分内容支持，所使用的web框架大致如下：

对于上述的代码，可以对应通过设置on_message函数的不同状态来选择对应树莓派的操作，可以控制查看状态信息，或者取消查看。也可以通过open和on_close的函数来控制树莓派的开关。

本发明实施例上述方案，使用线上平台进行FPGA的开发，可以帮助学生更加直观的、方便的使用，学生只需要通过网页端即可以获取到开发板，而不需要随时随地携带一块开发板来进行使用。由于开发板进行了统一的管理，硬件的损坏也随之降低，对于一些本身不合理的操作也有了一定的保障机制。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例可以通过软件实现，也可以借助软件加必要的通用硬件平台的方式来实现。基于这样的理解，上述实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims

1.一种FPGA线上平台的实现方法，其特征在于，包括：

2.根据权利要求1所述的一种FPGA线上平台的实现方法，其特征在于，网页端上设有与每一LED灯相对应的状态显示栏、与每一页开关相对应的状态显示与控制栏、与每一数码管相对应的状态显示栏、以及以波形展示的一段时间内收发信号的显示栏。

3.根据权利要求1所述的一种FPGA线上平台的实现方法，其特征在于，所述数码管为共阳极数码管，FPGA管脚通过三极管放大电路控制数码管的位选择信号，每个管脚对应一个数码管，当对应管脚为低电平时，三极管导通，数码管位选择信号有效；数码管的段选择信号是共用的，每个段选择信号都同时控制所有数码管对应的段，低电平有效；所述数码管的位选和段选信号均为低电平有效，同时为零时对应数码管的相应段点亮，否则不亮。

4.根据权利要求1或3所述的一种FPGA线上平台的实现方法，其特征在于，所述数码管分为两类：

一类为七段数码管，其写入的是一个数字信号，线上FPGA开发板的控制端读出信号的内容，并且重新写入在七段数码管上，控制端读出与写入的操作是持续的，当前时刻写入的信号添加在上一时刻写入信号的末尾，从而在七段数码管产生动态的效果；

另一类为4端数码管，用来显示十六进制下的数字。